一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器的制造方法
【專利摘要】本發(fā)明公開一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器，屬于對地觀測激光雷達(dá)遙感【技術(shù)領(lǐng)域】。該全波形采集器由主控模塊、高速ADC采樣模塊，高速FIFO緩存模塊，內(nèi)插延遲線模塊，高速粗計數(shù)器模塊和精細(xì)測量編碼模塊組成，除高速ADC采樣模塊外，都在FPGA內(nèi)部實現(xiàn)。本發(fā)明的目的在于提供一種以比較簡單的方式獲取帶有采樣點精確時間定位的激光雷達(dá)回波全波形采集器。利用高速ADC采樣時鐘同步的分頻時鐘作為粗計數(shù)時鐘，控制在一定的時間區(qū)間內(nèi)保存回波采樣點數(shù)據(jù)，同時利用內(nèi)插延遲鏈對主波脈沖和粗計數(shù)時鐘沿之間的時間間隔進(jìn)行精細(xì)測量，從而獲得相對激光發(fā)射主波脈沖有著精確時間定位的回波采樣點。本發(fā)明具有外圍電路簡單，實現(xiàn)方式簡明，功能接口可靈活配置和性價比高等優(yōu)點。
【專利說明】一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于對地觀測激光雷達(dá)遙感【技術(shù)領(lǐng)域】，具體是指一種具備采樣點時間定位 功能的激光雷達(dá)回波全波形采集器。

【背景技術(shù)】
[0002] 對地觀測激光雷達(dá)系統(tǒng)是一種用于飛機(jī)和衛(wèi)星等天基平臺，可以精確、快速獲取 地面及地面目標(biāo)三維空間信息的主動式光學(xué)遙感系統(tǒng)。與其他遙感技術(shù)相比，激光雷達(dá)技 術(shù)具有生產(chǎn)成本低，自動化程度高、受天氣影響小、數(shù)據(jù)生產(chǎn)周期短、測量精度高等技術(shù)優(yōu) 點。此外，由于激光脈沖能部分地穿透森林遮擋，直接獲取真實地面的高精度三維地形信 息，因此具有傳統(tǒng)攝影測量方法無法取代的優(yōu)越性。
[0003] 對地觀測激光雷達(dá)系統(tǒng)是從激光測距技術(shù)發(fā)展而來的，通過測量往返于機(jī)載平臺 和地面測量點之間的光程并結(jié)合機(jī)載平臺自身姿態(tài)和位置測量來確定地面點的三維坐標(biāo)。 激光器產(chǎn)生并發(fā)射離散的激光脈沖，打在地表物體上并反射，接收系統(tǒng)會在一段時間后收 到反射的回波脈沖，準(zhǔn)確地測量激光脈沖從發(fā)射到被反射回的傳播時間△ T，再結(jié)合空氣中 的光速c，可以計算出地表物體距離R。通過位置姿態(tài)測量系統(tǒng)（Position And Orientation System，P0S)獲得航跡上任意采樣時刻激光發(fā)射中心的空間坐標(biāo)和設(shè)備的空間姿態(tài)，結(jié) 合激光測量激光發(fā)射中心到地面物體的距離R，便可求得每一個激光腳印點的空間三維 坐標(biāo)。再加上一定的機(jī)電設(shè)備使得激光器以一定的角度擺動，那么隨著平臺的飛行，可以 得到一定幅寬的大量地面點的三維坐標(biāo)，經(jīng)過數(shù)據(jù)處理可以生成數(shù)字高程模型（Digital Elevation Model，DEM)和數(shù)字表面模型（Digital Slope Model，DSM)。
[0004] 傳統(tǒng)的激光雷達(dá)系統(tǒng)只記錄發(fā)射激光的離散的有限次回波，首次回波一般用于建 立測區(qū)的DSM，再通過一定的算法去除非地面點，便可獲得測區(qū)的DEM。不過，這種方式對用 戶屏蔽了不少設(shè)備相關(guān)的有用信息，如回波信號如何被量化成幾次離散的脈沖信號，地物 特性對獲取的回波信號的形狀和大小有何影響等等。新一代的激光雷達(dá)系統(tǒng)具備了回波全 波形采樣功能，主要特點是以很小的采樣間隔對來自目標(biāo)的激光雷達(dá)回波信號進(jìn)行采樣記 錄，形成一個隨時間變化的回波信號。用戶完全可以根據(jù)波形數(shù)據(jù)，結(jié)合其應(yīng)用領(lǐng)域?qū)夭?波形數(shù)據(jù)進(jìn)行分析和處理，通過波形分揀和反演算法可以實現(xiàn)復(fù)雜目標(biāo)成像及其特征識別 和提取。相比多次回波激光雷達(dá)，全波形激光雷達(dá)能夠提供更多的目標(biāo)信息。
[0005] 通常的激光雷達(dá)回波全波形數(shù)字化方法是直接使用高速ADC芯片（采樣率1GS/ s以上）進(jìn)行波形數(shù)據(jù)采集。但這種方法得到的回波波形不具備與發(fā)射主波脈沖高精度時 間定位，其精度取決于采樣周期（采樣率lGS/s下精度為Ins)。利用這種波形數(shù)據(jù)無法 進(jìn)行高精度的回波波形分解和特征提取。因此精確測量波形采樣點與發(fā)射主波脈沖的時 間關(guān)系，獲得包括采樣點時間定位的波形數(shù)據(jù)對高精度回波波形分析而言十分重要。文獻(xiàn) 《一種高速全波形采集與高精度定位技術(shù)研究》提出了一種方法，利用時間數(shù)字轉(zhuǎn)換（Time to Digital Convert,TDC)芯片首先得到發(fā)射主波脈沖和回波脈沖觸發(fā)時刻之間的高精度 時間間隔，再利用時間展寬方法測得回波脈沖觸發(fā)時刻和其后第一個采樣點的精確時間間 隔，這樣依照采樣周期關(guān)系可以得到回波波形的每個采樣點與發(fā)射脈沖之間的精確時間間 隔關(guān)系。這種方法的不足在于外圍電路結(jié)構(gòu)較多（包括FPGA、高速ADC芯片、高精度TDC 芯片和時間展寬電路）且實現(xiàn)方式較為復(fù)雜。中國專利CN1719353A提出了一種在FPGA內(nèi) 部利用進(jìn)位鏈時間內(nèi)插實現(xiàn)的高精度的時間數(shù)字轉(zhuǎn)換方法。本發(fā)明將借鑒這個專利中利用 FPGA內(nèi)部進(jìn)位鏈時間內(nèi)插進(jìn)行細(xì)時間測量的部分，提出一種僅基于FPGA和高速ADC芯片， 具備采樣點時間定位功能的激光雷達(dá)回波全波形采集器。


【發(fā)明內(nèi)容】
：
[0006] 本發(fā)明的目的是提供一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器，從 而以比較簡單的方式獲取帶有采樣點精確時間定位的激光雷達(dá)回波全波形用于波形分解 和特征提取。
[0007] 本發(fā)明的技術(shù)關(guān)鍵在于利用高速ADC采樣時鐘同步的分頻時鐘作為粗計數(shù)時鐘， 控制在一定的時間區(qū)間內(nèi)保存回波采樣點數(shù)據(jù)，同時利用內(nèi)插延遲鏈對主波脈沖和粗計數(shù) 時鐘沿之間的時間間隔進(jìn)行精細(xì)測量，從而獲得相對激光發(fā)射主波脈沖有著精確時間定位 的回波采樣點。
[0008] 本發(fā)明的目的是通過下述技術(shù)途徑實現(xiàn)的。
[0009] 本發(fā)明公開一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器，它由一片 FPGA芯片和一片高速ADC采樣芯片組成，F(xiàn)PGA用于構(gòu)建采集器的主控模塊，高速粗計數(shù)器 模塊，高速FIFO緩存模塊，內(nèi)插延遲鏈模塊和精細(xì)測量編碼模塊，高速ADC采樣芯片用于構(gòu) 建采集器的高速ADC采樣模塊。高速ADC采樣芯片采樣率達(dá)到lGsps以上，采樣時鐘由高穩(wěn) 定恒溫晶振通過集成鎖相環(huán)芯片倍頻產(chǎn)生。FPGA芯片具備可生成ns級傳播長度的進(jìn)位鏈 用于構(gòu)建內(nèi)插延遲鏈。主控模塊由FPGA內(nèi)部狀態(tài)機(jī)邏輯實現(xiàn)。高速FIFO緩存模塊由FPGA 內(nèi)部存儲資源實現(xiàn)，接收高速ADC輸出的高速數(shù)據(jù)流，緩存波形數(shù)據(jù)。高速粗計數(shù)器模塊由 FPGA內(nèi)部高速計數(shù)器實現(xiàn)。內(nèi)插延遲鏈模塊由FPGA中的專用進(jìn)位鏈實現(xiàn)。精細(xì)測量編碼 模塊由FPGA內(nèi)部的邏輯資源實現(xiàn)。
[0010] 測量時，激光發(fā)射主波脈沖進(jìn)入內(nèi)插延遲鏈模塊，激光雷達(dá)回波進(jìn)入高速ADC采 樣模塊，高速粗計數(shù)器模塊采用的粗計數(shù)時鐘由高速ADC采樣模塊中的高速ADC芯片與采 樣時鐘同步且分頻的同步數(shù)據(jù)輸出時鐘提供，主控模塊提取內(nèi)插延遲鏈模塊上的脈沖行走 時間數(shù)據(jù)，送入精細(xì)測量編碼模塊獲得主波脈沖和粗計數(shù)時鐘沿時間間隔的精細(xì)測量結(jié) 果，同時主控模塊在主波脈沖到來時提供觸發(fā)信號給高速粗計數(shù)器模塊開始計數(shù)，并粗計 數(shù)器的計數(shù)值控制將一定時間區(qū)間內(nèi)高速ADC采樣模塊輸出的采樣數(shù)據(jù)流寫入高速FIFO 緩存模塊。
[0011] 應(yīng)用這種具備采樣點時間定位的激光雷達(dá)回波全波形采集器進(jìn)行數(shù)據(jù)采集的方 法如下：
[0012] (1)主控模塊控制內(nèi)插延遲鏈模塊在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的數(shù) 據(jù)；
[0013] 測量中，主控模塊控制內(nèi)插延遲鏈模塊在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的 數(shù)據(jù)，若鎖存數(shù)據(jù)非全零，代表激光發(fā)射主波脈沖進(jìn)入內(nèi)插延遲鏈。此時鎖存結(jié)果反映主波 脈沖到粗計數(shù)時鐘沿這段時間間隔在延遲鏈上走過的長度。
[0014] (2)主控模塊在主波脈沖到來的粗計數(shù)時鐘沿時刻觸發(fā)高速粗計數(shù)器模塊開始計 數(shù)，同時緩存精細(xì)時間測量模塊結(jié)果；
[0015] 若內(nèi)插延遲鏈模塊上鎖存數(shù)據(jù)出現(xiàn)連續(xù)多個1，則判斷為主波到來，并在該粗計數(shù) 時鐘沿時刻觸發(fā)高速粗計數(shù)器模塊開始計數(shù)。同時緩存此時內(nèi)插延遲鏈上的數(shù)據(jù)，送入精 細(xì)時間測量編碼模塊得到主波脈沖和粗計數(shù)時鐘沿時間間隔的精細(xì)測量結(jié)果緩存在寄存 器中。該結(jié)果的分辨率為內(nèi)插延遲鏈上每個延遲單元的時間。一些情況下，鎖存數(shù)據(jù)連續(xù) 1的數(shù)量不夠，表示主波脈沖與粗計數(shù)時鐘沿非常接近，此時測量結(jié)果容易受到時鐘抖動影 響，可以延遲到下個粗計數(shù)時鐘再測量。這就要求主波脈沖寬度和內(nèi)插延遲鏈的長度必須 大于一個粗計數(shù)時鐘周期；
[0016] (3)主控模塊利用粗計數(shù)的計數(shù)值控制在一定的時間區(qū)間內(nèi)保存回波采樣點數(shù) 據(jù)；
[0017] 主控模塊控制當(dāng)高速粗計數(shù)器模塊計數(shù)值達(dá)到設(shè)定起始值時開始將高速ADC采 樣模塊輸出的采樣數(shù)據(jù)流寫入高速FIFO緩存模塊，當(dāng)粗計數(shù)值達(dá)到采集計數(shù)長度時停止 寫入。最終高速FIFO緩存模塊中記錄了從起始計數(shù)到終止計數(shù)這段時間內(nèi)的包含激光回 波的ADC采樣數(shù)據(jù)。
[0018] (4)主控模塊讀取精細(xì)時間間隔數(shù)據(jù)和回波采樣點數(shù)據(jù)，完成本次測量；
[0019] 主控模塊讀出寄存器緩存的精細(xì)時間間隔和FIFO緩存的采樣波形數(shù)據(jù)，完成本 次測量，等待下一次主波脈沖到來。根據(jù)測量得到的主波脈沖與粗計數(shù)時鐘沿的精細(xì)時間 間隔，粗計數(shù)的起始值和計數(shù)長度值，粗計數(shù)時鐘和采樣時鐘的相位關(guān)系，可以計算出FIFO 緩存中每個采樣點與主波脈沖的精確時間間隔。
[0020] 本發(fā)明基于FPGA和高速ADC芯片，具備以下特點：
[0021] (1)相比獲得回波全波形的傳統(tǒng)方法，具有能夠?qū)す饫走_(dá)回波采樣點進(jìn)行時間 定位的優(yōu)點。其好處是可以對激光雷達(dá)回波進(jìn)行高精度的回波波形分解和特征提??；
[0022] (2)相比其他可以實現(xiàn)回波采樣點時間定位的方法，具有外圍電路簡單，實現(xiàn)方式 簡明的優(yōu)點；
[0023] (3)主要基于FPGA芯片，具有功能和接口可靈活配置，性價比高等優(yōu)點；

【專利附圖】

【附圖說明】：
[0024] 圖1是本發(fā)明的基本原理框圖。
[0025] 圖2是本發(fā)明數(shù)據(jù)采集基本時序圖。
[0026] 圖3是當(dāng)主波脈沖與粗計數(shù)時鐘非常接近時處理方法示意圖。

【具體實施方式】：
[0027] 本發(fā)明主要應(yīng)用于機(jī)載對地觀測激光雷達(dá)回波全波形采樣點的獲取，激光雷達(dá)的 回波寬度一般在幾十ns以下。對于高精度的回波全波形分析而言，波形采樣率需要達(dá)到 lGsps，采樣點時間定位精度要達(dá)到100ps以下。
[0028] 下面結(jié)合附圖和實施例詳細(xì)介紹本發(fā)明的實現(xiàn)方法。
[0029] 實施例
[0030] 如圖1，本發(fā)明的激光雷達(dá)回波全波形采集器，包括高速ADC采樣模塊、高速FIFO 緩存模塊、高速粗計數(shù)器模塊、內(nèi)插延遲鏈模塊、精細(xì)測量編碼模塊和主控模塊。除高速ADC 采樣模塊外，其余所有模塊都在FPGA內(nèi)部實現(xiàn)，F(xiàn)PGA芯片選用XILINX公司的XC4VLX80。
[0031] ADC采樣模塊核心為一片高速高精度采樣ADC，采用國家半導(dǎo)體公司（現(xiàn)已并入德 州儀器）的ADC12D800,采樣位寬12bit，最高采樣率為1.6Gsps。本發(fā)明采用高穩(wěn)定50MHz 恒溫晶振通過集成鎖相環(huán)芯片SY89421V生成占空比為50 %的低抖動500MHz時鐘作為采樣 時鐘，ADC工作于雙時鐘沿采樣模式，達(dá)到1GHz采樣率。ADC工作于單時鐘沿數(shù)據(jù)輸出模 式，數(shù)據(jù)輸出同步時鐘為250MHz，每個同步時鐘沿輸出4個采樣點值。
[0032] 高速FIFO緩存模塊使用FPGA內(nèi)部的存儲資源實現(xiàn)，工作于異步FIFO模式，位寬 為48bit，深度為1000,數(shù)據(jù)輸入時鐘為ADC的數(shù)據(jù)輸出同步時鐘250MHz，每個時鐘輸入4 個12bit采樣點數(shù)據(jù)，通過使能信號控制數(shù)據(jù)寫入，可一次記錄4000個采樣點，覆蓋時間區(qū) 間 4us。
[0033] 高速粗計數(shù)器模塊由FPGA內(nèi)部高速計數(shù)器實現(xiàn)，粗計數(shù)時鐘為ADC的數(shù)據(jù)輸出同 步時鐘250MHz，計數(shù)位寬為12bit，一個計數(shù)循環(huán)周期達(dá)到16. 384us，按照光速3X108km/ s，可以接收近2. 5km距離外的目標(biāo)反射的激光回波。通過計數(shù)值大小來控制FIFO緩存的 寫入使能，從而獲得回波采樣點數(shù)據(jù)和采樣點與主波之間的粗時鐘周期。
[0034] 內(nèi)插延遲鏈模塊由XILINX FPGA中的專用進(jìn)位鏈單元實現(xiàn)，延遲單元長度約為 50ps，延遲單元數(shù)為100個，總長度約為5ns，超過粗計數(shù)時鐘周期4ns，完成對粗計數(shù)時鐘 的時間內(nèi)插。
[0035] 精細(xì)測量編碼模塊由FPGA內(nèi)部邏輯資源實現(xiàn)，將內(nèi)插延遲鏈上的溫度計碼表示 的主波和粗時鐘沿間的精細(xì)時間數(shù)據(jù)轉(zhuǎn)換為二進(jìn)制數(shù)值。
[0036] 主控模塊由FPGA內(nèi)部狀態(tài)機(jī)邏輯實現(xiàn)，控制各模塊按時序工作。
[0037] 下面結(jié)合圖2介紹應(yīng)用上述具備采樣點激光雷達(dá)回波全波形采集器進(jìn)行數(shù)據(jù)采 集的方法：
[0038] (1)在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的數(shù)據(jù)；
[0039] 測量中，在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的數(shù)據(jù)，該時鐘就是ADC的數(shù)據(jù) 同步輸出時鐘250MHz。激光發(fā)射主波脈沖進(jìn)入內(nèi)插延遲鏈，鎖存數(shù)據(jù)會出現(xiàn)多個連續(xù)的1 值。該鎖存結(jié)果代表主波脈沖到粗計數(shù)時鐘沿這段時間間隔在延遲鏈上走過的長度。
[0040] (2)在主波脈沖到來的粗計數(shù)時鐘沿時刻觸發(fā)粗計數(shù)器開始計數(shù)，緩存精細(xì)時間 測量結(jié)果；
[0041] 若內(nèi)插延遲鏈上鎖存數(shù)據(jù)出現(xiàn)連續(xù)5個1，則判斷為主波到來，并在該粗計數(shù)時鐘 沿時刻觸發(fā)粗計數(shù)器開始計數(shù)。同時緩存此時內(nèi)插延遲鏈上的數(shù)據(jù)，經(jīng)過精細(xì)測量編碼得 到主波脈沖和粗計數(shù)時鐘沿時間間隔的精細(xì)測量結(jié)果，存儲在寄存器中。該結(jié)果的分辨率 為內(nèi)插延遲鏈上每個延遲單元的時間。即連續(xù)1的個數(shù)乘以延遲單元延遲時間50ps可以 得到主波脈沖與粗計數(shù)時鐘沿之間的精細(xì)測量時間T1。如圖3所示，一些情況下，鎖存數(shù)據(jù) 連續(xù)1的達(dá)不到5個，此時表示主波脈沖與粗計數(shù)時鐘沿非常接近。此時測量結(jié)果容易受 到時鐘抖動影響，需要延遲到下個粗計數(shù)時鐘再測量。這同時也要求主波脈沖寬度和內(nèi)插 延遲鏈的長度必須大于4ns ( -個粗計數(shù)時鐘周期）；
[0042] (3)利用粗計數(shù)器的計數(shù)值控制在一定的時間區(qū)間內(nèi)保存回波采樣點數(shù)據(jù)；
[0043] 粗計數(shù)器值反映的是從主波脈沖開始后經(jīng)過的時間長度，該時間長度分辨率就是 粗計數(shù)器周期4ns。當(dāng)粗計數(shù)值達(dá)到設(shè)定起始值時開始將ADC輸出的采樣數(shù)據(jù)流寫入FIFO 緩存，當(dāng)達(dá)到采集長度時停止寫入。FIFO緩存的深度為1000,位寬為48bit，可緩存4000個 采樣點。假定目標(biāo)的距離為約900m，可設(shè)定起始值為1000,終止值為2000,代表計數(shù)時間從 4us到8us，相應(yīng)的距離范圍為600m到1200m。最終FIFO緩存中記錄了從起始計數(shù)到終止 計數(shù)這段時間內(nèi)的包含激光回波的ADC采樣點數(shù)據(jù)。
[0044] (4)讀取精細(xì)時間間隔數(shù)據(jù)和回波采樣點數(shù)據(jù)，完成本次測量；
[0045] 如圖2所示，讀出寄存器緩存的精細(xì)時間間隔T1和FIFO緩存的采樣波形數(shù)據(jù)，完 成本次測量，等待下一次主波脈沖到來。根據(jù)測量得到的主波脈沖與粗計數(shù)時鐘沿的精細(xì) 時間間隔T1，粗計數(shù)的起始值T2和控制采集的計數(shù)長度T3,可以計算出得到首個采樣點 的時刻相對于主波脈沖的精確時間間隔為（T2+1) X4ns+Tl。但這個值只是ADC12D800輸 出首個采樣點時刻和主波脈沖時刻的間隔，ADC12D800的同步輸出時鐘本身與采樣時鐘存 在滯后的相位差Tod為3. 15ns，此外ADC12D800采樣點采集時刻與輸出時刻有固定的19 個時鐘延遲。加上這兩個參數(shù)，可以計算出首個采樣點時刻與主波脈沖的精確時間間隔為 (T2-18) X4ns+Tl-3. 15ns，按照1G采樣率依次類推，可以獲得緩存中的每個采樣點與主波 脈沖時刻的精確時間間隔，這樣就可以獲取包含采樣點精確時間定位的激光雷達(dá)全波形數(shù) 據(jù)。
【權(quán)利要求】
1. 一種具備采樣點時間定位的激光雷達(dá)回波全波形采集器，它由一片F(xiàn)PGA芯片和一 片高速ADC采樣芯片組成，F(xiàn)PGA用于構(gòu)建采集器的主控模塊，高速粗計數(shù)器模塊，高速FIFO 緩存模塊，內(nèi)插延遲鏈模塊和精細(xì)測量編碼模塊，高速ADC采樣芯片用于構(gòu)建采集器的高 速ADC采樣模塊，其特征在于： 所述的高速ADC采樣芯片采樣率達(dá)到lGsps以上，采樣時鐘由高穩(wěn)定恒溫晶振通過集 成鎖相環(huán)芯片倍頻產(chǎn)生； 所述的FPGA芯片具備可生成ns級傳播長度的進(jìn)位鏈用于構(gòu)建內(nèi)插延遲鏈； 所述的主控模塊由FPGA內(nèi)部狀態(tài)機(jī)邏輯實現(xiàn)，所述的高速FIFO緩存模塊由FPGA內(nèi)部 存儲資源實現(xiàn)，接收高速ADC輸出的高速數(shù)據(jù)流，緩存波形數(shù)據(jù)，所述的高速粗計數(shù)器模塊 由FPGA內(nèi)部高速計數(shù)器實現(xiàn)，所述的內(nèi)插延遲鏈模塊由FPGA中的專用進(jìn)位鏈實現(xiàn)，所述的 精細(xì)測量編碼模塊由FPGA內(nèi)部的邏輯資源實現(xiàn)； 測量時，激光發(fā)射主波脈沖進(jìn)入內(nèi)插延遲鏈模塊，激光雷達(dá)回波進(jìn)入高速ADC采樣模 塊，高速粗計數(shù)器模塊采用的粗計數(shù)時鐘由高速ADC采樣模塊中的高速ADC芯片與采樣時 鐘同步且分頻的同步數(shù)據(jù)輸出時鐘提供，主控模塊提取內(nèi)插延遲鏈模塊上的脈沖行走時間 數(shù)據(jù)，送入精細(xì)測量編碼模塊獲得主波脈沖和粗計數(shù)時鐘沿時間間隔的精細(xì)測量結(jié)果，同 時主控模塊在主波脈沖到來時提供觸發(fā)信號給高速粗計數(shù)器模塊開始計數(shù)，并粗計數(shù)器的 計數(shù)值控制將一定時間區(qū)間內(nèi)高速ADC采樣模塊輸出的采樣數(shù)據(jù)流寫入高速FIFO緩存模 塊。
2. -種基于權(quán)利要求1所述的具備采樣點時間定位的激光雷達(dá)回波全波形采集器時 間測量方法，其特征在于包括如下步驟： (1) 主控模塊控制內(nèi)插延遲鏈模塊在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的數(shù)據(jù)； 測量中，主控模塊控制內(nèi)插延遲鏈模塊在每個粗計數(shù)時鐘沿鎖存內(nèi)插延遲鏈上的數(shù) 據(jù)，若鎖存數(shù)據(jù)非全零，代表激光發(fā)射主波脈沖進(jìn)入內(nèi)插延遲鏈，此時鎖存結(jié)果反映主波脈 沖到粗計數(shù)時鐘沿這段時間間隔在延遲鏈上走過的長度； (2) 主控模塊在主波脈沖到來的粗計數(shù)時鐘沿時刻觸發(fā)高速粗計數(shù)器模塊開始計數(shù)， 同時緩存精細(xì)時間測量模塊結(jié)果； 若內(nèi)插延遲鏈模塊上鎖存數(shù)據(jù)出現(xiàn)連續(xù)多個1，則判斷為主波到來，并在該粗計數(shù)時鐘 沿時刻觸發(fā)高速粗計數(shù)器模塊開始計數(shù)；同時緩存此時內(nèi)插延遲鏈上的數(shù)據(jù)，送入精細(xì)時 間測量編碼模塊得到主波脈沖和粗計數(shù)時鐘沿時間間隔的精細(xì)測量結(jié)果緩存在寄存器中， 該結(jié)果的分辨率為內(nèi)插延遲鏈上每個延遲單元的時間，一些情況下，鎖存數(shù)據(jù)連續(xù)1的數(shù) 量不夠，表示主波脈沖與粗計數(shù)時鐘沿非常接近，此時測量結(jié)果容易受到時鐘抖動影響，可 以延遲到下個粗計數(shù)時鐘再測量，這就要求主波脈沖寬度和內(nèi)插延遲鏈的長度必須大于一 個粗計數(shù)時鐘周期； (3) 主控模塊利用粗計數(shù)的計數(shù)值控制在一定的時間區(qū)間內(nèi)保存回波采樣點數(shù)據(jù)； 主控模塊控制當(dāng)高速粗計數(shù)器模塊計數(shù)值達(dá)到設(shè)定起始值時開始將高速ADC采樣模 塊輸出的采樣數(shù)據(jù)流寫入高速FIFO緩存模塊，當(dāng)粗計數(shù)值達(dá)到采集計數(shù)長度時停止寫入， 最終高速FIFO緩存模塊中記錄了從起始計數(shù)到終止計數(shù)這段時間內(nèi)的包含激光回波的 ADC采樣數(shù)據(jù)； (4) 主控模塊讀取精細(xì)時間間隔數(shù)據(jù)和回波采樣點數(shù)據(jù)，完成本次測量；主控模塊讀 出寄存器緩存的精細(xì)時間間隔和FIFO緩存的采樣波形數(shù)據(jù)，完成本次測量，等待下一次主 波脈沖到來，根據(jù)測量得到的主波脈沖與粗計數(shù)時鐘沿的精細(xì)時間間隔，粗計數(shù)的起始值 和計數(shù)長度值，粗計數(shù)時鐘和采樣時鐘的相位關(guān)系，可以計算出FIFO緩存中每個采樣點與 主波脈沖的精確時間間隔。
【文檔編號】G01S17/88GK104155640SQ201410401846
【公開日】2014年11月19日 申請日期:2014年8月15日 優(yōu)先權(quán)日:2014年8月15日
【發(fā)明者】郭穎, 舒嶸, 徐敏 申請人:中國科學(xué)院上海技術(shù)物理研究所