一種esd瞬態(tài)檢測電路的制作方法
【專利摘要】本發(fā)明涉及電子技術(shù)，具體的說是涉及靜電泄放防護中的瞬態(tài)檢測電路。本發(fā)明的一種ESD瞬態(tài)檢測電路，包括由驅(qū)動電阻11和驅(qū)動電容12組成的驅(qū)動網(wǎng)絡(luò)1、由反相器PMOS管21和反相器NMOS管22組成的控制網(wǎng)絡(luò)2；其特征在于，還包括反饋網(wǎng)絡(luò)3，所述反饋網(wǎng)絡(luò)3由開關(guān)管和反饋電阻31組成，開關(guān)管的連接控制網(wǎng)絡(luò)2的輸入端和反饋電阻31的一端、激勵端連接控制網(wǎng)絡(luò)2的輸出端，反饋電阻31的另一端接地。本發(fā)明的有益效果為，能夠有效減小芯片占用面積，提高其輸出電壓穩(wěn)定性，延長其導(dǎo)通時間，同時提高了電路的輸出電壓均勻性，使鉗位器件能夠更加迅速的開啟，并且不需要添加額外掩膜版，還而能減小的芯片占用面積。本發(fā)明尤其適用于對ESD脈沖的檢測。
【專利說明】—種ESD瞬態(tài)檢測電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù),具體的說是涉及靜電泄放(Electrostatic Discharge,簡稱為ESD)防護中的瞬態(tài)檢測電路。
【背景技術(shù)】
[0002]靜電泄放是自然界存在的普遍現(xiàn)象。而靜電對于集成電路芯片來說更是致命的威脅，它可在短時間之內(nèi)產(chǎn)生大的電流，對集成電路芯片造成不可逆的損害。據(jù)統(tǒng)計，半導(dǎo)體制造業(yè)每年因靜電泄放所造成的經(jīng)濟損失達數(shù)十億美元。因此，ESD防護設(shè)計，也成為了集成電路設(shè)計中不可缺失的環(huán)節(jié)。然而集成電路芯片本身的抗ESD能力與集成電路的發(fā)展方向也存在著不可調(diào)和的矛盾。
[0003]隨著集成電路制造工藝的提高，芯片尺寸越來越小。在帶來性能提升的同時，其抗ESD能力也會變得越來越弱。無論是在芯片制造，封裝，運輸過程中或是芯片上電使用時，ESD的潛在威脅是不可忽視的。因此，通常會在芯片的I/O 口或電源線旁邊并聯(lián)ESD保護電路或器件(如圖1所示)用于防止由ESD引起的失效。傳統(tǒng)的ESD保護器件包括二極管，雙極結(jié)型晶體管(BJT)，柵極接地NMOS管(GGNMOS)，低電壓觸發(fā)可控硅整流器(LVTSCR)等等。
[0004]圖1中虛線框中的結(jié)構(gòu)(如圖2所示)是一種傳統(tǒng)ESD瞬態(tài)檢測電路，其結(jié)構(gòu)包括:驅(qū)動網(wǎng)絡(luò)I ;控制網(wǎng)絡(luò)2。驅(qū)動網(wǎng)絡(luò)I中包括驅(qū)動電阻11 ;驅(qū)動電阻的一端接電源VDD，另一端接驅(qū)動電容12后接控制網(wǎng)絡(luò)2的輸入端，驅(qū)動電容的另一端接GND?？刂凭W(wǎng)絡(luò)2中包括反相器PMOS管21 ;反相器NMOS管22。反相器PMOS管21與反相器NMOS管22柵極相連作為控制網(wǎng)絡(luò)2的輸入端，漏極相連作為控制網(wǎng)絡(luò)2的輸出端。反相器PMOS管21的源極與襯底相連并接電源VDD。反相器NMOS管22的源極與襯底相連并接GND。此電路結(jié)構(gòu)中，控制網(wǎng)絡(luò)2的輸出端為整個電路的輸出端。此電路通過RC網(wǎng)絡(luò)的延遲對輸入電壓的上升時間進行捕捉，利用由P型MOS管和N型MOS管構(gòu)成的反相器進行電壓的反向。從而分辨正常的工作電壓和ESD電壓。并利用鉗位器件實現(xiàn)電壓的鉗位，將靜電電流快速地泄放出去。但此電路有一個很大的缺點，就是要想取得較為理想的導(dǎo)通時間，電阻和電容應(yīng)該取的足夠大(如電阻取10ΚΩ，電容取10pF)，這樣勢必會占用很大的芯片面積。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的，就是針對上述傳統(tǒng)ESD瞬態(tài)檢測電路存在的問題，提出一種能夠提高ESD瞬態(tài)檢測電路的導(dǎo)通時間，又不需要占用很大芯片面積的新型ESD瞬態(tài)檢測電路。
[0006]本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案是:一種ESD瞬態(tài)檢測電路，包括由驅(qū)動電阻11和驅(qū)動電容12組成的驅(qū)動網(wǎng)絡(luò)1、由反相器PMOS管21和反相器NMOS管22組成的控制網(wǎng)絡(luò)2 ;其中，驅(qū)動電阻11的一端接電源VDD，另一端接驅(qū)動電容12后接控制網(wǎng)絡(luò)2的輸入端，驅(qū)動電容的另一端接GND，反相器PMOS管21與反相器NMOS管22柵極相連作為控制網(wǎng)絡(luò)2的輸入端與驅(qū)動電阻11的一端連接、漏極相連作為控制網(wǎng)絡(luò)2的輸出端；反相器PMOS管21的源極與襯底相連并接電源VDD，反相器NMOS管22的源極與襯底相連并接GND;其特征在于，還包括反饋網(wǎng)絡(luò)3，所述反饋網(wǎng)絡(luò)3由開關(guān)管和反饋電阻31組成，開關(guān)管的連接控制網(wǎng)絡(luò)2的輸入端和反饋電阻31的一端、激勵端連接控制網(wǎng)絡(luò)2的輸出端，反饋電阻31的另一端接地。
[0007]具體的,如圖3所示,所述開關(guān)管為反饋NMOS管32,所述反饋NMOS管32的漏極連接控制網(wǎng)絡(luò)2的輸入端、柵極連接控制網(wǎng)絡(luò)2的輸出端、源極接反饋電阻31的一端、襯底接地，反饋電阻31的另一端接地。
[0008]具體的,如圖4所示,所述開關(guān)管為反饋NMOS管32,所述反饋NMOS管32的漏極連接控制網(wǎng)絡(luò)2的輸入端、柵極連接控制網(wǎng)絡(luò)2的輸出端、源極與襯底相接后接反饋電阻31的一端，反饋電阻31的另一端接地。
[0009]具體的,如圖5所示,所述開關(guān)管為NPN晶體管33,所述NPN晶體管33的集電極連接控制網(wǎng)絡(luò)2的輸入端、基極接控制網(wǎng)絡(luò)2的輸出端、發(fā)射極連接反饋電阻31的一端，反饋電阻31的另一端接地。
[0010]本發(fā)明的有益效果為，能夠有效減小芯片占用面積，提高其輸出電壓穩(wěn)定性，延長其導(dǎo)通時間，由于提高了電路的輸出電壓均勻性，使鉗位器件能夠更加迅速的開啟，并且不需要添加額外掩膜版，還而能減小的芯片占用面積，從而降低制造成本。
【專利附圖】

【附圖說明】
[0011]圖1是全芯片ESD保護的連接方式框圖；
[0012]圖2是傳統(tǒng)的ESD瞬態(tài)檢測電路結(jié)構(gòu)圖；
[0013]圖3是實施例1的結(jié)構(gòu)示意圖；
[0014]圖4是實施例2的結(jié)構(gòu)示意圖；
[0015]圖5是實施例3的結(jié)構(gòu)示意圖；
[0016]圖6是實施例1的具體應(yīng)用電路；
[0017]圖7是實施例1在正常工作電壓下的仿真結(jié)果；
[0018]圖8是傳統(tǒng)ESD瞬態(tài)檢測電路在ESD脈沖下的仿真結(jié)果；
[0019]圖9是實施例2在ESD脈沖下的仿真結(jié)果。
【具體實施方式】
[0020]下面結(jié)合附圖和實施例，詳細描述本發(fā)明的技術(shù)方案:
[0021]實施例1:
[0022]如圖3所示，為本例的結(jié)構(gòu)示意圖，包括:驅(qū)動網(wǎng)絡(luò)I ;控制網(wǎng)絡(luò)2 ;反饋網(wǎng)絡(luò)3。驅(qū)動網(wǎng)絡(luò)I中包括驅(qū)動電阻11 ;驅(qū)動電阻的一端接電源軌，另一端接驅(qū)動電容12后接控制網(wǎng)絡(luò)2的輸入端，驅(qū)動電容的另一端接GND?？刂凭W(wǎng)絡(luò)2中包括反相器PMOS管21 ;反相器NMOS管22。反相器PMOS管21與反相器NMOS管22柵極相連作為控制網(wǎng)絡(luò)2的輸入端，漏極相連作為控制網(wǎng)絡(luò)2的輸出端。反相器PMOS管21的源極與襯底相連并接電源VDD。反相器NMOS管22的源極與襯底相連并接GND。反饋網(wǎng)絡(luò)3中包括反饋NMOS管32 ;反饋電阻
31.其中反饋NMOS管32的漏極接控制網(wǎng)絡(luò)2的輸入端，其柵極接控制網(wǎng)絡(luò)2的輸出端。源極接反饋電阻31的一端，襯底接地。反饋電阻31的另一端接地。此電路結(jié)構(gòu)中，控制網(wǎng)絡(luò)2的輸出端為整個電路的輸出端。
[0023]本例的工作原理為:
[0024]結(jié)合具體應(yīng)用詳細描述本例的工作原理，具體應(yīng)用如圖6所示，輸出端接鉗位器件的柵極以輔助其在ESD應(yīng)力下的快速導(dǎo)通。當ESD脈沖發(fā)生在VDD上時。ESD電壓會通過驅(qū)動電阻給驅(qū)動電容12充電，但由于RC延遲，驅(qū)動電容12上極板的電壓會趕不上ESD脈沖電壓的上升速度(約10ns)。此時，反相器會輸出一個高電位來輔助鉗位器件的開啟。但由于反饋的原因，反饋網(wǎng)絡(luò)中的NMOS器件32的柵極同樣會感應(yīng)出高電位而產(chǎn)生導(dǎo)電溝道，此時給驅(qū)動電容12充電的電流會被此NMOS器件所旁路，并通過反饋電阻31流入GND。此時，驅(qū)動電容12上極板的電位會緩慢上升，但反相器輸入端的電位仍不會升至很高的值。因此輸出端仍然會保持一個高電位來輔助鉗位器件的開啟(但此高電位是隨著輸入端電位的緩慢上升而緩慢下降的)。隨著輸出端電位的緩慢下降，反饋網(wǎng)絡(luò)中NMOS管32的飽和漏源電壓Vdsat會隨之緩慢的下降(Vdsat=Vgs-VT)。當某一時刻反饋網(wǎng)絡(luò)中NMOS管32進入飽和區(qū)時，反饋網(wǎng)絡(luò)中NMOS管32的旁路效果消失。ESD電壓會快速將驅(qū)動電容12充至高電位，此時電路輸出變?yōu)榈碗娢徊恢北３帧Ｍ瑫r，反饋網(wǎng)絡(luò)關(guān)斷。通過選擇合適的反饋電阻31的阻值，可以設(shè)計出不同導(dǎo)通時間的電路。
[0025]為了詳細說明本發(fā)明在減小芯片占用面積以及提高電路性能上的作用，通過本例和傳統(tǒng)的ESD瞬態(tài)檢測電路的仿真結(jié)果進行了對比。仿真中，兩種電路的反相器中PMOS管、NMOS管的寬長比相同。
[0026]由于ESD瞬態(tài)檢測電路需要在電路正常上電時不工作。因此本例的仿真結(jié)果如圖7所示。電路中驅(qū)動電阻11阻值取為3ΚΩ，驅(qū)動電容12為lpF，反饋NMOS管32寬為20微米、長為1.2微米，反饋電阻31阻值取為1.4K Ω。VDD從OV通過I毫秒的上升時間上升到5V的正常工作電壓后保持不變。從仿真結(jié)果可以看出，在正常情況下，此電路由于輸出低電平而使得鉗位器件處于關(guān)斷狀態(tài)，因此符合ESD設(shè)計基本要求。
[0027]當VDD上加一個上升時間為10ns，最高電壓為20V并維持200ns的脈沖電壓時。傳統(tǒng)的電路的驅(qū)動電阻11阻值取為IOK Ω，驅(qū)動電容12為10pF。其仿真結(jié)果如圖8所示。本例的驅(qū)動電阻11阻值取為3ΚΩ，驅(qū)動電容12為lpF，反饋NMOS管32寬為20微米、長為
1.2微米，反饋電阻31阻值取為1.4ΚΩ。其仿真結(jié)果如圖9所示。從仿真結(jié)果對比中可以看出，本發(fā)明的電路結(jié)構(gòu)不但導(dǎo)通時間超越了傳統(tǒng)電路的水平，而且輸出電壓平穩(wěn)，沒有出現(xiàn)傳統(tǒng)電路中的電壓尖峰。并且通過電路參數(shù)可以看出，由于本發(fā)明的電路使用的電容12和電阻11要遠遠小于傳統(tǒng)電路中的電容12和電阻11。即使在新加了反饋網(wǎng)絡(luò)3以后，本發(fā)明的電路結(jié)構(gòu)的芯片占用面積也將遠遠小于傳統(tǒng)電路的芯片占用面積，因此大大的節(jié)省了芯片的面積，降低了成本。
[0028]實施例2:
[0029]如圖4所示，與實施例1不同的是，只需將實施例1中的反饋NMOS管32的襯底與其源極相接。具體包括:驅(qū)動網(wǎng)絡(luò)I ;控制網(wǎng)絡(luò)2 ;反饋網(wǎng)絡(luò)3。驅(qū)動網(wǎng)絡(luò)I中包括驅(qū)動電阻11 ;驅(qū)動電阻的一端接電源VDD，另一端接驅(qū)動電容12后接控制網(wǎng)絡(luò)2的輸入端，驅(qū)動電容的另一端接GND。控制網(wǎng)絡(luò)2中包括反相器PMOS管21 ;反相器NMOS管22。反相器PMOS管21與反相器NMOS管22柵極相連作為控制網(wǎng)絡(luò)2的輸入端，漏極相連作為控制網(wǎng)絡(luò)2的輸出端。反相器PMOS管21的源極與襯底相連并接電源VDD。反相器NMOS管22的源極與襯底相連并接GND。反饋網(wǎng)絡(luò)3中包括反饋匪OS管32 ;反饋電阻31。其中反饋NMOS管32的漏極接控制網(wǎng)絡(luò)2的輸入端，其柵極接控制網(wǎng)絡(luò)2的輸出端。源極與襯底相接后接反饋電阻31的一端。反饋電阻31的另一端接地。此電路結(jié)構(gòu)中，控制網(wǎng)絡(luò)2的輸出端為整個電路的輸出端。
[0030]其工作原理和實施例1相同，通過調(diào)整反饋電阻31的阻值，可以設(shè)計出不同導(dǎo)通時間的電路。
[0031]實施例3:
[0032]如圖5所示，與實施例1不同的是，只需將實施例1中的反饋NMOS管32換成NPN晶體管33。NPN晶體管的集電極接控制網(wǎng)絡(luò)2的輸入端，發(fā)射極接反饋電阻31的一端，反饋電阻31的另一端接地。NPN晶體管管33的基極接控制網(wǎng)絡(luò)2的輸出端。具體包括:驅(qū)動網(wǎng)絡(luò)I ;控制網(wǎng)絡(luò)2 ;反饋網(wǎng)絡(luò)3。驅(qū)動網(wǎng)絡(luò)I中包括驅(qū)動電阻11 ;驅(qū)動電阻的一端接電源VDD，另一端接驅(qū)動電容12后接控制網(wǎng)絡(luò)2的輸入端，驅(qū)動電容的另一端接GND?？刂凭W(wǎng)絡(luò)2中包括反相器PMOS管21 ;反相器NMOS管22。反相器PMOS管21與反相器NMOS管22柵極相連作為控制網(wǎng)絡(luò)2的輸入端，漏極相連作為控制網(wǎng)絡(luò)2的輸出端。反相器PMOS管21的源極與襯底相連并接電源VDD。反相器NMOS管22的源極與襯底相連并接GND。反饋網(wǎng)絡(luò)3中包括反饋NPN晶體管33 ;反饋電阻31。其中反饋NPN晶體管的集電極接控制網(wǎng)絡(luò)2的輸入端，基極接控制網(wǎng)絡(luò)2的輸出端，發(fā)射極接反饋電阻31的一端，反饋電阻31的另一端接地。此電路結(jié)構(gòu)中，控制網(wǎng)絡(luò)2的輸出端為整個電路的輸出端。
[0033]其工作原理和實施例1相同，通過調(diào)整反饋電阻31的阻值，可以設(shè)計出不同導(dǎo)通時間的電路。
[0034]綜上所述，本發(fā)明提供了一種用于靜電泄放防護的瞬態(tài)檢測電路結(jié)構(gòu)。此電路能通過反相器輸出端的反饋信號控制NMOS管將反相器輸入端的電位拉低，并通過調(diào)節(jié)反饋電阻的大小來調(diào)節(jié)反相器輸入端低電位的維持時間，從而獲得比通過使用大電阻大電容的傳統(tǒng)ESD瞬態(tài)檢測電路更長的導(dǎo)通時間。由于新型電路結(jié)構(gòu)中使用的電阻電容都比經(jīng)典電路中的電阻電容小的多。因此，在使用相同工藝的條件下，不但能獲得較好的輸出結(jié)果，并且能節(jié)省芯片的占用面積。
【權(quán)利要求】
1.一種ESD瞬態(tài)檢測電路，包括由驅(qū)動電阻(11)和驅(qū)動電容(12)組成的驅(qū)動網(wǎng)絡(luò)(1)、由反相器PMOS管(21)和反相器NMOS管(22)組成的控制網(wǎng)絡(luò)(2);其中，驅(qū)動電阻(11)的一端接電源VDD，另一端接驅(qū)動電容(12 )后接控制網(wǎng)絡(luò)(2 )的輸入端，驅(qū)動電容的另一端接GND，反相器PMOS管(21)與反相器NMOS管(22)柵極相連作為控制網(wǎng)絡(luò)(2)的輸入端與驅(qū)動電阻(11)的一端連接、漏極相連作為控制網(wǎng)絡(luò)(2)的輸出端；反相器PMOS管(21)的源極與襯底相連并接電源VDD，反相器NMOS管(22)的源極與襯底相連并接GND ;其特征在于，還包括反饋網(wǎng)絡(luò)(3)，所述反饋網(wǎng)絡(luò)(3)由開關(guān)管和反饋電阻(31)組成，開關(guān)管的連接控制網(wǎng)絡(luò)(2)的輸入端和反饋電阻(31)的一端、激勵端連接控制網(wǎng)絡(luò)(2)的輸出端，反饋電阻(31)的另一端接地。
2.根據(jù)權(quán)利要求1所述的一種ESD瞬態(tài)檢測電路，其特征在于，所述開關(guān)管為反饋NMOS管(32)，所述反饋NMOS管(32)的漏極連接控制網(wǎng)絡(luò)(2)的輸入端、柵極連接控制網(wǎng)絡(luò)(2)的輸出端、源極接反饋電阻(31)的一端、襯底接地，反饋電阻(31)的另一端接地。
3.根據(jù)權(quán)利要求1所述的一種ESD瞬態(tài)檢測電路，其特征在于，所述開關(guān)管為反饋NMOS管(32)，所述反饋NMOS管(32)的漏極連接控制網(wǎng)絡(luò)(2)的輸入端、柵極連接控制網(wǎng)絡(luò)(2)的輸出端、源極與襯底相接后接反饋電阻(31)的一端，反饋電阻(31)的另一端接地。
4.根據(jù)權(quán)利要求1所述的一種ESD瞬態(tài)檢測電路，其特征在于，所述開關(guān)管為NPN晶體管(33)，所述NPN晶體管(33)的集電極連接控制網(wǎng)絡(luò)(2)的輸入端、基極接控制網(wǎng)絡(luò)(2)的輸出端、發(fā)射極連接反饋電阻(31)的一端，反饋電阻(31)的另一端接地。
【文檔編號】G01R31/00GK103760444SQ201410035373
【公開日】2014年4月30日 申請日期:2014年1月24日 優(yōu)先權(quán)日:2014年1月24日
【發(fā)明者】喬明, 齊釗, 馬金榮, 薛騰飛, 白春蕾, 樊航, 蔣苓利, 張波 申請人:電子科技大學(xué)