專利名稱：一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于器件測試技術(shù)領(lǐng)域，更為具體地講，涉及一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)。
背景技術(shù)：
半導(dǎo)體器件種類繁多、使用靈活、應(yīng)用廣泛、成本低廉，相比其它集成電路具有特殊性，如大功率、高反壓、高頻等，具備某些應(yīng)用中的不可替代性。這些特點使半導(dǎo)體分立器件市場需求依然龐大，半導(dǎo)體分立器件產(chǎn)業(yè)依然穩(wěn)步發(fā)展。半導(dǎo)體分立器件需求數(shù)量巨大，因此如何在大規(guī)模量產(chǎn)的同時保證半導(dǎo)體分立器件的特性參數(shù)達標就成為衡量各生產(chǎn)廠商生產(chǎn)實力和生產(chǎn)效益的一關(guān)鍵大問題。測試是半導(dǎo)體分立器件生產(chǎn)不可缺少的環(huán)節(jié)，是保證產(chǎn)品質(zhì)量的重要手段。高速、高精度、高通用性的半導(dǎo)體器件測試系統(tǒng)能完成半導(dǎo)體器件參數(shù)的自動化測試，對降低分立器件生產(chǎn)廠商生產(chǎn)成本，提高生產(chǎn)效率，增強市場競爭力具有重要意義。反向擊穿電壓的測試是半導(dǎo)體器件測試不可或缺的一部分，其本身電壓高、電流小的特點使其成為測試的一個難點。如何在半導(dǎo)體器件測試系統(tǒng)中實現(xiàn)反向擊穿電壓的快速、高精度、可靠安全的測試是研究半導(dǎo)體器件測試的一個關(guān)鍵問題，對提高半導(dǎo)體器件測試效率具有重要意義。。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)，以實現(xiàn)快速、高精度測試半導(dǎo)體器件反向擊穿電壓。為實現(xiàn)以上目的，本發(fā)明一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)，其特征在于，包括CPU、FPGA控制邏輯單元、高壓激勵源、測壓電路、測流電路、模數(shù)轉(zhuǎn)換電路以及電流監(jiān)測電路；CPU配置高壓激勵源的斜坡電壓輸出信號的參數(shù)一幅度范圍與斜率，F(xiàn)PGA控制邏輯單元產(chǎn)生指定幅度與斜率的斜坡電壓數(shù)字信號給高壓激勵源，高壓激勵源將斜坡電壓數(shù)字信號轉(zhuǎn)換為對應(yīng)的斜坡電壓反向加載到半導(dǎo)體器件上；測壓電路對反向加載到半導(dǎo)體器件上電壓進行測量，并送入模數(shù)轉(zhuǎn)換電路；測流電路對半導(dǎo)體器件反向電流進行測試，并將其輸出到電流監(jiān)測電路中與設(shè)定的電流監(jiān)測閾值進行比較，如果大于設(shè)定的電流監(jiān)測閾值，則輸出電流監(jiān)測信號給FPGA控制邏輯單元啟動AD轉(zhuǎn)換啟動模數(shù)轉(zhuǎn)換電路的AD轉(zhuǎn)換器，對測壓電路測得的電壓進行AD轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)讀入FPGA控制邏輯單元的A/D數(shù)據(jù)寄存器中，CPU讀取A/D數(shù)據(jù)寄存器中的數(shù)據(jù)，從而獲得半導(dǎo)體器件反向擊穿電壓，AD轉(zhuǎn)換結(jié)束時，F(xiàn)PGA控制邏輯單元斷開高壓激勵源的輸出。本發(fā)明的目的是這樣實現(xiàn)的本發(fā)明半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)，通過FPGA控制邏輯單元產(chǎn)生逐步增加的斜坡電壓數(shù)字信號給高壓激勵源，輸出斜坡電壓反向加載到半導(dǎo)體器件上，然后，通過測流電路對半導(dǎo)體器件反向電流進行測試，如果大于設(shè)定的電流監(jiān)測閾值，則輸出電流監(jiān)測信號給FPGA控制邏輯單元啟動AD轉(zhuǎn)換，對測壓電路測得的電壓進行AD轉(zhuǎn)換，得到半導(dǎo)體器件反向擊穿電壓，同時斷開高壓激勵源的輸出。與傳統(tǒng)的靜態(tài)測試方法相比，不需要等待半導(dǎo)體器件兩端施加的反向電壓穩(wěn)定(穩(wěn)定時間在ms級)，這樣不僅減少了測試的時間， 減少了半導(dǎo)體器件損壞的風(fēng)險，而且還會減小由于半導(dǎo)體器件溫度上升而影響到最終的測試結(jié)果，從而提高了測試效率和精度。


圖1是PN結(jié)伏安特性曲線圖2是現(xiàn)有技術(shù)反向擊穿電壓測試方法與本發(fā)明中測試方法流程對照圖3是現(xiàn)有技術(shù)反向擊穿電壓測試方法與本發(fā)明中測試方法的測試曲線對照圖4是本發(fā)明半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)一種具體實施方式
原理框圖5是圖4所示FPGA控制邏輯單元的原理框圖6是圖5所示狀態(tài)控制機的狀態(tài)轉(zhuǎn)換圖7是圖4所示高壓激勵源的電原理圖8是圖4所示測壓電路的電原理圖9是圖4所不測流電路的電原理圖10是圖4所箝位電路的電原理圖11是反向擊穿電壓測試的一具體實施方式
流程圖12是高壓激勵源斜坡電壓一具體波形圖。
具體實施方式
下面結(jié)合附圖對本發(fā)明的具體實施方式
進行描述，以便本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計的詳細描述也許會淡化本發(fā)明的主要內(nèi)容時，這些描述在這里將被忽略。
1、反向擊穿電壓測試原理
反向擊穿電壓是多數(shù)半導(dǎo)體器件的一項重要參數(shù)，是PN結(jié)反向擊穿時兩端的電壓。PN結(jié)伏安特性如圖1所示，當(dāng)PN結(jié)兩端的反向電壓超過一定值Ubk后，飽和電流(A點處)會急劇增加，此時PN結(jié)發(fā)生反向擊穿，Ubk就是反向擊穿電壓。
反向擊穿電壓的測試可轉(zhuǎn)換為尋找PN結(jié)飽和電流急劇增加的狀態(tài)。此狀態(tài)下PN 結(jié)兩端的電壓就是半導(dǎo)體器件待測的反向擊穿電壓，可將PN結(jié)的反向電流Is與電流閾值 Ibem (該值可參照器件手冊設(shè)置)比較來量化PN結(jié)反向電流急劇增加的狀態(tài)，如下式所示。
權(quán)利要求
1.一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)，其特征在于，包括CPU、FPGA控制邏輯單元、高壓激勵源、測壓電路、測流電路、模數(shù)轉(zhuǎn)換電路以及電流監(jiān)測電路； CPU配置高壓激勵源的斜坡電壓輸出信號的參數(shù)一幅度范圍與斜率，F(xiàn)PGA控制邏輯單元產(chǎn)生指定幅度與斜率的斜坡電壓數(shù)字信號給高壓激勵源，高壓激勵源將斜坡電壓數(shù)字信號轉(zhuǎn)換為對應(yīng)的斜坡電壓反向加載到半導(dǎo)體器件上； 測壓電路對反向加載到半導(dǎo)體器件上電壓進行測量，并送入模數(shù)轉(zhuǎn)換電路； 測流電路對半導(dǎo)體器件反向電流進行測試，并將其輸出到流監(jiān)測電路中與設(shè)定的電流監(jiān)測閾值進行比較，如果大于設(shè)定的電流監(jiān)測閾值，則輸出電流監(jiān)測信號給FPGA控制邏輯單元啟動AD轉(zhuǎn)換啟動模數(shù)轉(zhuǎn)換電路的AD轉(zhuǎn)換器,對測壓電路測得的電壓進行AD轉(zhuǎn)換,轉(zhuǎn)換后的數(shù)據(jù)讀入FPGA控制邏輯單元的A/D數(shù)據(jù)寄存器中，CPU讀取A/D數(shù)據(jù)寄存器中的數(shù)據(jù)，從而獲得半導(dǎo)體器件反向擊穿電壓，AD轉(zhuǎn)換結(jié)束時，F(xiàn)PGA控制邏輯斷開高壓激勵源的輸出。
2.根據(jù)權(quán)利要求1所述的反向擊穿電壓測試系統(tǒng)，其特征在于，還包括箝位電路，測流電路對半導(dǎo)體器件反向電流的測試輸出同時還輸出到箝位電路中，與箝位電流閾值進行比較，如果大于，則輸出箝位信號給FPGA控制邏輯單元，F(xiàn)PGA控制邏輯單元控制下，高壓激勵源斷開輸出，從而達到保護目的。
3.根據(jù)權(quán)利要求1所述的反向擊穿電壓測試系統(tǒng)，其特征在于，在模數(shù)轉(zhuǎn)換電路中增加了二路模擬選擇開關(guān)變?yōu)闇y壓測流選擇與模數(shù)轉(zhuǎn)換電路，完成施加電壓并測量電流的功能，在執(zhí)行該功能時，CPU 二路模擬選擇開關(guān)選擇測流電路的輸出，進行電流測量。
4.根據(jù)權(quán)利要求3所述的反向擊穿電壓測試系統(tǒng)，其特征在于，所述的FPGA控制邏輯單元包括箝位控制邏輯、電流監(jiān)測控制邏輯、電壓檔位控制邏輯、電流檔位控制邏輯、高壓激勵源DAC接口控制邏輯，ADC接口控制邏輯、自動反向擊穿電壓測試AUTO_TBV控制邏輯以及選擇測流測壓與高壓激勵源極性選擇電源關(guān)斷控制邏輯； 箝位控制邏輯CPU通過系統(tǒng)總線將箝位電流閾值寫入到括箝位控制邏輯的箝位DAC接口控制中，箝位DAC接口控制輸出數(shù)字的箝位電流閾值DACl到箝位電路中，經(jīng)過DAC變?yōu)槟M信號，并經(jīng)過緩沖電路后輸出相應(yīng)大小的箝位電流閾值，在比較器中與測流電路對半導(dǎo)體器件反向電流的測試輸出進行比較，如果小于，則輸出箝位信號給FPGA控制邏輯單元，F(xiàn)PGA控制邏輯單元設(shè)置箝位標志狀態(tài)寄存器的值為’ I’，并輸出關(guān)閉高壓激勵源信號，即將關(guān)閉高壓激勵源信號設(shè)置為’ I’ ; 在發(fā)生保護的情形消除后，CPU通過系統(tǒng)總線將箝位標志狀態(tài)寄存器的值清零即為’ O’，并將關(guān)閉高壓激勵源信號設(shè)置為無效，即為’ O’ ； 電流監(jiān)測控制邏輯CPU通過系統(tǒng)總線將電流監(jiān)測閾值寫入到電流監(jiān)測控制邏輯的電流監(jiān)測DAC接口控制中，電流監(jiān)測DAC接口控制輸出數(shù)字的電流監(jiān)測閾值DAC2到電流監(jiān)測電路中，經(jīng)過DAC變?yōu)槟M信號，并經(jīng)過緩沖電路后輸出相應(yīng)大小的電流監(jiān)測閾值，在比較器中與測流電路對半導(dǎo)體器件反向電流的測試輸出進行比較，如果小于，則輸出電流監(jiān)測信號給FPGA控制邏輯單元，F(xiàn)PGA控制邏輯單元設(shè)置電流監(jiān)測標志狀態(tài)寄存器的值為’ I’，在反向擊穿電壓測試結(jié)束后，CPU通過系統(tǒng)總線將電流監(jiān)測標志狀態(tài)寄存器的值清零即為，O，;同時，電流監(jiān)測信號還輸出給自動反向擊穿電壓測試AUTO_TBV控制邏輯，作為狀態(tài)轉(zhuǎn)換的條件；測壓檔位控制邏輯CPU通過系統(tǒng)總線將測壓檔位寫入到測壓檔位控制中，然后測壓檔位控制輸出電壓檔位信號給測壓電路，改變測壓電路的增益，從而適應(yīng)不同大小電壓的測試; 測流檔位控制邏輯CPU通過系統(tǒng)總線將測流檔位寫入到測流檔位控制中，然后測流檔位控制輸出電流檔位信號給測流電路，選擇測流電路的采樣電阻，從而適應(yīng)不同大小電流的測試； ADC接ロ控制邏輯控制測壓測流選擇與模數(shù)轉(zhuǎn)換電路中的ADC芯片執(zhí)行A/D轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)據(jù)讀回其A/D數(shù)據(jù)寄存器中； 高壓激勵源DAC接ロ控制邏輯負責(zé)設(shè)置高壓激勵源輸出電壓，即DAC3 ;該部分有兩種工作模式a、在線模式-只接受CPU控制，啟動DA信號DA_en為’0’，其待轉(zhuǎn)換的電壓數(shù)據(jù)來自CPU ;b、脫機模式-只接受自動反向擊穿電壓測試AUTO_TBV控制邏輯控制，啟動DA信號DA_ en為’ I’，其待轉(zhuǎn)換的電壓數(shù)據(jù)來自自動反向擊穿電壓測試AUTO_TBV控制邏輯；自動反向擊穿電壓測試AUTO_TBV控制邏輯負責(zé)執(zhí)行半導(dǎo)體器件反向擊穿電壓的脫機測試，產(chǎn)生斜坡電壓、測回待測電壓。CPU不直接控制測試的具體過程，僅負責(zé)初始化該模塊設(shè)置激勵電壓的起始值、步進值、終止值、延時值；控制該模塊開始或停止工作；讀取狀態(tài)寄存器的值 CPU通過系統(tǒng)總線對自動反向擊穿電壓測試AUTO_TBV控制邏輯中的狀態(tài)控制機的起始值min、步進值step、終止值max進行設(shè)置，設(shè)置完畢后，狀態(tài)控制機開始工作，進入空閑狀態(tài)idle，開始如下的轉(zhuǎn)換 空閑狀態(tài)idle :在CPU通過系統(tǒng)總線給出的使能狀態(tài)機信號en有效后，初始化啟動AD信號AD_en、啟動DA信號DA_en、啟動延時器信號Cnt_en為無效，即值為’ 0’，初始化DA轉(zhuǎn)換數(shù)據(jù)寄存器temp的值為min,跳轉(zhuǎn)到累加狀態(tài)add ;如果使能狀態(tài)機信號en無效,則一直處于空閑狀態(tài)idle ； 累加狀態(tài)add DA轉(zhuǎn)換數(shù)據(jù)寄存器temp的值累加步進值step,跳轉(zhuǎn)到判斷狀態(tài)juge ；判斷狀態(tài)juge :若箝位信號與電流監(jiān)測信號均無效，則DA使能信號DA_en=l，控制高壓激勵源DAC接ロ控制邏輯進入脫機模式，啟動D/A轉(zhuǎn)換，DA轉(zhuǎn)換數(shù)據(jù)寄存器temp的值作為DA數(shù)據(jù)輸出給高壓激勵源DAC接ロ控制邏輯，然后跳轉(zhuǎn)到數(shù)模轉(zhuǎn)換狀態(tài)DA ； 若箝位信號無效且電流監(jiān)測信號有效，則AD使能信號AD_en=l，控制ADC接ロ控制邏輯進入脫機模式，啟動A/D轉(zhuǎn)換，跳轉(zhuǎn)到模數(shù)轉(zhuǎn)換狀態(tài)AD ； 若箝位信號有效或者DA轉(zhuǎn)換數(shù)據(jù)寄存器的值超過終止值max，則進入結(jié)束狀態(tài)end ；數(shù)模轉(zhuǎn)換狀態(tài)DA :高壓激勵源DAC接ロ控制邏輯輸出電壓即DAC3，在高壓激勵源的DAC轉(zhuǎn)換器中進行D/A轉(zhuǎn)換，等待D/A轉(zhuǎn)換結(jié)束；若轉(zhuǎn)換沒完成即DA_end=0，則停留在此狀態(tài)；若完成轉(zhuǎn)換即DA_end=l，則置延時使能信號Cnt_en為1，使能延時器并將DA使能信號DA_en清零,進入延時狀態(tài)delay ； 延時狀態(tài)delay :等待延時結(jié)束，若延時器輸出的延時結(jié)束信號Cnt_end無效，則停留在本狀態(tài)；若延時結(jié)束信號Cnt_end有效，將延時使能信號Cnt_en清零，進入累加狀態(tài)add ； 模數(shù)轉(zhuǎn)換狀態(tài)AD :ADC接ロ控制邏輯輸出控制測壓測流選擇與模數(shù)轉(zhuǎn)換電路的AD轉(zhuǎn)換器進行A/D轉(zhuǎn)換，等待A/D轉(zhuǎn)換結(jié)束；若ADC接ロ控制邏輯輸出AD轉(zhuǎn)換結(jié)束信號AD_end有效，則將AD使能信號AD_en信號清零，進入結(jié)束狀態(tài)end ； 結(jié)束狀態(tài)end :將使能狀態(tài)機信號en信號清零，跳轉(zhuǎn)到空閑狀態(tài)idle ;設(shè)置狀態(tài)寄存器 S 的值sQ=箝位信號，s1=AD_end, S2= (temp>max)(即 temp>max 為 I, temp ^ max 為 O);CPU的程序讀取設(shè)置狀態(tài)寄存器S的值，做相應(yīng)的處理
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件反向擊穿電壓測試系統(tǒng)，通過FPGA控制邏輯單元產(chǎn)生逐步增加的斜坡電壓數(shù)字信號給高壓激勵源，輸出斜坡電壓反向加載到半導(dǎo)體器件上，然后，通過測流電路對半導(dǎo)體器件反向電流進行測試，如果大于設(shè)定的電流監(jiān)測閾值，則輸出電流監(jiān)測信號給FPGA控制邏輯單元啟動AD轉(zhuǎn)換，對測壓電路測得的電壓進行AD轉(zhuǎn)換，得到半導(dǎo)體器件反向擊穿電壓，同時停止斜坡電壓的增加。與傳統(tǒng)的靜態(tài)測試方法相比，不需要等待半導(dǎo)體器件兩端施加的反向電壓穩(wěn)定(穩(wěn)定時間在ms級)，這樣不僅減少了測試的時間，減少了半導(dǎo)體器件損壞的風(fēng)險，而且還會減小由于半導(dǎo)體器件溫度上升而影響到最終的測試結(jié)果，從而提高了測試效率和精度。
文檔編號G01R31/26GK103048600SQ201210513098
公開日2013年4月17日 申請日期2012年12月5日 優(yōu)先權(quán)日2012年12月5日
發(fā)明者詹惠琴, 姚明生, 白雷, 古天祥, 李碩 申請人:電子科技大學(xué)