專利名稱：芯片測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片設(shè)計(jì)制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種基于MD5算法的芯片測(cè)試方法。
背景技術(shù)：
在芯片設(shè)計(jì)及制造的整個(gè)過(guò)程中，需要在各個(gè)階段對(duì)芯片進(jìn)行測(cè)試。其中，為了測(cè)試芯片流片后的功能正確性，需要移植流片前的眾多焦點(diǎn)測(cè)試激勵(lì)或者是覆蓋率高的焦點(diǎn)隨機(jī)測(cè)試激勵(lì)，隨著芯片制造工藝的不斷發(fā)，芯片規(guī)模越來(lái)越大，特別是在多核和眾核處理器測(cè)試領(lǐng)域，這種測(cè)試方法帶來(lái)了巨大的測(cè)試成本。具體地說(shuō)，在現(xiàn)有技術(shù)的，采用移植大量焦點(diǎn)測(cè)試激勵(lì)的方法，隨著芯片規(guī)模的增大，需要的很多的焦點(diǎn)測(cè)試向量，花費(fèi)了很長(zhǎng)的測(cè)試時(shí)間；采用移植高覆蓋率的隨機(jī)測(cè)試激·勵(lì)，難以對(duì)激勵(lì)的正確性進(jìn)行判斷。根據(jù)現(xiàn)有技術(shù)的芯片測(cè)試方法一般采用焦點(diǎn)測(cè)試激勵(lì)。焦點(diǎn)測(cè)試激勵(lì)一般是能夠自校驗(yàn)的，不需要參考模型的比較；其中，焦點(diǎn)激勵(lì)在程序運(yùn)行完之后，通過(guò)判斷芯片的某個(gè)狀態(tài)寄存器就能夠判斷正確性。然而，根據(jù)現(xiàn)有技術(shù)的芯片測(cè)試方法隨著芯片規(guī)模的增大，需要的很多的焦點(diǎn)測(cè)試向量(焦點(diǎn)測(cè)試激勵(lì))，測(cè)試需要花費(fèi)很長(zhǎng)的測(cè)試時(shí)間，且難以對(duì)激勵(lì)的正確性進(jìn)行判斷。因此，希望能夠提供一種耗費(fèi)測(cè)試時(shí)間少且覆蓋率高的芯片測(cè)試方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種耗費(fèi)測(cè)試時(shí)間少且覆蓋率高的芯片測(cè)試方法。根據(jù)本發(fā)明，提供了一種芯片測(cè)試方法，其包括第一步驟建立用于模擬待測(cè)芯片的芯片功能的參考模型；第二步驟將隨機(jī)測(cè)試激勵(lì)在參考模型中運(yùn)行，并且將隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，以便得到一個(gè)標(biāo)準(zhǔn)參考值；第三步驟將與隨機(jī)測(cè)試激勵(lì)一致的隨機(jī)測(cè)試程序和MD5算法程序加載到芯片中，并且，所述MD5算法程序與所述第二步驟中的MD5算法相對(duì)應(yīng)；第四步驟使芯片運(yùn)行隨機(jī)測(cè)試程序；第五步驟使芯片運(yùn)行MD5算法程序，從而把隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡壓縮成實(shí)際運(yùn)行值；第六步驟將芯片的實(shí)際運(yùn)行值從芯片中掃描出來(lái)；以及第七步驟將從芯片中掃描出來(lái)的實(shí)際運(yùn)行值與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而驗(yàn)證芯片的功能正確性。優(yōu)選地，所述芯片測(cè)試方法用于測(cè)試芯片流片后的芯片功能。優(yōu)選地，所述MD5算法包括標(biāo)準(zhǔn)的MD5算法以及精簡(jiǎn)MD5算法。優(yōu)選地，所述第三步驟中的MD5算法程序與所述第二步驟中的MD5算法采用相同的算法。優(yōu)選地，在所述第七步驟中，在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值相同，則判斷芯片功能正確。
優(yōu)選地，在所述第七步驟中，在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值不相同，則判斷芯片功能不正確。優(yōu)選地，所述第一步驟、所述第二步驟、所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟以及所述第七步驟依次執(zhí)行。優(yōu)選地，所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟、所述第一步驟、所述第二步驟以及所述第七步驟依次執(zhí)行。優(yōu)選地，所述第一步驟和所述第二步驟與所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟并行執(zhí)行，在執(zhí)行完所述第一步驟、所述第二步驟、所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟之后再執(zhí)行第七步驟。優(yōu)選地，所述第一步驟和所述第二步驟依次執(zhí)行，以及所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟依次執(zhí)行；并且在執(zhí)行完所述第一步驟、所述第二步驟、所·述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟之后再執(zhí)行第七步驟。在本發(fā)明中，通過(guò)將隨機(jī)激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，使結(jié)果數(shù)據(jù)量大大減少，從而大大減少將結(jié)果從芯片中掃描出來(lái)的時(shí)間。并且，利用MD5算法對(duì)隨機(jī)激勵(lì)的運(yùn)行軌跡進(jìn)行壓縮，再與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而解決了隨機(jī)激勵(lì)的正確性判定。由此，根據(jù)本發(fā)明的芯片測(cè)試方法至少具有這樣的效果通過(guò)MD5算法在芯片測(cè)試中的運(yùn)行，自動(dòng)計(jì)算和壓縮出隨機(jī)測(cè)試激勵(lì)的正確結(jié)果，與預(yù)先設(shè)置的壓縮期望值比較，避免了大量測(cè)試結(jié)果給測(cè)試臺(tái)帶來(lái)的測(cè)試時(shí)間加長(zhǎng)問(wèn)題，可以顯著提升芯片測(cè)試的覆蓋率和效率。


結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明優(yōu)選第一實(shí)施例所述的芯片測(cè)試方法的流程圖。圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選第二實(shí)施例所述的芯片測(cè)試方法的流程圖。圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選第三實(shí)施例所述的芯片測(cè)試方法的流程圖。需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實(shí)施例>圖I示意性地示出了根據(jù)本發(fā)明優(yōu)選第一實(shí)施例所述的芯片測(cè)試方法的流程圖。具體地說(shuō)，例如，根據(jù)本發(fā)明優(yōu)選實(shí)施例的所述芯片測(cè)試方法用于測(cè)試芯片流片后的芯片功能。如圖I所示，根據(jù)本發(fā)明優(yōu)選第一實(shí)施例所述的芯片測(cè)試方法包括第一步驟SlO :建立用于模擬待測(cè)芯片的芯片功能的參考模型；其中，所述隨機(jī)測(cè)試激勵(lì)是高覆蓋率的隨機(jī)測(cè)試激勵(lì)。第二步驟S20 :將隨機(jī)測(cè)試激勵(lì)在參考模型中運(yùn)行，并且將隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，以便得到一個(gè)相對(duì)于現(xiàn)有技術(shù)的芯片測(cè)試方法數(shù)據(jù)量小很多的標(biāo)準(zhǔn)參考值。其中，“運(yùn)行軌跡”是指激勵(lì)在芯片或參考模型中運(yùn)行結(jié)束時(shí)保存在所有可見寄存器和內(nèi)置存儲(chǔ)器的內(nèi)容(即，程序在芯片或參考模型運(yùn)行結(jié)束時(shí)各個(gè)寄存器和內(nèi)置存儲(chǔ)器保存的結(jié)果)，通過(guò)校驗(yàn)這個(gè)可以確認(rèn)激勵(lì)是否運(yùn)行正確。如果將隨機(jī)激勵(lì)加載到芯片中，不用MD5算法進(jìn)行結(jié)果的壓縮，這樣結(jié)果數(shù)據(jù)量很大，從芯片掃描出來(lái)會(huì)花很長(zhǎng)的時(shí)間，測(cè)試成本很大。其中，MD5算法即 Message-Digest Algorithm 5 (信息-摘要算法 5)。由于 MD5算法是一種公知的算法，因此再次不再贅述。但是需要說(shuō)明的是，本申請(qǐng)說(shuō)明書中的術(shù)語(yǔ)“MD5算法”包括標(biāo)準(zhǔn)的MD5算法以及精簡(jiǎn)MD5算法。此后例如對(duì)芯片流片后的芯片進(jìn)行激勵(lì)測(cè)試，具體如下所述?！さ谌襟ES30 :將與隨機(jī)測(cè)試激勵(lì)一致的隨機(jī)測(cè)試程序和MD5算法程序加載到芯片中；。并且，所述第三步驟S3中的MD5算法程序與所述第二步驟S2中的MD5算法相對(duì)應(yīng)；優(yōu)選地，所述第三步驟S3中的MD5算法程序與所述第二步驟S2MD5算法采用相同的算法。第四步驟S40 :使芯片運(yùn)行隨機(jī)測(cè)試程序；第五步驟S50 :使芯片運(yùn)行MD5算法程序，從而把隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡壓縮成一個(gè)很小的實(shí)際運(yùn)行值，即相對(duì)于現(xiàn)有技術(shù)數(shù)據(jù)量小很多的實(shí)際運(yùn)行值。第六步驟S60 :將芯片的實(shí)際運(yùn)行值從芯片中掃描出來(lái)。第七步驟S70 :將從芯片中掃描出來(lái)的實(shí)際運(yùn)行值與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而驗(yàn)證芯片的功能正確性。更具體地說(shuō)，在所述第七步驟S70中，在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值相同，則判斷芯片功能正確；在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值不相同，則判斷芯片功能不正確。在根據(jù)本發(fā)明優(yōu)選第一實(shí)施例所述的芯片測(cè)試方法中，將隨機(jī)激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，使結(jié)果數(shù)據(jù)量大大減少，從而大大減少將結(jié)果從芯片中掃描出來(lái)的時(shí)間。并且，利用MD5算法對(duì)隨機(jī)激勵(lì)的運(yùn)行軌跡進(jìn)行壓縮，再與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而解決了隨機(jī)激勵(lì)的正確性判定。由此，根據(jù)本發(fā)明優(yōu)選第一實(shí)施例所述的芯片測(cè)試方法至少具有這樣的效果通過(guò)MD5算法(例如，精簡(jiǎn)MD5校驗(yàn)程序)在芯片測(cè)試中的運(yùn)行，自動(dòng)計(jì)算和壓縮出隨機(jī)測(cè)試激勵(lì)的正確結(jié)果，與預(yù)先設(shè)置的壓縮期望值比較，避免了大量測(cè)試結(jié)果給測(cè)試臺(tái)帶來(lái)的測(cè)試時(shí)間加長(zhǎng)問(wèn)題，可以顯著提升芯片測(cè)試的覆蓋率和效率?！吹诙?shí)施例〉圖I示出了第一步驟S10、第二步驟S20、第三步驟S30、第四步驟S40、第五步驟S50、第六步驟S60以及第七步驟S70依次執(zhí)行的情況。但是，需要說(shuō)明的是，無(wú)需將第一步驟SlO至第七步驟S70依次執(zhí)行。圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選第二實(shí)施例所述的芯片測(cè)試方法的流程圖。如圖2所示，實(shí)際上可以依次執(zhí)行第三步驟S30、第四步驟S40、第五步驟S50、第六步驟S60、第一步驟SlO第二步驟S20、以及第七步驟S70。
<第三實(shí)施例>圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選第三實(shí)施例所述的芯片測(cè)試方法的流程圖。如圖3所示，更優(yōu)選地，實(shí)際上可以使得第一步驟SlO和第二步驟S20與第三步驟S30、第四步驟S40、第五步驟S50和第六步驟S60并行執(zhí)行，在執(zhí)行完第一步驟S10、第二步驟S20、第三步驟S30、第四步驟S40、第五步驟S50和第六步驟S60之后再執(zhí)行第七步驟S70。進(jìn)一步優(yōu)選地，實(shí)際上，對(duì)于本發(fā)明的實(shí)現(xiàn)，只要第一步驟SlO和第二步驟S20依次執(zhí)行，以及第三步驟S30、第四步驟S40、第五步驟S50和第六步驟S60依次執(zhí)行，在執(zhí)行完第一步驟S10、第二步驟S20、第三步驟S30、第四步驟S40、第五步驟S50和第六步驟S60之后再執(zhí)行第七步驟S70，即可。由此，根據(jù)本發(fā)明優(yōu)選第三實(shí)施例所述的芯片測(cè)試方法進(jìn)一步提高了芯片測(cè)試方法的設(shè)計(jì)自由度?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以·限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，·都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種芯片測(cè)試方法，其特征在于包括 第一步驟建立用于模擬待測(cè)芯片的芯片功能的參考模型； 第二步驟將隨機(jī)測(cè)試激勵(lì)在參考模型中運(yùn)行，并且將隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，以便得到一個(gè)標(biāo)準(zhǔn)參考值； 第三步驟將與隨機(jī)測(cè)試激勵(lì)一致的隨機(jī)測(cè)試程序和MD5算法程序加載到芯片中，并且，所述MD5算法程序與所述第二步驟中的MD5算法相對(duì)應(yīng)； 第四步驟使芯片運(yùn)行隨機(jī)測(cè)試程序； 第五步驟使芯片運(yùn)行MD5算法程序，從而把隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡壓縮成實(shí)際運(yùn)行值； 第六步驟將芯片的實(shí)際運(yùn)行值從芯片中掃描出來(lái)；以及 第七步驟將從芯片中掃描出來(lái)的實(shí)際運(yùn)行值與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而驗(yàn)證芯片的功能正確性。
2.根據(jù)權(quán)利要求I所述的芯片測(cè)試方法，其特征在于，所述芯片測(cè)試方法用于測(cè)試芯片流片后的芯片功能。
3.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述MD5算法包括標(biāo)準(zhǔn)的MD5算法以及精簡(jiǎn)MD5算法。
4.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述第三步驟中的MD5算法程序與所述第二步驟中的MD5算法采用相同的算法。
5.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，在所述第七步驟中，在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值相同，則判斷芯片功能正確。
6.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，在所述第七步驟中，在實(shí)際運(yùn)行值和標(biāo)準(zhǔn)參考值不相同，則判斷芯片功能不正確。
7.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述第一步驟、所述第二步驟、所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟以及所述第七步驟依次執(zhí)行。
8.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟、所述第一步驟、所述第二步驟以及所述第七步驟依次執(zhí)行。
9.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述第一步驟和所述第二步驟與所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟并行執(zhí)行，在執(zhí)行完所述第一步驟、所述第二步驟、所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟之后再執(zhí)行第七步驟。
10.根據(jù)權(quán)利要求I或2所述的芯片測(cè)試方法，其特征在于，所述第一步驟和所述第二步驟依次執(zhí)行，以及所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟依次執(zhí)行；并且在執(zhí)行完所述第一步驟、所述第二步驟、所述第三步驟、所述第四步驟、所述第五步驟、所述第六步驟之后再執(zhí)行第七步驟。
全文摘要
本發(fā)明提供了一種芯片測(cè)試方法。建立用于模擬待測(cè)芯片的芯片功能的參考模型。將隨機(jī)測(cè)試激勵(lì)在參考模型中運(yùn)行，并且將隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡利用MD5算法進(jìn)行壓縮，以便得到一個(gè)標(biāo)準(zhǔn)參考值。將與隨機(jī)測(cè)試激勵(lì)一致的隨機(jī)測(cè)試程序和MD5算法程序加載到芯片中，并且，所述MD5算法程序與所述第二步驟中的MD5算法相對(duì)應(yīng)。使芯片運(yùn)行隨機(jī)測(cè)試程序。使芯片運(yùn)行MD5算法程序，從而把隨機(jī)測(cè)試激勵(lì)的運(yùn)行軌跡壓縮成實(shí)際運(yùn)行值。將芯片的實(shí)際運(yùn)行值從芯片中掃描出來(lái)。將從芯片中掃描出來(lái)的實(shí)際運(yùn)行值與參考模型的標(biāo)準(zhǔn)參考值進(jìn)行比較，從而驗(yàn)證芯片的功能正確性。
文檔編號(hào)G01R31/28GK102788952SQ201210325620
公開日2012年11月21日 申請(qǐng)日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者寧永波, 朱巍, 李峰, 李強(qiáng), 菅陸田, 許曉紅, 謝軍 申請(qǐng)人:無(wú)錫江南計(jì)算技術(shù)研究所