專利名稱：集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路故障測試系統(tǒng)和方法，特別是一種應(yīng)用于集成電路片上 系統(tǒng)(SOC System on a Chip)的核間連線故障的測試系統(tǒng)和方法。
背景技術(shù)：
現(xiàn)在集成電路(IC)設(shè)計商都朝著更佳的成本優(yōu)勢與上市時間發(fā)展，以最快的速 度，最優(yōu)的性價比搶的市場先機，這些需求的存在迫切使得多種功能整合到一個芯片上成 為可能，片上系統(tǒng)(SOC System on a chip)應(yīng)運而生。從工程角度來看，將更多功能整合 到單一芯片內(nèi)，確能達到節(jié)省成本的目的，但如果從測試的角度來看，SOC的大量引腳、來源 不同功能不同的多核、規(guī)模很大的測試向量等特點都使得SOC的測試遠比單一芯片復(fù)雜很 多。如何降低SOC的測試難度和測試成本，已成為提升SOC綜合競爭力的一個非常重要的 途徑。為了降低集成電路測試的難度，在集成電路設(shè)計的過程中就考慮其可測性問題， 這就是集成電路的可測性設(shè)計(Design for Test，DFT)?，F(xiàn)有的規(guī)模較大的視頻、音頻、存 儲器以及SOC芯片均需要考慮其可測性。當(dāng)今國際上針對SOC可測性設(shè)計研究的標(biāo)準(zhǔn)主要 是由 YervantZorian 領(lǐng)導(dǎo)的 IEEE P1500 Standard for Embedded Core Test 工作團隊歷 盡10年(1995年 2005年)確定的IEEE std 1500標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)以復(fù)用為基礎(chǔ)，通過測 試訪問機制(TAM，Test AccessMechanism)實現(xiàn)對嵌入在SOC內(nèi)部核的測試。但隨著深亞 微米工藝的到來，芯片工作頻率已可達GHz數(shù)量級，SOC中核間連線之間產(chǎn)生的串?dāng)_問題對 于整個芯片工作的影響已變得越來越嚴(yán)重，為保證芯片工作的正確性，很有必要建立合適 的模型將核間所有可能的連線故障激發(fā)出來。目前的SOC連線故障測試研究主要集中在向量壓縮和測試結(jié)構(gòu)的優(yōu)化算法方面， 但測試系統(tǒng)的硬件結(jié)構(gòu)和測試尋訪機制卻沒有涉及到，更沒有研究將核間連線故障和核內(nèi) 故障測試一起進行考慮。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種應(yīng)用于集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng) 和方法。其測試系統(tǒng)的電路結(jié)構(gòu)簡單，測試方法的測試尋訪機制簡捷，適用于各種使用核復(fù) 用技術(shù)設(shè)計構(gòu)建的集成電路片上系統(tǒng)。為達上述目的，本發(fā)明采用下述技術(shù)方案—種集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，不僅能用于完成集成電路片上 系統(tǒng)中各個IP (Intellectual Property)核的互連線測試，還能用于完成各個IP核內(nèi)部 的測試；它是為完善集成電路片上系統(tǒng)可測試性而增加的電路，其電路由并行測試總線、邊 緣封裝單元鏈路、時鐘控制單元、IP核選擇譯碼單元與IP核連線信號完整性選擇譯碼單 元組成；其特征在于所述IP核并行測試總線有一組外接測試總線信號輸入引腳和一組外 接測試總線信號輸出引腳，而在片內(nèi)輸出連接內(nèi)部各個IP核的所述邊緣封裝單元鏈路；每
6一所述邊緣封裝單元鏈路有一組外接片上系統(tǒng)功能信號輸入引腳或片上系統(tǒng)功能信號輸 出引腳一個外接邊緣封裝單元鏈路使能信號輸入引腳，而在片內(nèi)輸出連接所述并行測試總 線；所述時鐘控制單元有一個外接系統(tǒng)工作時鐘信號輸入引腳、一個外接測試使能信號輸 入引腳、一個外接IP核測試時鐘信號輸入引腳和一個外接邊緣封裝單元鏈路測試時鐘信 號輸入引腳，而片內(nèi)輸出連接內(nèi)部各個IP核和同一 IP核的所述邊緣封裝單元鏈路；所述 IP核選擇譯碼單元有一組外接IP核選擇碼信號輸入引腳和一個外接測試時鐘信號輸入引 腳，而在片內(nèi)輸出連接所述內(nèi)部時鐘控制單元；所述IP核連線信號完整性選擇譯碼單元有 一組外接IP核連線信號完整性選擇碼信號輸入引腳和一個外接IP核連線信號完整性選擇 使能信號輸入引腳，而在片內(nèi)輸出連接各個IP核對應(yīng)的所述邊緣封裝單元鏈路。上述的并行測試總線由η組測試通路組成，每一組測試通路都包括一條測試輸入 通路和一條測試輸出通路構(gòu)成，其中，每一條測試輸入通路外接一個測試訪問通道信號輸 入引腳，每一條測試輸出通路外接一個測試訪問通道信號輸出引腳，η為SOC所包含的IP核 數(shù)目；在片內(nèi)每條測試輸入通路通過一個三態(tài)門與對應(yīng)IP核的邊緣封裝單元鏈路輸入端 相連；每條測試輸出通路通過一個三態(tài)門與對應(yīng)IP核的邊緣封裝單元鏈路輸出端相連上述的邊緣封裝單元鏈路是由每個IP核中各個輸入型邊緣封裝單元和輸出型邊 緣封裝單元組成，輸入型邊緣封裝單元是將邊緣封裝單元中邊緣封裝單元鏈路的輸出端口 連接相對應(yīng)的IP核輸入端口。輸出型邊緣封裝單元則是將邊緣封裝單元中邊緣封裝單元 鏈路的輸入端口連接IP核的輸出端口。電路連接每一條完整的邊緣封裝單元鏈路都有 一個外接邊緣封裝單元測試使能信號輸入引腳WTEN、一個邊緣封裝單元使能信號WSE、一 個外接邊緣封裝單元信號完整性使能信號輸入引WSI和一個相應(yīng)IP核測試工作時鐘信號， 在任意完整的邊緣封裝單元鏈路中，第一個邊緣封裝單元有一個連接相應(yīng)并行測試總線中 輸入通道的輸入端口，在單元外輸出連接相對應(yīng)的IP核后續(xù)一個邊緣封裝單元；后續(xù)的邊 緣封裝單元有一個連接前一個邊緣封裝單元中邊緣封裝單元鏈路輸出端口的邊緣封裝單 元鏈路輸入端口，在單元外輸出連接后續(xù)一個邊緣封裝單元；周而復(fù)始，直至本條邊緣封裝 單元鏈路中最后一個邊緣封裝單元；本條邊緣封裝單元鏈路中最后一個邊緣封裝單元有一 個連接前一個型邊緣封裝單元中邊緣封裝單元鏈路輸出端口的邊緣封裝單元鏈路輸入端 口，在單元外輸出連接相對應(yīng)的并行測試總線中的輸出通道；在任意完整的邊緣封裝單元 鏈路中，所有輸入型邊緣封裝單元有一個連接片上系統(tǒng)中的輸入端口或者與之相連的輸出 型邊緣封裝單元的功能信號輸出端口的邊緣封裝單元功能信號輸入端口，在單元外有一輸 出連接IP核輸入端口 ；在任意完整的邊緣封裝單元鏈路中，所有輸出型邊緣封裝單元有一 個連接IP核輸出端口的邊緣封裝單元功能信號輸入端口，在單元外有一輸出連接片上系 統(tǒng)中的輸出端口或與之相連的輸入型邊緣封裝單元功能信號輸入端口。上述的輸出型邊緣封裝單元由一個與門、四個二選一選擇器和三個D觸發(fā)器組 成。連接方式二選一數(shù)據(jù)選擇器有一個邊緣封裝單元功能輸入端口、一個邊緣封裝單元 鏈路輸入端口和一個邊緣封裝單元鏈路掃描使能輸入端口，在單元內(nèi)輸出連接D觸發(fā)器的 數(shù)據(jù)輸入端口 ；D觸發(fā)器有一個外接邊緣封裝單元測試時鐘信號和一個邊緣封裝單元鏈路 輸出端口，在單元內(nèi)部輸出連接一個二輸入與門的輸入端和一個二選一選擇器的輸入端； 二選一選擇器有一個外接的邊緣封裝單元信號完整性使能信號，在單元內(nèi)部輸出連接D觸 發(fā)器的數(shù)據(jù)輸入端；D觸發(fā)器在單元內(nèi)部正相輸出連接二選一選擇器的一個輸入端，反相輸出連接二選一選擇器的一個輸入端；二選一選擇器有一個外接邊緣封裝單元功能輸入端 口和一個邊緣封裝單元測試使能輸入端口，在單元外部輸出連接邊緣封裝單元功能輸出端 口 ；二輸入與門有一個外接的邊緣封裝單元信號完整性使能信號I，在單元內(nèi)部輸出連接 二選一選擇器的輸入端；D觸發(fā)器有一個外接邊緣封裝單元測試時鐘輸入端口和一個來自 其反相輸出端口的數(shù)據(jù)輸入端口，在單元內(nèi)部連接二選一選擇器的輸入端口 ；二選一選擇 器有一個外接邊緣封裝單元測試時鐘輸入端口，在單元內(nèi)部輸出連接D觸發(fā)器的時鐘輸入 端。上述輸入型邊緣封裝單元由一個二輸入與門、一個二輸入異或門、五個二選一選 擇器和兩個D觸發(fā)器組成。連接方式二選一選擇器有一個邊緣封裝單元功能輸入端口和 一個邊緣封裝單元信號完整性使能信號，在單元內(nèi)部輸出連接一個二選一選擇器輸入端； 二選一選擇器有一個邊緣封裝單元鏈路輸入端口，在單元內(nèi)部輸出連接到D型觸發(fā)器數(shù)據(jù) 輸入端口 ；D觸發(fā)器有一個外接邊緣封裝單元測試時鐘信號輸入端口和一個邊緣封裝單元 鏈路輸出端口 ；二選一選擇器有一個邊緣封裝單元功能輸入端口和一個一個邊緣封裝單元 鏈路輸出端口，在單元外部連接邊緣封裝單元功能輸出端口 ；二選一選擇器有一個邊緣封 裝單元功能輸入端口，在單元內(nèi)部輸出連接一個二選一選擇器輸入端；二選一選擇器有一 個邊緣封裝單元功能輸入端口，在單元內(nèi)部輸出連接到D型觸發(fā)器數(shù)據(jù)輸入端口和一個二 輸入異或門的輸入端口 ；D觸發(fā)器有一個外接邊緣封裝單元測試時鐘信號輸入端口，在單 元內(nèi)部輸出連接到一個二輸入異或門的輸入端口 ；二輸入異或門在單元內(nèi)部輸出連接到 一個二輸入與門的輸入端口 ；二輸入與門有一個外接邊緣封裝單元測試時鐘信號輸入端口 的反相輸入，在單元內(nèi)部輸出連接到兩個二選一選擇器的輸入端口。上述的時鐘控制單元由一個非門和3η個二輸入與門組成，其中，η為片上系統(tǒng)中 所含IP核的個數(shù)。連接方式非門有一個連接測試使能信號的輸入端口，在單元內(nèi)輸出連 接二輸入與門的一個輸入端；每一個二輸入與門有一個連接外接系統(tǒng)工作時鐘信號，在單 元外輸出連接所對應(yīng)IP核工作時鐘輸入端；每一個二輸入與門有一個連接所述IP核選擇 譯碼單元中的IP核選擇信號輸出端口的輸入端和一個連接外接IP核測試時鐘信號的輸入 端，在單元外輸出連接所對應(yīng)IP核測試時鐘信號輸入端；每一個二輸入與門有一個連接所 述IP核選擇譯碼單元中的IP核選擇信號輸出端口的輸入端和一個連接邊緣封裝單元鏈路 測試時鐘信號的輸入端，在單元外輸出連接所述邊緣封裝單元鏈路。上述的IP核選擇譯碼單元是一種選擇待測IP核的選擇信號譯碼電路結(jié)構(gòu)。連 接方式ΙΡ核選擇譯碼單元有一個外接測試使能信號的輸入端口和一個外接測試時鐘信 號的輸入端口 ；當(dāng)片上系統(tǒng)中有η個IP核時，完整的IP核選擇譯碼單元是由η個IP核選 擇譯碼單元子單元組成；第一個IP核選擇譯碼單元子單元有一個外接IP核選擇碼信號的 輸入端口，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和所述時鐘控制單元；后續(xù) 的IP核選擇譯碼單元子單元有一個連接前一個IP核選擇譯碼單元子單元輸出端的輸入信 號，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和所述時鐘控制單元；周而復(fù)始， 直至IP核選擇譯碼單元中的最后一個IP核選擇譯碼單元子單元。上述的IP核選擇譯碼單元子單元由兩個D型觸發(fā)器組成。連接方式D型觸發(fā)器 有一個外接測試時鐘信號的輸入端口和一個來自前一個IP核選擇譯碼單元子單元輸出端 的輸入端口(如是第一個IP核選擇譯碼單元子單元，則為外接IP核選擇碼信號的輸入端口)，在單元內(nèi)輸出連接另一個D型觸發(fā)器的數(shù)據(jù)輸入端口，在單元外輸出連接后續(xù)的IP核 選擇譯碼單元子單元；D型觸發(fā)器有一個外接測試使能信號的輸入端口和一個來自前一個 IP核選擇譯碼單元子單元輸出端的輸入端口，在單元外輸出連接所述時鐘控制單元。上述的IP核信號完整性選擇譯碼單元是一種選擇待測IP核是否進行信號完整性 測試的選擇信號譯碼電路結(jié)構(gòu)。連接方式IP核信號完整性選擇譯碼單元有一個外接測試 使能信號的輸入端口和一個外接測試時鐘信號的輸入端口 ；當(dāng)片上系統(tǒng)中有η個IP核時， 電路由η個IP核信號完整性選擇譯碼單元子單元組成；第一個IP核信號完整性選擇譯碼 單元子單元有一個外接IP核連線信號完整性選擇碼信號的輸入端口，在單元外輸出連接 后續(xù)的IP核信號完整性選擇譯碼單元子單元和所述邊緣封裝單元鏈路單元；后續(xù)的IP核 信號完整性選擇譯碼單元子單元有一個連接前一個IP核信號完整性選擇譯碼單元子單元 輸出端的輸入信號，在單元外輸出連接后續(xù)的IP核信號完整性選擇譯碼單元子單元和所 述邊緣封裝單元鏈路單元；周而復(fù)始，直至IP核選擇譯碼單元中的最后一個IP核信號完整 性選擇譯碼單元子單元。上述的IP核信號完整性選擇譯碼單元子單元由兩個D觸發(fā)器組成。連接方式D 型觸發(fā)器有一個外接測試時鐘信號的輸入端口和一個來自前一個IP核信號完整性選擇譯 碼單元子單元輸出端的輸入端口(如是第一個IP核信號完整性選擇譯碼單元子單元，則為 外接IP核連線信號完整性選擇碼信號的輸入端口)，在單元內(nèi)輸出連接另一個D型觸發(fā)器 的D輸入端口，在單元外輸出連接后續(xù)的IP核信號完整性選擇譯碼單元子單元；D型觸發(fā) 器有一個外接測試使能信號的輸入端口和一個來自前一個IP核信號完整性選擇譯碼單元 子單元輸出端的輸入端口，在單元外輸出連接所述邊緣封裝單元鏈路單元。一種采用上述測試系統(tǒng)的集成電路片上系統(tǒng)中核間連線故障的測試方法，其特征 在于其測試尋訪機制部分由IP核間連線故障測試尋訪機制和IP核內(nèi)故障測試尋訪機制組 成。上述的IP核核間連線故障的測試尋訪機制中，每個IP核邊緣封裝單元鏈路都與 并行測試總線相連。根據(jù)IP核選擇譯碼單元產(chǎn)生的IP核選擇信號，選中某一 IPi核以及與 其相連的IP核的同時，也選中相應(yīng)的邊緣封裝單元鏈路，并與時鐘控制單元一起作用。此 時，首先可通過并行測試總線的TAMI端口對該邊緣封裝單元鏈路加入相應(yīng)的IP核核間連 線故障測試碼，并將此測試碼移位至邊緣封裝單元鏈路的最后一個邊緣封裝單元；同時，選 中與IPi相連的其他IP核的邊緣封裝單元鏈路，獲取IPi核邊緣封裝單元鏈路通過互連線 傳送來得信號并將其移位至并行測試總線的TAMO端口；最后，對從TAMO端口獲得的數(shù)據(jù)進 行分析，判斷IPi核至其他IP核傳輸方向的連線故障情況。重復(fù)上述過程，完成全部IP核 核間連線故障的測試。上述的IP核內(nèi)故障測試尋訪機制中，通過并行測試總線，并行連接不同IP核的邊 緣封裝單元。根據(jù)IP核選擇譯碼單元產(chǎn)生的IP核選擇信號，選中相應(yīng)的IP核，并與時鐘 控制單元一起作用，進而使被選中的一個或幾個IP核可以同時使用并行測試總線和測試 時鐘的情況下進行測試，其測試圖形為該IP核原來的測試圖形，無需重新生成。通過邊緣 封裝單元鏈路可實現(xiàn)IP核原始輸入端口測試碼的輸入和IP核原始輸出端口測試響應(yīng)的輸 出。重復(fù)上述操作即可完成對所有IP核內(nèi)部單元的測試。本發(fā)明與現(xiàn)有技術(shù)相比較，具有如下顯而易見的優(yōu)點本發(fā)明能夠?qū)呻娐菲?br> 9上系統(tǒng)的IP核間連線進行測試，測試覆蓋的故障類型包括固零故障、固一故障、開路故 障、短路故障、延遲故障和噪聲故障；通過添加硬件結(jié)構(gòu)分解邊緣封裝單元掃描鏈以實現(xiàn) 并行測試總線的充分利用和測試時間的縮短；通過輸出型邊緣封裝單元自動生成測試矢 量，通過輸入型邊緣封裝單元捕獲測試響應(yīng)，進一步縮短測試時間；本結(jié)構(gòu)與核內(nèi)測試結(jié)構(gòu) 兼容，即片上系統(tǒng)可以根據(jù)測試控制信號來選擇同時進行核內(nèi)測試和核間測試，實現(xiàn)了較 高的靈活性以及測試資源的充分利用。使整個集成電路片上系統(tǒng)的故障覆蓋率進一步提 高。本發(fā)明電路結(jié)構(gòu)簡單、測試尋訪機制簡捷，適用于各種使用IP復(fù)用技術(shù)設(shè)計構(gòu)建的集 成電路片上系統(tǒng)。


圖1是本發(fā)明一個實施例的電路結(jié)構(gòu)方框圖。圖2是圖1示例的實現(xiàn)集成電路片上系統(tǒng)中IP核核間連線故障的測試尋訪機制 實施流程圖。圖3是圖1示例的實現(xiàn)集成電路片上系統(tǒng)中IP核故障的測試尋訪機制實施流程 圖。圖4是圖1示例電路原理圖。圖5是圖1示例中邊緣封裝單元鏈路中邊緣封裝輸出單元的電路原理圖。圖6是圖1示例中邊緣封裝輸出單元的方框符號圖。圖7是圖1示例中邊緣封裝單元鏈路中邊緣封裝輸入單元的電路原理圖。圖8是圖1示例中邊緣封裝輸入單元的方框符號圖。圖9是圖1示例中單個邊緣封裝單元鏈路的電路原理圖。圖10是圖1示例中兩個相鄰邊緣封裝單元鏈路的電路原理圖。圖11是圖1示例中IP核選擇譯碼單元的一個實施例的電路原理圖。圖12是圖1示例中IP核信號完整性選擇譯碼單元的一個實施例的電路原理圖。圖13是圖11示例中IP核選擇譯碼單元子單元的電路原理圖。圖14是圖12示例中IP核信號完整性選擇譯碼單元子單元的電路原理圖。圖15是圖6中邊緣封裝輸出單元的控制信號狀態(tài)表。圖16是圖8中邊緣封裝輸入單元的控制信號狀態(tài)表。圖17是信號完整性測試激勵表。
具體實施例方式本發(fā)明的優(yōu)先實施例結(jié)合附圖詳述如下實施例一參見圖1，本集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)由并行測試 總線1、邊緣封裝單元鏈路2、時鐘控制單元3、IP核選擇譯碼單元4與IP核連線信號完整 性選擇譯碼單元5組成，其特征在于所述并行測試總線1有一組外接測試總線信號輸入引 腳(TAMI)和一組外接測試總線信號輸出引腳(ΤΑΜ0)，而在片內(nèi)輸出連接內(nèi)部所述邊緣封 裝單元鏈路2 ；所述邊緣封裝單元鏈路2有一組外接片上系統(tǒng)功能信號輸入引腳PI或片上 系統(tǒng)功能信號輸出引腳PO和一個外接邊緣封裝單元鏈路使能信號輸入引腳WSE，而在片內(nèi) 輸出連接所述并行測試總線1 ；所述時鐘控制單元3有一個外接系統(tǒng)工作時鐘信號輸入引 腳CLK、一個外接測試使能信號輸入引腳TEN、一個外接IP核測試時鐘信號輸入引腳IPTCLK和一個外接邊緣封裝單元鏈路測試時鐘信號輸入引腳WCLK，而片內(nèi)輸出連接內(nèi)部各個IP 核和同一 IP核的所述邊緣封裝單元鏈路2 ；所述IP核選擇譯碼單元4有一組外接IP核選 擇碼信號輸入引腳IPSel和一個外接測試時鐘信號輸入引腳TCLK，而在片內(nèi)輸出連接所述 內(nèi)部時鐘控制單元3 ；所述IP核連線信號完整性選擇譯碼單元5有一組外接IP核連線信 號完整性選擇碼信號輸入引腳SISel和一個外接IP核連線信號完整性選擇使能信號輸入 引腳SIEN，而在片內(nèi)輸出連接各個IP核對應(yīng)的所述邊緣封裝單元鏈路2。
實施例二 本實施例與實施例一相同，特別之處如下參見圖1，并行測試總線1有 一組外接測試總線信號輸入引腳TAMI和一組外接測試總線信號輸出引腳ΤΑΜ0，而在片內(nèi) 輸出連接內(nèi)部所述邊緣封裝單元鏈路2 ；每一邊緣封裝單元鏈路2有一組外接片上系統(tǒng)功 能信號輸入引腳PI或片上系統(tǒng)功能信號輸出引腳PO和一個外接邊緣封裝單元鏈路使能信 號輸入引腳WSE，而在片內(nèi)輸出連接并行測試總線1 ；時鐘控制單元3有一個外接系統(tǒng)工作 時鐘信號輸入引腳CLK、一個外接測試使能信號輸入引腳TEN、一個外接IP核測試時鐘信號 輸入引腳IPTCLK和一個外接邊緣封裝單元鏈路測試時鐘信號輸入引腳WCLK，而片內(nèi)輸出 連接內(nèi)部各個IP核和同一 IP核的邊緣封裝單元鏈路2 ；IP核選擇譯碼單元4有一組外接 IP核選擇碼信號輸入引腳IPSel和一個外接測試時鐘信號輸入引腳TCLK，而在片內(nèi)輸出連 接內(nèi)部時鐘控制單元3 ；IP核連線信號完整性選擇譯碼單元5有一組外接IP核連線信號 完整性選擇碼信號輸入引腳SISel和一個外接IP核連線信號完整性選擇使能信號輸入引 腳SIEN，而在片內(nèi)輸出連接各個IP核對應(yīng)的邊緣封裝單元鏈路2。參見圖4上述的并行測 試總線1由η組測試通路組成，每一組測試通路都包括一條測試輸入通路和一條測試輸出 通路構(gòu)成，其中，每一條測試輸入通路外接一個測試訪問通道信號輸入引腳ΤΑΜΙ，每一條測 試輸出通路外接一個測試訪問通道信號輸出引腳ΤΑΜΟ，η為SOC所包含的IP核數(shù)目；在片 內(nèi)每條測試輸入通路通過m個三態(tài)門TSIiij與對應(yīng)IPi核的邊緣封裝單元鏈路2輸入端相 連，其中m代表IPi核中的掃描鏈個數(shù)，j代表該三態(tài)門TSIq的輸出連接到IPi核中的第 j條掃描鏈；每條測試輸出通路m個三態(tài)門TSOm與對應(yīng)IPi核的邊緣封裝單元鏈路2輸出 端相連，其中m代表IPi核中的掃描鏈個數(shù)，j代表IPi核中的第j條掃描鏈得輸出端連接 到該三態(tài)門TSOiij的輸入端。參見圖6、圖8、圖9和圖10，上述的邊緣封裝單元鏈路2是 由每個IP核中各個輸入型邊緣封裝單元和輸出型邊緣封裝單元組成，輸入型邊緣封裝單 元是將邊緣封裝單元中邊緣封裝單元鏈路的輸出端口連接相對應(yīng)的IP核輸入端口，輸出 型邊緣封裝單元則是將邊緣封裝單元中邊緣封裝單元鏈路的輸入端口連接IP核的輸出端 口。連接方式每一條完整的邊緣封裝單元鏈路都有一個外接測試使能信號輸入引腳TEN、 一個邊緣封裝單元使能信號WSE、一個外接邊緣封裝單元信號完整性使能信號輸入引SIipn 和一個相應(yīng)IP核測試工作時鐘信號wclk，在任意完整的邊緣封裝單元鏈路中，第一個邊緣 封裝單元有一個連接相應(yīng)并行測試總線1中輸入通道TAMI的輸入端口 wsi，在單元外輸出 連接相對應(yīng)的IP核后續(xù)一個邊緣封裝單元；后續(xù)的邊緣封裝單元有一個連接前一個邊緣 封裝單元中邊緣封裝單元鏈路輸出端口 WSO的邊緣封裝單元鏈路輸入端口 wsi，在單元外 輸出連接后續(xù)一個邊緣封裝單元；周而復(fù)始，直至本條邊緣封裝單元鏈路中最后一個邊緣 封裝單元；本條邊緣封裝單元鏈路中最后一個邊緣封裝單元有一個連接前一個邊緣封裝單 元中邊緣封裝單元鏈路輸出端口 WSO的邊緣封裝單元鏈路輸入端口(wsi)，在單元外輸出 連接相對應(yīng)的并行測試總線中的輸出通道TAMO ；在任意完整的邊緣封裝單元鏈路中，所有
11輸入型邊緣封裝單元有一個連接片上系統(tǒng)中的輸入端口 PO或者與之相連的輸出型邊緣封 裝單元的功能信號輸出端口 do的邊緣封裝單元功能信號輸入端口 di，在單元外有一輸出 do連接IP核輸入端口 ；在任意完整的邊緣封裝單元鏈路中，所有輸出型邊緣封裝單元有一 個連接IP核輸出端口的邊緣封裝單元功能信號輸入端口 di，在單元外有一輸出do連接片 上系統(tǒng)中的輸出端口 PO或與之相連的輸入型邊緣封裝單元功能信號輸入端口 di。參見圖 5，上述的輸出型邊緣封裝單元WC2由一個與門Cl、四個二選一選擇器M1、M2、M3、M4和三個 D觸發(fā)器D1、D2、D3組成。連接方式二選一數(shù)據(jù)選擇器Ml有一個邊緣封裝單元功能輸入 端口 di、一個邊緣封裝單元鏈路輸入端口 wsi和一個邊緣封裝單元鏈路掃描使能輸入端口 wse，在單元內(nèi)輸出連接D觸發(fā)器Dl的數(shù)據(jù)輸入端口 D ;D觸發(fā)器Dl有一個外接邊緣封裝單 元測試時鐘信號wclk和一個邊緣封裝單元鏈路輸出端口 wso，在單元內(nèi)部輸出連接一個二 輸入與門cl的輸入端和一個二選一選擇器M3的輸入端；二選一選擇器M3有一個外接的 邊緣封裝單元信號完整性使能信號wSI，在單元內(nèi)部輸出連接D觸發(fā)器D2的數(shù)據(jù)輸入端D ； D觸發(fā)器D2在單元內(nèi)部正相輸出Q連接二選一選擇器M2的一個輸入端，反相輸出連接二 選一選擇器M3的一個輸入端；二選一選擇器M2有一個外接邊緣封裝單元功能輸入端口 di 和一個邊緣封裝單元測試使能輸入端口 wten，在單元外部輸出連接邊緣封裝單元功能輸出 端口 do ；二輸入與門cl有一個外接的邊緣封裝單元信號完整性使能信號wSI，在單元內(nèi)部 輸出連接二選一選擇器M4的輸入端；D觸發(fā)器D3有一個外接邊緣封裝單元測試時鐘輸入 端口 wclk和一個來自其反相輸出端口的數(shù)據(jù)輸入端口，在單元內(nèi)部連接二選一選擇器M4 的輸入端口 ；二選一選擇器M4有一個外接邊緣封裝單元測試時鐘輸入端口 wclk，在單元內(nèi) 部輸出連接D觸發(fā)器D2的時鐘輸入端。參見圖7，上述的輸入型邊緣封裝單元(WCl)由一 個二輸入與門c2、一個二輸入異或門Cl、五個二選一選擇器Ml、M2、M3、M4、M5和兩個D觸 發(fā)器DI、D2組成。連接方式二選一選擇器有一個邊緣封裝單元功能輸入端口 di和一個 邊緣封裝單元信號完整性使能信號wSI，在單元內(nèi)部輸出連接二選一選擇器M2的輸入端； 二選一選擇器M2有一個邊緣封裝單元鏈路輸入端口 wsi，在單元內(nèi)部輸出連接到D觸發(fā)器 D2數(shù)據(jù)輸入端口 D ;D觸發(fā)器D2有一個外接邊緣封裝單元測試時鐘信號輸入端口 wclk和 一個邊緣封裝單元鏈路輸出端口 do ；二選一選擇器M3有一個邊緣封裝單元功能輸入端口 di和一個一個邊緣封裝單元鏈路輸出端口 wso，在單元外部連接邊緣封裝單元功能輸出端 口 do ；二選一選擇器M4有一個邊緣封裝單元功能輸入端口 di，在單元內(nèi)部輸出連接一個二 選一選擇器M5輸入端；二選一選擇器M5有一個邊緣封裝單元功能輸入端口 di，在單元內(nèi) 部輸出連接到D觸發(fā)器Dl數(shù)據(jù)輸入端口 D和二輸入異或門cl的輸入端口 ；D觸發(fā)器Dl有 一個外接邊緣封裝單元測試時鐘信號輸入端口 wclk，在單元內(nèi)部輸出連接到二輸入異或門 cl的輸入端口 ；二輸入異或門cl在單元內(nèi)部輸出連接到二輸入與門c2的輸入端口 ；二輸 入與門c2有一個外接邊緣封裝單元測試時鐘信號wclk輸入端口的反相輸入，在單元內(nèi)部 輸出連接到二選一選擇器Ml和M4的輸入端口。參見圖4，上述的時鐘控制單元3由一個 非門El和3η個二輸入與門組成，其中，η為片上系統(tǒng)中所含IP核的個數(shù)。連接方式非門 El有一個連接測試使能信號的輸入端口 TEN，在單元內(nèi)輸出連接二輸入與門Cnl的一個輸入 端；每一個二輸入與門Cnl有一個連接外接系統(tǒng)工作時鐘信號CLK，在單元外輸出連接所對 應(yīng)IPn核工作時鐘輸入端Clk ；每一個二輸入與門Cn2有一個連接IP核選擇譯碼單4元中的 IP核選擇信號輸出端口的輸入端Sipn和一個連接外接IP核測試時鐘信號的輸入端IPTCLK，在單元外輸出連接所對應(yīng)IPn核測試時鐘信號輸入端T-clk ；每一個二輸入與門Cn3有一個 連接IP核選擇譯碼單元4中的IP核選擇信號輸出端口的輸入端Sipn和一個連接邊緣封裝 單元鏈路測試時鐘信號的輸入端WCLK，在單元外輸出連接邊緣封裝單元鏈路2。參見圖11， 上述的IP核選擇譯碼單元4是一種選擇待測IP核的選擇信號譯碼電路結(jié)構(gòu)。連接方式 IP核選擇譯碼單元4有一個外接測試使能信號的輸入端口 TEN和一個外接測試時鐘信號 的輸入端口 TCLK ；當(dāng)片上系統(tǒng)中有η個IP核時，完整的IP核選擇譯碼單元是由η個IP核 選擇譯碼單元子單元組成；第一個IP核選擇譯碼單元子單元有一個外接IP核選擇碼信號 的輸入端口 IPSel，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和時鐘控制單元3 ； 后續(xù)的IP核選擇譯碼單元子單元有一個連接前一個IP核選擇譯碼單元子單元輸出端的 輸入信號，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和時鐘控制單元3 ；周而復(fù) 始，直至IP核選擇譯碼單元中的最后一個IP核選擇譯碼單元子單元。參見圖13，上述的 IP核選擇譯碼單元子單元由兩個D觸發(fā)器Dl、D2組成。連接方式D觸發(fā)器Dl有一個外 接測試時鐘信號的輸入端口 TCLK和一個來自第i-Ι個IP核選擇譯碼單元輸出端的輸入端 口 SelIPIh (如是第一個IP核選擇譯碼單元子單元，則為外接IP核選擇碼信號的輸入端口 SISel)，在單元內(nèi)輸出連接D觸發(fā)器D2的數(shù)據(jù)輸入端口 D，在單元外輸出SelIPIi連接后續(xù) 的第i個IP核選擇譯碼單元；D觸發(fā)器D2有一個外接測試使能信號的輸入端口 TEN，在單 元外輸出Sipi連接時鐘控制單元3。參見圖12，上述的IP核信號完整性選擇譯碼單元5是 一種選擇待測IP核是否進行信號完整性測試的選擇信號譯碼電路結(jié)構(gòu)。連接方式IP核 信號完整性選擇譯碼單元5有一個外接測試使能信號的輸入端口 TEN和一個外接測試時鐘 信號的輸入端口 TCLK ；當(dāng)片上系統(tǒng)中有η個IP核時，電路由η個IP核信號完整性選擇譯 碼單元子單元組成；第一個IP核信號完整性選擇譯碼單元子單元有一個外接IP核連線信 號完整性選擇碼信號的輸入端口 SISel，在單元外輸出連接后續(xù)的IP核信號完整性選擇譯 碼單元子單元和邊緣封裝單元鏈路單元2 ；后續(xù)的IP核信號完整性選擇譯碼單元子單元有 一個連接前一個IP核信號完整性選擇譯碼單元子單元輸出端的輸入信號，在單元外輸出 連接后續(xù)的IP核信號完整性選擇譯碼單元子單元和邊緣封裝單元鏈路單元2 ；周而復(fù)始， 直至IP核選擇譯碼單元中的最后一個IP核信號完整性選擇譯碼單元子單元。參見圖14， 上述的IP核信號完整性選擇譯碼單元子單元由兩個D觸發(fā)器D1、D2組成。連接方式D觸 發(fā)器Dl有一個外接測試時鐘信號的輸入端口 TCLK和一個來自前一個IP核信號完整性選 擇譯碼單元子單元(既第i_l個)輸出端的輸入端口 SISelIPH (如是第一個IP核信號完 整性選擇譯碼單元子單元，則為外接IP核連線信號完整性選擇碼信號的輸入端口 SISel)， 在單元內(nèi)輸出SISelIPi連接另一個D觸發(fā)器D2的數(shù)據(jù)輸入端D，在單元外輸出連接后續(xù)的 第i+Ι個IP核信號完整性選擇譯碼單元子單元；D觸發(fā)器D2有一個外接測試使能信號的 輸入端口 TEN，在單元外輸出SIipi連接邊緣封裝單元鏈路單元2。 實施例三本集成電路片上系統(tǒng)核間連線故障的測試方法是參見圖2，上述的IP 核核間連線故障的測試尋訪機制6在TEN = 1時，開始工作。每個IP核邊緣封裝單元鏈路 2都與并行測試總線1相連。首先配置IP核選擇信號SelectIPi以及IP核信號完整性選 擇信號SISelHV根據(jù)IP核選擇譯碼單元5產(chǎn)生的IP核選擇信號，在選中某一 IPi核的 同時，也選中相應(yīng)的邊緣封裝單元鏈路3i，并與時鐘控制單元4 一起作用。此時，首先可通 過并行測試總線1的TAMI端口對該邊緣封裝單元鏈路2i加入相應(yīng)的IP核核間連線故障測
13試碼，并將此測試碼移位至邊緣封裝單元鏈路2i的最后一個邊緣封裝單元；若IP核信號 完整性選擇信號SISelIPi為1，則進行核間連線的信號完整性測試，啟動激勵核邊緣封裝輸 出單元WC2的測試碼自動生成功能以及響應(yīng)核邊緣封裝輸出單元WCl的信號完整性捕獲功 能，否則進行普通的核間連線測試；其次，選中響應(yīng)核IPi+1核的邊緣封裝單元鏈路2i+1，將 IPi核邊緣封裝單元鏈路通過互連線傳送來得信號移位至并行測試總線1的TAMO端口 ； 最后，對從TAMO端口獲得的數(shù)據(jù)進行分析，判斷IPi核至其響應(yīng)核IPi+1核傳輸方向的連線 故障情況。這樣就完成了 IPi核與IPi+1核的連線故障測試。重復(fù)上述過程，即可完成全部 IP核核間連線故障的測試。上述的IP核核間連線故障的測試碼如圖17所示，共包含32種 基本碼型。碼型分為4組，圖17的第一列表示每組的種子。A表示侵?jǐn)_線，V表示受害線。 測試碼的位數(shù)等于IP核選擇譯碼單元5所選中IP核的輸入輸出端口數(shù)。
參見圖3，上述的IP核內(nèi)故障測試尋訪機制7在TEN = 1時，開始工作。該機制通 過并行測試總線1，并行連接不同IP核的邊緣封裝單元2。根據(jù)IP核選擇譯碼單元產(chǎn)生4 的IP核選擇信號，選中相應(yīng)的IP核，并與時鐘控制單元一起作用為測試提供邊緣封裝單元 的測試時鐘以及IP核內(nèi)部測試試時鐘，進而使被選中的一個或幾個IP核可以同時使用并 行測試總線和測試時鐘的情況下進行測試，其測試圖形為該IP核原來的測試圖形，無需重 新生成。通過邊緣封裝單元鏈路2可實現(xiàn)IP核原始輸入端口測試碼的輸入和IP核原始輸 出端口測試響應(yīng)的輸出。重復(fù)上述操作即可完成對所有IP核內(nèi)部單元的測試。
權(quán)利要求
一種集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，由并行測試總線(1)、邊緣封裝單元鏈路(2)、時鐘控制單元(3)、IP核選擇譯碼單元(4)與IP核連線信號完整性選擇譯碼單元(5)組成，其特征在于所述并行測試總線(1)有一組外接測試總線信號輸入引腳(TAMI)和一組外接測試總線信號輸出引腳(TAMO)，而在片內(nèi)輸出連接內(nèi)部所述邊緣封裝單元鏈路(2)；所述邊緣封裝單元鏈路(2)有一組外接片上系統(tǒng)功能信號輸入引腳(PI)或片上系統(tǒng)功能信號輸出引腳(PO)和一個外接邊緣封裝單元鏈路使能信號輸入引腳(WSE)，而在片內(nèi)輸出連接所述并行測試總線(1)；所述時鐘控制單元(3)有一個外接系統(tǒng)工作時鐘信號輸入引腳(CLK)、一個外接測試使能信號輸入引腳(TEN)、一個外接IP核測試時鐘信號輸入引腳(IPTCLK)和一個外接邊緣封裝單元鏈路測試時鐘信號輸入引腳(WCLK)，而片內(nèi)輸出連接內(nèi)部各個IP核和同一IP核的所述邊緣封裝單元鏈路(2)；所述IP核選擇譯碼單元(4)有一組外接IP核選擇碼信號輸入引腳(IPSel)和一個外接測試時鐘信號輸入引腳(TCLK)，而在片內(nèi)輸出連接所述內(nèi)部時鐘控制單元(3)；所述IP核連線信號完整性選擇譯碼單元(5)有一組外接IP核連線信號完整性選擇碼信號輸入引腳(SISel)和一個外接IP核連線信號完整性選擇使能信號輸入引腳(SIEN)，而在片內(nèi)輸出連接各個IP核對應(yīng)的所述邊緣封裝單元鏈路(2)。
2.根據(jù)權(quán)利要求1所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于所 述的并行測試總線(1)由η組測試通路組成，每一組測試通路都包括一條測試輸入通路和 一條測試輸出通路構(gòu)成，其中，每一條測試輸入通路外接一個測試訪問通道信號輸入引腳 (TAMI)，每一條測試輸出通路外接一個測試訪問通道信號輸出引腳(TAMO)，η為集成電路 片上系統(tǒng)所包含的IP核數(shù)目；在片內(nèi)每條測試輸入通路通過m個三態(tài)門(TSIiij)與對應(yīng)IPi 核(第i個待測IP核)的邊緣封裝單元鏈路(2)輸入端相連，其中m代表IPi核中的掃描 鏈個數(shù)，j代表該三態(tài)門(TSIiij)的輸出連接到IPi核中的第j條掃描鏈；每條測試輸出通 路m個三態(tài)門(TSIu)與對應(yīng)鞏核的邊緣封裝單元鏈路⑵輸出端相連，其中m代表IPi 核中的掃描鏈個數(shù)，j代表IPdS中的第j條掃描鏈得輸出端連接到該三態(tài)門(TSIm)的輸 入端。
3.根據(jù)權(quán)利要求1所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于 所述的邊緣封裝單元鏈路(2)是由每個IP核中各個輸入型邊緣封裝單元和輸出型邊緣封 裝單元組成，輸入型邊緣封裝單元是將邊緣封裝單元中邊緣封裝單元鏈路的輸出端口連接 相對應(yīng)的IP核輸入端口，輸出型邊緣封裝單元則是將邊緣封裝單元中邊緣封裝單元鏈路 的輸入端口連接IP核的輸出端口 ；連接方式每一條完整的邊緣封裝單元鏈路都有一個外 接測試使能信號輸入引腳(TEN)、一個邊緣封裝單元使能信號(WSE)、一個外接邊緣封裝單 元信號完整性使能信號輸入引(SIipn)和一個相應(yīng)IP核測試工作時鐘信號(wclk)，在任意 完整的邊緣封裝單元鏈路中，第一個邊緣封裝單元有一個連接相應(yīng)并行測試總線1中輸入 通道(TAMI)的輸入端口(wsi)，在單元外輸出連接相對應(yīng)的IP核后續(xù)一個邊緣封裝單元; 后續(xù)的邊緣封裝單元有一個連接前一個邊緣封裝單元中邊緣封裝單元鏈路輸出端口(WSO) 的邊緣封裝單元鏈路輸入端口(wsi)，在單元外輸出連接后續(xù)一個邊緣封裝單元；周而復(fù) 始，直至本條邊緣封裝單元鏈路中最后一個邊緣封裝單元；本條邊緣封裝單元鏈路中最后 一個邊緣封裝單元有一個連接前一個邊緣封裝單元中邊緣封裝單元鏈路輸出端口(WSO) 的邊緣封裝單元鏈路輸入端口(wsi)，在單元外輸出連接相對應(yīng)的并行測試總線中的輸出通道(TAMO)；在任意完整的邊緣封裝單元鏈路中，所有輸入型邊緣封裝單元有一個連接片 上系統(tǒng)中的輸入端口(PO)或者與之相連的輸出型邊緣封裝單元的功能信號輸出端口(do) 的邊緣封裝單元功能信號輸入端口(di)，在單元外有一輸出(do)連接IP核輸入端口 ；在 任意完整的邊緣封裝單元鏈路中，所有輸出型邊緣封裝單元有一個連接IP核輸出端口的 邊緣封裝單元功能信號輸入端口(di)，在單元外有一輸出(do)連接片上系統(tǒng)中的輸出端 口(PO)或與之相連的輸入型邊緣封裝單元功能信號輸入端口(di)。
4.根據(jù)權(quán)利要求3所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于所 述的輸出型邊緣封裝單元(WC2)由一個與門(Cl)、四個二選一選擇器(M1、M2、M3、M4)和三 個D觸發(fā)器(DI、D2、D3)組成；連接方式二選一數(shù)據(jù)選擇器(Ml)有一個邊緣封裝單元功 能輸入端口(di)、一個邊緣封裝單元鏈路輸入端口(wsi)和一個邊緣封裝單元鏈路掃描使 能輸入端口(wse)，在單元內(nèi)輸出連接D觸發(fā)器(Dl)的數(shù)據(jù)輸入端口(D) ；D觸發(fā)器(Dl)有 一個外接邊緣封裝單元測試時鐘信號(WClk)和一個邊緣封裝單元鏈路輸出端口(WSO)，在 單元內(nèi)部輸出連接一個二輸入與門(cl)的輸入端和一個二選一選擇器(M3)的輸入端；二 選一選擇器(M3)有一個外接的邊緣封裝單元信號完整性使能信號(wSI)，在單元內(nèi)部輸出 連接D觸發(fā)器(D2)的數(shù)據(jù)輸入端(D) ；D觸發(fā)器(D2)在單元內(nèi)部正相輸出(Q)連接二選一 選擇器(M2)的一個輸入端，反相輸出連接二選一選擇器(M3)的一個輸入端；二選一選擇器 (M2)有一個外接邊緣封裝單元功能輸入端口(di)和一個邊緣封裝單元測試使能輸入端口 (wten)，在單元外部輸出連接邊緣封裝單元功能輸出端口(do) ；二輸入與門(cl)有一個外 接的邊緣封裝單元信號完整性使能信號(《Si)，在單元內(nèi)部輸出連接二選一選擇器(M4)的 輸入端；D觸發(fā)器(D3)有一個外接邊緣封裝單元測試時鐘輸入端口(wclk)和一個來自其 反相輸出端口的數(shù)據(jù)輸入端口，在單元內(nèi)部連接二選一選擇器(M4)的輸入端口 ；二選一選 擇器(M4)有一個外接邊緣封裝單元測試時鐘輸入端口(wclk)，在單元內(nèi)部輸出連接D觸發(fā) 器(D2)的時鐘輸入端。
5.根據(jù)權(quán)利要求3所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于所 述的輸入型邊緣封裝單元(WCl)由一個二輸入與門(C2)、一個二輸入異或門(Cl)、五個二 選一選擇器(M1、M2、M3、M4、M5)和兩個D觸發(fā)器(D1、D2)組成。連接方式二選一選擇器 (Ml)有一個邊緣封裝單元功能輸入端口(di)和一個邊緣封裝單元信號完整性使能信號 (wSI)，在單元內(nèi)部輸出連接二選一選擇器(M2)的輸入端；二選一選擇器(M2)有一個邊緣 封裝單元鏈路輸入端口(wsi)，在單元內(nèi)部輸出連接到D觸發(fā)器(D2)數(shù)據(jù)輸入端口(D) ；D 觸發(fā)器(D2)有一個外接邊緣封裝單元測試時鐘信號輸入端口(wclk)和一個邊緣封裝單元 鏈路輸出端口(do) ；二選一選擇器(M3)有一個邊緣封裝單元功能輸入端口(di)和一個一 個邊緣封裝單元鏈路輸出端口(WSO)，在單元外部連接邊緣封裝單元功能輸出端口(do)； 二選一選擇器(M4)有一個邊緣封裝單元功能輸入端口(di)，在單元內(nèi)部輸出連接一個二 選一選擇器(M5)輸入端；二選一選擇器(M5)有一個邊緣封裝單元功能輸入端口(di)，在 單元內(nèi)部輸出連接到D觸發(fā)器(Dl)數(shù)據(jù)輸入端口(D)和二輸入異或門(cl)的輸入端口 ； D觸發(fā)器(Dl)有一個外接邊緣封裝單元測試時鐘信號輸入端口(wclk)，在單元內(nèi)部輸出連 接到二輸入異或門(cl)的輸入端口 ；二輸入異或門(cl)在單元內(nèi)部輸出連接到二輸入與 門(c2)的輸入端口 ；二輸入與門(c2)有一個外接邊緣封裝單元測試時鐘信號(wclk)輸入 端口的反相輸入，在單元內(nèi)部輸出連接到二選一選擇器(Ml)和(M4)的輸入端口。
6.根據(jù)權(quán)利要求1所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于所 述的時鐘控制單元(3)由一個非門(El)和3η個二輸入與門組成，其中，η為片上系統(tǒng)中 所含IP核的個數(shù)；連接方式非門(El)有一個連接測試使能信號的輸入端口(TEN)，在單 元內(nèi)輸出連接二輸入與門(Cnl)的一個輸入端；每一個二輸入與門(Cnl)有一個連接外接系 統(tǒng)工作時鐘信號(CLK)，在單元外輸出連接所對應(yīng)IPn核工作時鐘輸入端(Clk)；每一個二 輸入與門(Cn2)有一個連接IP核選擇譯碼單元(4)中的IP核選擇信號輸出端口的輸入端 (Sipn)和一個連接外接IP核測試時鐘信號的輸入端(IPTCLK)，在單元外輸出連接所對應(yīng)IPn核測試時鐘信號輸入端(T-clk)；每一個二輸入與門(Cn3)有一個連接 IP核選擇譯碼單元(4)中的IP核選擇信號輸出端口的輸入端(Sipn)和一個連接邊緣封裝 單元鏈路測試時鐘信號的輸入端(WCLK)，在單元外輸出連接邊緣封裝單元鏈路(2)。
7.根據(jù)權(quán)利要求1所述的集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)，其特征在于所 述的IP核選擇譯碼單元(4)是一種選擇待測IP核的選擇信號譯碼電路結(jié)構(gòu)。連接方式 IP核選擇譯碼單元⑷有一個外接測試使能信號的輸入端口(TEN)和一個外接測試時鐘信 號的輸入端口(TCLK)；當(dāng)片上系統(tǒng)中有η個IP核時，完整的IP核選擇譯碼單元是由η個 IP核選擇譯碼單元子單元組成；第一個IP核選擇譯碼單元子單元有一個外接IP核選擇碼 信號的輸入端口 IPSel，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和時鐘控制單 元3 ；后續(xù)的IP核選擇譯碼單元子單元有一個連接前一個IP核選擇譯碼單元子單元輸出 端的輸入信號，在單元外輸出連接后續(xù)的IP核選擇譯碼單元子單元和時鐘控制單元(3)； 周而復(fù)始，直至IP核選擇譯碼單元中的最后一個IP核選擇譯碼單元子單元。
8.一種采用權(quán)利要求7所述測試系統(tǒng)的集成電路片上系統(tǒng)核間連線故障的測試方法， 采用根據(jù)權(quán)利要求7所述測試系統(tǒng)的集成電路片上系統(tǒng)核間連線故障的測試方法進行故 障測試，其特征在于所述的IP核選擇譯碼單元子單元由兩個D觸發(fā)器(D1、D2)組成。連接 方式D觸發(fā)器(Dl)有一個外接測試時鐘信號的輸入端口(TCLK)和一個來自第i-Ι個IP 核選擇譯碼單元子單元輸出端的輸入端口(SelIPlH)，如是第一個IP核選擇譯碼單元子 單元，則為外接IP核選擇碼信號的輸入端口 SISel ；在單元內(nèi)輸出連接D觸發(fā)器(D2)的數(shù) 據(jù)輸入端口(D)，在單元外輸出(SelIPIi)連接后續(xù)的第i+Ι個IP核選擇譯碼單元子單元； D觸發(fā)器(D2)有一個外接測試使能信號的輸入端口(TEN)，在單元外輸出(Sipi)連接時鐘 控制單元(3)。
9.根據(jù)權(quán)利要求8所述的集成電路片上系統(tǒng)核間連線故障的測試方法，其特征在于所 述的IP核信號完整性選擇譯碼單元(5)是一種選擇待測IP核是否進行信號完整性測試的 選擇信號譯碼電路結(jié)構(gòu)；連接方式IP核信號完整性選擇譯碼單元(5)有一個外接測試使 能信號的輸入端口(TEN)和一個外接測試時鐘信號的輸入端口(TCLK)；當(dāng)片上系統(tǒng)中有η 個IP核時，電路由η個IP核信號完整性選擇譯碼單元子單元組成；第一個IP核信號完整 性選擇譯碼單元子單元有一個外接IP核連線信號完整性選擇碼信號的輸入端口(SISel)， 在單元外輸出連接后續(xù)的IP核信號完整性選擇譯碼單元子單元和邊緣封裝單元鏈路單元 (2)；后續(xù)的IP核信號完整性選擇譯碼單元子單元有一個連接前一個IP核信號完整性選擇 譯碼單元子單元輸出端的輸入信號，在單元外輸出連接后續(xù)的IP核信號完整性選擇譯碼 單元子單元和邊緣封裝單元鏈路單元(2)；周而復(fù)始，直至IP核選擇譯碼單元中的最后一 個IP核信號完整性選擇譯碼單元子單元
10.根據(jù)權(quán)利要求9所述的集成電路片上系統(tǒng)核間連線故障的測試方法，其特征在于 所述的IP核信號完整性選擇譯碼單元子單元由兩個D觸發(fā)器(D1、D2)組成。連接方式D 觸發(fā)器(Dl)有一個外接測試時鐘信號的輸入端口(TCLK)和一個來自前一個IP核信號完 整性選擇譯碼單元子單元(既第i-Ι個)輸出端的輸入端口(SISeinV1),如是第一個IP 核信號完整性選擇譯碼單元子單元，則為外接IP核連線信號完整性選擇碼信號的輸入端 口 SISel，在單元內(nèi)輸出SISelIPi連接另一個D觸發(fā)器(D2)的數(shù)據(jù)輸入端(D)，在單元外輸 出連接后續(xù)的第i+Ι個IP核信號完整性選擇譯碼單元子單元；D觸發(fā)器(D2)有一個外接 測試使能信號的輸入端口(TEN)，在單元外輸出(SIm)連接邊緣封裝單元鏈路單元(2)。
11.根據(jù)權(quán)利要求8所述集成電路片上系統(tǒng)核間連線故障的測試方法，其特征在于所 述的測試尋訪機制部分由IP核間連線故障測試尋訪機制(6)和IP核內(nèi)故障測試尋訪機制 (7)組成。
12.根據(jù)權(quán)利要求11所述的集成電路片上系統(tǒng)核間連線故障的測試方法，其特征在于 所述的IP核核間連線故障的測試尋訪機制中，每個IP核邊緣封裝單元鏈路都與并行測試 總線相連；根據(jù)IP核選擇譯碼單元產(chǎn)生的IP核選擇信號，選中某一 IPi核以及與其相連的 IP核的同時，也選中相應(yīng)的邊緣封裝單元鏈路，并與時鐘控制單元一起作用。此時，首先可 通過并行測試總線的(TAMI)端口對該邊緣封裝單元鏈路(2)加入相應(yīng)的IP核核間連線故 障測試碼，并將此測試碼移位至邊緣封裝單元鏈路的最后一個邊緣封裝單元；同時，選中與 IPi相連的其他IP核的邊緣封裝單元鏈路，獲取IPi核邊緣封裝單元鏈路通過互連線傳送 來得信號并將其移位至并行測試總線的(TAMO)端口 ；最后，對從(TAMO)端口獲得的數(shù)據(jù)進 行分析，判斷IPi核至其他IP核傳輸方向的連線故障情況。重復(fù)上述過程，完成全部IP核 核間連線故障的測試。
13.根據(jù)權(quán)利要求11所述的集成電路片上系統(tǒng)核間連線故障的測試方法，其特征在于 所述的IP核內(nèi)故障的測試尋訪機制中，通過并行測試總線，并行連接不同IP核的邊緣封裝 單元；根據(jù)IP核選擇譯碼單元產(chǎn)生的IP核選擇信號，選中相應(yīng)的IP核，并與時鐘控制單元 一起作用，進而使被選中的一個或幾個IP核可以同時使用并行測試總線和測試時鐘的情 況下進行測試，其測試圖形為該IP核原來的測試圖形，無需重新生成。通過邊緣封裝單元 鏈路可實現(xiàn)IP核原始輸入端口測試碼的輸入和IP核原始輸出端口測試響應(yīng)的輸出；重復(fù) 上述操作即可完成對所有IP核內(nèi)部單元的測試。
全文摘要
本發(fā)明涉及一種集成電路片上系統(tǒng)核間連線故障的測試系統(tǒng)和方法。本系統(tǒng)包含有為完善集成電路片上系統(tǒng)中IP核間連線故障測試和IP核內(nèi)故障測試而增加的電路結(jié)構(gòu)和基于此電路結(jié)構(gòu)運行的測試尋訪機制。本發(fā)明能夠?qū)呻娐菲舷到y(tǒng)的IP核間連線進行測試，測試覆蓋的故障類型包括固零故障、固一故障、開路故障、短路故障、延遲故障和噪聲故障；通過添加硬件結(jié)構(gòu)分解邊緣封裝單元掃描鏈以實現(xiàn)并行測試總線的充分利用和測試時間的縮短；通過輸出型邊緣封裝單元自動生成測試矢量，通過輸入型邊緣封裝單元捕獲測試響應(yīng)，進一步縮短測試時間；本結(jié)構(gòu)與核內(nèi)測試結(jié)構(gòu)兼容，實現(xiàn)了較高的靈活性以及測試資源的充分利用，使整個集成電路片上系統(tǒng)的故障覆蓋率進一步提高。本發(fā)明電路結(jié)構(gòu)簡單、測試尋訪機制簡捷，適用于各種使用IP復(fù)用技術(shù)設(shè)計構(gòu)建的集成電路片上系統(tǒng)。
文檔編號G01R31/02GK101923133SQ20101002311
公開日2010年12月22日 申請日期2010年1月21日 優(yōu)先權(quán)日2010年1月21日
發(fā)明者丁夢玲, 張冬, 張金藝, 施慧, 李嬌, 楊曉冬, 翁寒一, 蔡萬林, 黃徐輝 申請人:上海大學(xué)