專(zhuān)利名稱(chēng)：用于jtag測(cè)試的器件和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于JTAG測(cè)試的器件和方法，具體地說(shuō)，涉及用于對(duì)在其一部分中具有不支持JTAG測(cè)試的端子的半導(dǎo)體器件進(jìn)行JTAG測(cè)試的器件和方法。
背景技術(shù)：
JTAG(聯(lián)合測(cè)試行動(dòng)組)測(cè)試是一種順序掃描半導(dǎo)體器件(集成電路)的所有外部輸入/輸出管腳，輸入/輸出測(cè)試數(shù)據(jù)并對(duì)半導(dǎo)體器件的內(nèi)部功能以及所實(shí)現(xiàn)的印刷電路板進(jìn)行測(cè)試的方法。因此，這種測(cè)試已經(jīng)變?yōu)橐环N標(biāo)準(zhǔn)規(guī)范。在“Fundamentals and Applications of JTAG Test”(JTAG測(cè)試的原理和應(yīng)用)(Kazumi Sakamaki，CQ出版公司)中描述了JTAG測(cè)試的詳細(xì)解釋。
近來(lái)，支持JTAG測(cè)試的半導(dǎo)體器件的數(shù)量逐步增加，以便在半導(dǎo)體器件被安裝在印刷電路板上時(shí)執(zhí)行連接測(cè)試、印刷電路板的調(diào)試、可寫(xiě)ROM的程序等等。然而，還有一些半導(dǎo)體器件中用于輸入/輸出高速信號(hào)的端子不支持JTAG測(cè)試。
圖1A示出了這樣一種傳統(tǒng)示例。在圖1A中，省略了電源和GND端子，并且邊界掃描觸發(fā)器(FF)2被插入到除了高速信號(hào)端子3之外的所有信號(hào)端子1中。用于控制JTAG測(cè)試的測(cè)試接入端口(TAP)控制器40被安裝在器件100上。
圖1B示出了測(cè)試接入端口(TAP)，其被安裝在支持JTAG的半導(dǎo)體器件上，并且通過(guò)從外部訪(fǎng)問(wèn)半導(dǎo)體器件中的電路模塊來(lái)執(zhí)行JTAG測(cè)試。數(shù)據(jù)寄存器42對(duì)應(yīng)于圖1A中所述的邊界掃描FF。圖1A中所述的TAP控制器40包括圖1B中所有部件中除了數(shù)據(jù)寄存器42之外的TAP控制單元41、旁路寄存器43、命令寄存器44、復(fù)用器45和46。端子包括測(cè)試數(shù)據(jù)輸入TDI、測(cè)試數(shù)據(jù)輸出TDO以及作為控制端子的測(cè)試復(fù)位TRST、測(cè)試模式選擇TMS和測(cè)試時(shí)鐘TCK。
器件100的端子的AC特性是關(guān)于在制造中彼此不相關(guān)的器件之間的數(shù)據(jù)傳輸?shù)臉?biāo)準(zhǔn)。因?yàn)樵跁r(shí)鐘周期相同的情況下，設(shè)置(setup)等變得比在器件中的更加困難，所以存在這樣的問(wèn)題如果邊界掃描FF被插入到端子3中，則高速信號(hào)端子3不能滿(mǎn)足端子3的AC定時(shí)。
因此，邊界掃描FF被插入到除了用于輸入/輸出高速信號(hào)的端子之外的端子中，以構(gòu)成一個(gè)鏈。例如，用于輸入/輸出高速信號(hào)的端子包括使用SSTL 2(這是高速I(mǎi)/O端子)等的存儲(chǔ)器端子、用于串行輸入/輸出數(shù)據(jù)的端子等。如果數(shù)據(jù)被串行輸入/輸出，則數(shù)據(jù)應(yīng)當(dāng)以比內(nèi)部邏輯更快的速率被輸入/輸出。
在“Fundamentals and Applications of JTAG Test”中，描述了在印刷電路板上包括不支持JTAG測(cè)試的器件的情形中的JTAG測(cè)試方法。圖2中解釋了該方法。
雖然在印刷電路板上出現(xiàn)了不支持JTAG測(cè)試的器件300，但是如果該器件的內(nèi)部邏輯被指定，則通過(guò)將不支持JTAG測(cè)試的器件300夾在支持JTAG測(cè)試的器件210和220之間，可以進(jìn)行JTAG測(cè)試。

發(fā)明內(nèi)容
考慮到上述問(wèn)題，做出了本發(fā)明。要解決的一個(gè)問(wèn)題是使得能夠?qū)Πㄔ谄湟徊糠种芯哂胁恢С諮TAG測(cè)試的輸入/輸出端子的半導(dǎo)體器件在內(nèi)的印刷電路板進(jìn)行JTAG測(cè)試。為了達(dá)到上述目的，在涉及本發(fā)明的半導(dǎo)體器件中包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；和用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路，在內(nèi)部電路和高速輸入/輸出電路之間提供了邊界掃描觸發(fā)器。
為了達(dá)到上述目的，在涉及本發(fā)明的半導(dǎo)體器件中包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；和用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路，在內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器。另外，由支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和插入的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈?zhǔn)沁m當(dāng)?shù)摹?br> 為了達(dá)到上述目的，在涉及本發(fā)明的半導(dǎo)體器件中包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；和用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路，第一控制器，其包括內(nèi)部電路和高速輸入/輸出電路之間插入的邊界掃描觸發(fā)器；用于支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器以及用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子，和第二控制器，其包括用于所插入的邊界掃描觸發(fā)器以及用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；和用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子。另外，第一控制器的數(shù)據(jù)輸出端子和第二控制器的數(shù)據(jù)輸入端子被連接在一起或者第一控制器的數(shù)據(jù)輸入端子和第二控制器的數(shù)據(jù)輸出端子被連接在一起是適當(dāng)?shù)摹?br> 為了達(dá)到上述目的，在涉及本發(fā)明的印刷電路板的測(cè)試方法中，電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和被插入到內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器，在第一半導(dǎo)體器件中，利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所插入的邊界掃描觸發(fā)器來(lái)形成一個(gè)用于邊界掃描的鏈，和第二半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和被插入到內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器，其中，利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所插入的邊界掃描觸發(fā)器形成用于邊界掃描的鏈。在對(duì)電路板上第一半導(dǎo)體器件的用于高速接口的外部端子與第二半導(dǎo)體器件的用于高速接口的外部端子經(jīng)由信號(hào)傳輸線(xiàn)連接在一起的電路板進(jìn)行測(cè)試的方法中，通過(guò)將第一半導(dǎo)體器件的內(nèi)部電路和第二半導(dǎo)體器件的內(nèi)部電路假設(shè)為虛擬的支持JTAG測(cè)試的器件，并將第一半導(dǎo)體器件的高速輸入/輸出電路和用于高速接口的外部端子、第二半導(dǎo)體器件的高速輸入/輸出電路和用于高速接口的外部端子、以及包括信號(hào)傳輸線(xiàn)在內(nèi)的部分假設(shè)為虛擬的不支持JTAG測(cè)試的器件，來(lái)進(jìn)行JTAG測(cè)試。
為了達(dá)到上述目的，在涉及本發(fā)明的印刷電路板的測(cè)試方法中，電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；被插入到內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器；和選擇器，在第一半導(dǎo)體器件中，選擇器能夠選擇是利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所插入的邊界掃描觸發(fā)器還是僅僅利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈；和第二半導(dǎo)體器件，包括經(jīng)由信號(hào)傳輸線(xiàn)與第一半導(dǎo)體器件的用于高速接口的外部端子相連接的用于高速接口的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和支持JTAG測(cè)試的外部端子。在該測(cè)試方法中，如果在第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器，則在第一半導(dǎo)體器件中，選擇器選擇利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所插入的邊界掃描觸發(fā)器來(lái)準(zhǔn)備用于邊界掃描的鏈；或者如果在第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間沒(méi)有插入邊界掃描觸發(fā)器，則在第一半導(dǎo)體器件中，選擇器選擇僅僅利用支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈，通過(guò)上述方式來(lái)進(jìn)行JTAG測(cè)試。
為了達(dá)到上述目的，在涉及本發(fā)明的印刷電路板的測(cè)試方法中，電路板安裝有第一半導(dǎo)體器件，包括
第一控制器，其具有用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；被插入到內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器；用于支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子；用于在數(shù)據(jù)輸入端子和數(shù)據(jù)輸出端子之間短路的旁路寄存器；以及選擇單元；和第二控制器，包括被用于所插入的邊界掃描觸發(fā)器并且從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子；用于在數(shù)據(jù)輸入端子和數(shù)據(jù)輸出端子之間短路的旁路寄存器；以及選擇單元，在第一半導(dǎo)體器件中，第一控制器的數(shù)據(jù)輸出端子和第二控制器的數(shù)據(jù)輸入端子連接在一起，或者第一控制器的數(shù)據(jù)輸入端子和第二控制器的數(shù)據(jù)輸出端子連接在一起，第一和第二控制器將從各自的數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自的邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入輸入的數(shù)據(jù)，并使用選擇單元來(lái)將繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或在旁路寄存器中寫(xiě)入的數(shù)據(jù)中的任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子；和第二半導(dǎo)體器件，包括經(jīng)由信號(hào)傳輸線(xiàn)與第一半導(dǎo)體器件的用于高速接口的不支持JTAG測(cè)試的外部端子相連接的用于高速接口的不支持JTAG測(cè)試的外部端子；用于在用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和支持JTAG測(cè)試的外部端子。如果在第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器，則第一控制器的選擇單元和第二控制器的選擇單元都選擇繞各自的邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將該數(shù)據(jù)輸出到各自的數(shù)據(jù)輸出端子。如果在第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間沒(méi)有插入邊界掃描觸發(fā)器，則第一控制器的選擇單元選擇繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，而第二控制器的選擇單元選擇在旁路寄存器中寫(xiě)入的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，由此進(jìn)行JTAG測(cè)試。
為了達(dá)到上述目的，在涉及本發(fā)明的半導(dǎo)體器件的存儲(chǔ)電路中寫(xiě)入數(shù)據(jù)的數(shù)據(jù)寫(xiě)入方法中，該半導(dǎo)體器件包括第一控制器，其具有用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；被插入到內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器；用于支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器并用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子；用于在數(shù)據(jù)輸入端子和數(shù)據(jù)輸出端子之間短路的旁路寄存器；以及選擇單元；和第二控制器，其具有被用于所插入的邊界掃描觸發(fā)器并且從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子；用于在數(shù)據(jù)輸入端子和數(shù)據(jù)輸出端子之間短路的旁路寄存器；以及選擇單元。在該半導(dǎo)體器件中，第一控制器的數(shù)據(jù)輸出端子和第二控制器的數(shù)據(jù)輸入端子連接在一起，或者第一控制器的數(shù)據(jù)輸入端子和第二控制器的數(shù)據(jù)輸出端子連接在一起，第一和第二控制器將從各自的數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自的邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入輸入的數(shù)據(jù)，并使用選擇單元來(lái)將繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或旁路寄存器中寫(xiě)入的數(shù)據(jù)中任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子。在內(nèi)部電路中具有與用于高速接口的外部端子相連接的存儲(chǔ)電路的半導(dǎo)體器件的存儲(chǔ)電路中寫(xiě)入數(shù)據(jù)的方法中，第一控制器的選擇單元選擇在旁路寄存器中寫(xiě)入的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，而第二控制器的選擇單元選擇繞邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，從而使用被插入在第二控制器、內(nèi)部電路和高速輸入/輸出電路之間的邊界掃描觸發(fā)器將數(shù)據(jù)寫(xiě)入存儲(chǔ)電路中。


圖1A示出了其中高速信號(hào)端子不支持JTAG測(cè)試的傳統(tǒng)示例；
圖1B示出了測(cè)試接入端口(TAP)的方框圖；圖2示出了安裝在印刷電路板上的不支持JTAG測(cè)試的器件的測(cè)試方法；圖3示出了本發(fā)明的原理和第一優(yōu)選實(shí)施例；圖4示出了第一優(yōu)選實(shí)施例的JTAG測(cè)試時(shí)的配置；圖5示出了第一優(yōu)選實(shí)施例的JTAG測(cè)試時(shí)的工作波形；圖6示出了第二優(yōu)選實(shí)施例；圖7示出了第三優(yōu)選實(shí)施例；圖8示出了第四優(yōu)選實(shí)施例以及根據(jù)該實(shí)施例的JTAG測(cè)試時(shí)的配置；圖9示出了根據(jù)第四優(yōu)選實(shí)施例的JTAG測(cè)試時(shí)的工作波形；圖10示出了其中器件經(jīng)由總線(xiàn)連接在一起的示例；以及圖11示出了其中器件經(jīng)由差分信號(hào)連接在一起的示例。
具體實(shí)施例方式
一個(gè)器件在邏輯上被分為兩個(gè)器件，例如支持JTAG測(cè)試的器件和不支持JTAG測(cè)試的器件，并且邊界掃描FF被插入到這兩個(gè)器件之間。以同樣方式配置的另一器件被準(zhǔn)備來(lái)與上述器件組合起來(lái)，因此，這兩個(gè)器件的不支持JTAG的部分被等同地組合起來(lái)。該組合部分被當(dāng)作一個(gè)不支持JTAG測(cè)試的器件，并且該器件被夾在支持JTAG的器件之間，從而可以進(jìn)行JTAG測(cè)試。
如上所述，根據(jù)本發(fā)明，可以對(duì)包括在其內(nèi)部配備有不支持JTAG測(cè)試的輸入/輸出端子的半導(dǎo)體器件的印刷電路板進(jìn)行JTAG測(cè)試。
本發(fā)明通過(guò)在其一部分中與物理器件邊界相獨(dú)立地設(shè)置邏輯器件邊界，采用了邏輯上等同于圖2所示的配置，從而擴(kuò)展了JTAG測(cè)試的可應(yīng)用范圍。在本發(fā)明中，不支持JTAG測(cè)試的部分是FF或用于對(duì)準(zhǔn)數(shù)據(jù)定時(shí)的緩沖器，并且可以容易地指定邏輯。存在這樣一種情形插入了選擇器，但是可以與上述情形一樣容易地指定邏輯。
圖3示出了在針對(duì)一個(gè)器件時(shí)本發(fā)明的原理，并且還示出了第一優(yōu)選實(shí)施例。圖4示出了對(duì)不支持JTAG測(cè)試的部分進(jìn)行測(cè)試時(shí)的配置。在圖3所示的器件10中，如圖所示，觸發(fā)器7被插入在內(nèi)部邏輯5和高速輸入/輸出電路6之間，并且通過(guò)與邊界掃描FF 2一起構(gòu)成一個(gè)鏈，這些觸發(fā)器變?yōu)閮?nèi)部邏輯5的邊界掃描FF。
在圖4中，被虛線(xiàn)包圍的部分代表虛擬的不支持JTAG測(cè)試的器件30。如上所述，就該虛擬器件30而言，可以容易地指定輸入和輸出的邏輯。
下面使用圖4和圖5所示的第一優(yōu)選實(shí)施例來(lái)解釋本發(fā)明的工作示例。
圖5示出了在圖4所示的器件之間進(jìn)行連接測(cè)試期間器件1的高速輸入/輸出電路61和器件2的高速輸入/輸出電路62以與JTAG測(cè)試的相同時(shí)鐘工作并且每個(gè)延遲都是一個(gè)時(shí)鐘時(shí)的工作波形。
因?yàn)镃點(diǎn)處的數(shù)據(jù)變?yōu)镈ATA_C(n)＝DATA_A(n-3)，所以來(lái)自器件1的邊界掃描FF 71的數(shù)據(jù)在JTAG測(cè)試的時(shí)鐘后三個(gè)時(shí)鐘時(shí)到達(dá)器件2的邊界掃描FF 72。因此，如果在器件上出現(xiàn)不好的連接，可以在器件2一側(cè)檢測(cè)到這一情況。
在器件之間進(jìn)行連接測(cè)試期間，器件1的高速輸入/輸出電路61和器件2的高速輸入/輸出電路62的時(shí)鐘比JTAG測(cè)試的時(shí)鐘快得多。即，如果時(shí)鐘如此之快以致在從JTAG測(cè)試時(shí)鐘的一個(gè)前沿到下一前沿之間A的數(shù)據(jù)被傳輸?shù)搅薈，則由高速輸入/輸出電路導(dǎo)致的延遲可以忽略。這種情形中，數(shù)據(jù)在器件1和器件2之間與JTAG測(cè)試時(shí)鐘相獨(dú)立地傳輸。然而，數(shù)據(jù)在預(yù)定的時(shí)間段內(nèi)被發(fā)送，并且相同的數(shù)據(jù)被重復(fù)發(fā)送，直至在數(shù)據(jù)到達(dá)后來(lái)自發(fā)送側(cè)的數(shù)據(jù)改變，從而在器件之間進(jìn)行連接測(cè)試時(shí)不會(huì)出現(xiàn)不便。
另外，通過(guò)將分別包括器件1和2的高速輸入/輸出電路61和62以及信號(hào)傳輸線(xiàn)11在內(nèi)的電路板上的傳輸路徑看作一個(gè)邏輯器件，可以執(zhí)行JTAG測(cè)試。
圖6示出了第二優(yōu)選實(shí)施例。圖6的配置的特征是在邊界掃描鏈中包括選擇器8。該選擇器被用來(lái)選擇是否使用本發(fā)明的配置。如果與應(yīng)用了本發(fā)明的器件的高速I(mǎi)/O端子3相連接的另一器件的相應(yīng)端子既不支持JTAG測(cè)試，又沒(méi)有向該端子應(yīng)用本發(fā)明的配置，則該選擇器使在高速輸入/輸出電路6和另一內(nèi)部邏輯5之間插入的邊界掃描FF 7不被使用。是否使用本發(fā)明的配置由外部提供的信號(hào)SEL控制。如果可能的話(huà)，可以向JTAG加入一個(gè)命令，以代替信號(hào)SEL。
圖7示出了第三優(yōu)選實(shí)施例。圖7示出了提供兩個(gè)TAP控制器91和92的情形，并且內(nèi)部邏輯5和外部端子之間插入的邊界掃描FF 2以及內(nèi)部邏輯5和高速輸入/輸出電路6之間插入的邊界掃描FF 7被準(zhǔn)備為單獨(dú)的鏈。因?yàn)門(mén)AP控制器91的測(cè)試數(shù)據(jù)輸出TDO和TAP控制器92的測(cè)試數(shù)據(jù)輸入TDI被連接在一起，所以不必使用圖6所示情形中的選擇器或額外端子，就可以選擇是否使用本發(fā)明的配置。
即，通過(guò)基于旁路命令來(lái)選擇TAP控制器92的旁路寄存器的輸出，就可以選擇不使用本發(fā)明的配置。
另外，當(dāng)使用TAP控制器91的旁路寄存器時(shí)，內(nèi)部邏輯5和外部端子1之間包括的邊界掃描FF 2可以被繞過(guò)。因此，如果內(nèi)部邏輯5的可編程ROM等與高速I(mǎi)/O端子3連接在一起，則可以即刻執(zhí)行使用JTAG測(cè)試的ROM等的程序。
圖8示出了第四優(yōu)選實(shí)施例，同時(shí)圖9示出了其工作波形。圖8示出了數(shù)據(jù)在器件之間串行傳輸情形中的優(yōu)選實(shí)施例。這種情形中，高速輸入/輸出電路變?yōu)榇休斎?輸出電路63和64，并且器件之間信號(hào)線(xiàn)的數(shù)目少于與內(nèi)部電路相連接的連接信號(hào)線(xiàn)的數(shù)目。串行輸入/輸出電路63和64執(zhí)行并行/串行轉(zhuǎn)換、碼轉(zhuǎn)換和串行/并行轉(zhuǎn)換。如果電路具有糾錯(cuò)功能，則當(dāng)出現(xiàn)不好的連接時(shí)，就將該連接檢測(cè)為不能修復(fù)的錯(cuò)誤。存在這樣的情形器件之間的數(shù)據(jù)傳輸具有比JTAG測(cè)試時(shí)鐘長(zhǎng)一個(gè)時(shí)鐘的等待時(shí)間，然而可以準(zhǔn)備考慮到具有最多時(shí)鐘延遲的測(cè)試程序。這種情形中，優(yōu)選地計(jì)算出較長(zhǎng)的延遲，而不是實(shí)際延遲。與第一優(yōu)選實(shí)施例中一樣，在數(shù)據(jù)被正確地發(fā)送后還發(fā)送相同的數(shù)據(jù)，從而可以進(jìn)行連接測(cè)試。這種情形中，即使在JTAG測(cè)試期間，串行輸入/輸出電路和用于串行輸入/輸出的時(shí)鐘發(fā)生電路也必須與普通工作時(shí)一樣運(yùn)行。
圖10示出了器件經(jīng)由總線(xiàn)相連接的示例。在圖10中，要被發(fā)送的信號(hào)僅包括1比特的數(shù)據(jù)信號(hào)和時(shí)鐘，但是如果必需的話(huà)，可以增加在發(fā)送信號(hào)中所包括的項(xiàng)數(shù)。如果總線(xiàn)端子支持JTAG測(cè)試，則可以在一個(gè)端子中插入兩個(gè)邊界掃描FF。在本發(fā)明的配置中，內(nèi)部邏輯和高速輸入/輸出電路之間的空間被劃分為用于輸入的線(xiàn)和用于輸出的線(xiàn)，使得關(guān)于數(shù)據(jù)的邊界掃描FF的數(shù)目保持不變。圖10示出的示例中沒(méi)有在時(shí)鐘中插入邊界掃描FF，但是也可以插入FF。用于傳輸?shù)臅r(shí)鐘示出了即使在JTAG測(cè)試期間器件輸出的時(shí)鐘也不同于JTAG測(cè)試時(shí)鐘的示例，但是該時(shí)鐘也可以與JTAG時(shí)鐘相同，或者可以從外部輸入。
圖11示出了使用差分信號(hào)來(lái)發(fā)送數(shù)據(jù)的示例。在圖11中，輸入和輸出中每一個(gè)的數(shù)據(jù)都被設(shè)置為一比特，但是如果必需的話(huà)，也可以增加比特?cái)?shù)。插入的邊界掃描FF的數(shù)目少于器件之間的連接信號(hào)線(xiàn)，但是可以在器件之間進(jìn)行連接測(cè)試。因?yàn)椴罘中盘?hào)幅度通常較小，所以如果所使用的I/O緩沖器具有固定差分信號(hào)的一個(gè)電平的功能，則在進(jìn)行器件之間的連接測(cè)試時(shí)，需要某些情形，諸如使傳輸時(shí)鐘延遲、使輸出幅度變大等等。這是因?yàn)楫?dāng)差分信號(hào)的一個(gè)電平被固定時(shí)，如果該信號(hào)被看作差分信號(hào)的話(huà)，則信號(hào)幅度變小。
如上面解釋的那樣，一個(gè)器件在邏輯上被分為諸如支持JTAG測(cè)試的器件和不支持JTAG測(cè)試的器件這樣的兩個(gè)器件，邊界掃描FF被插入到這兩個(gè)器件之間，從而與另一以相同方式配置的器件組合起來(lái)，并且這兩個(gè)器件的不支持JTAG的部分被等同地組合，從而被看作一個(gè)不支持JTAG測(cè)試的器件。然后，該器件被夾到支持JTAG的器件中間，從而即使對(duì)用于以不能滿(mǎn)足端子的AC標(biāo)準(zhǔn)的過(guò)高速度輸入/輸出信號(hào)的端子也可以進(jìn)行JTAG測(cè)試。尤其是，還可以對(duì)用于器件之間串行數(shù)據(jù)傳輸?shù)亩俗舆M(jìn)行JTAG測(cè)試。
權(quán)利要求
1.一種半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)，其特征在于在所述內(nèi)部電路和所述高速輸入/輸出電路之間配備邊界掃描觸發(fā)器。
2.一種半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)，其特征在于在所述內(nèi)部電路和所述高速輸入/輸出電路之間插入邊界掃描觸發(fā)器；并且利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器，形成一個(gè)用于邊界掃描的鏈。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括選擇器，用于選擇是僅利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器還是利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈。
4.一種半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；和高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；第一控制器，包括用于所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器以及用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；和用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子；和第二控制器，包括用于所述插入的邊界掃描觸發(fā)器以及用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子；和用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子，其特征在于所述第一控制器的數(shù)據(jù)輸出端子和所述第二控制器的數(shù)據(jù)輸入端子被連接在一起，或者所述第一控制器的數(shù)據(jù)輸入端子和所述第二控制器的數(shù)據(jù)輸出端子被連接在一起。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于所述第一和第二控制器將從各自的數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自的邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，并且從各自的數(shù)據(jù)輸出端子輸出所接收到的數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于所述第一和第二控制器配備有旁路寄存器，以在各自的數(shù)據(jù)輸入端子和數(shù)據(jù)輸出端子之間短路，并且配備有選擇單元，以將繞各自的邊界掃描觸發(fā)器的鏈循環(huán)一圈的數(shù)據(jù)與所述旁路寄存器的數(shù)據(jù)之一輸出到各自的輸出端子。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述用于高速接口的不支持JTAG測(cè)試的外部端子配備有用于串行數(shù)據(jù)傳輸?shù)亩俗?；并且所述高速輸?輸出電路配備有并行/串行轉(zhuǎn)換器和串行/并行轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于在根據(jù)JTAG測(cè)試對(duì)半導(dǎo)體器件之間進(jìn)行連接測(cè)試期間，以不同于JTAG測(cè)試時(shí)鐘的時(shí)鐘執(zhí)行半導(dǎo)體器件之間的串行數(shù)據(jù)傳輸；并且用于邊界掃描的插入觸發(fā)器的數(shù)據(jù)總是被發(fā)送到接收側(cè)的半導(dǎo)體器件。
9.一種用于測(cè)試印刷電路板的方法，所述印刷電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器，所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器形成一個(gè)用于邊界掃描的鏈，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；和第二半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器，所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器形成一個(gè)用于邊界掃描的鏈，所述第一半導(dǎo)體器件的所述用于高速接口的不支持JTAG測(cè)試的外部端子與所述第二半導(dǎo)體器件的所述用于高速接口的不支持JTAG測(cè)試的外部端子經(jīng)由信號(hào)傳輸線(xiàn)連接在一起，其特征在于通過(guò)將所述第一半導(dǎo)體器件的內(nèi)部電路和所述第二半導(dǎo)體器件的內(nèi)部電路假設(shè)為虛擬的支持JTAG測(cè)試的器件，并將包括所述第一半導(dǎo)體器件的高速輸入/輸出電路和用于高速接口的不支持JTAG測(cè)試的外部端子、所述第二半導(dǎo)體器件的高速輸入/輸出電路和用于高速接口的不支持JTAG測(cè)試的外部端子、以及所述信號(hào)傳輸線(xiàn)在內(nèi)的部分假設(shè)為虛擬的不支持JTAG測(cè)試的器件，來(lái)進(jìn)行JTAG測(cè)試。
10.一種用于測(cè)試印刷電路板的方法，所述印刷電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子；支持JTAG測(cè)試的外部端子；用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；和選擇器，所述選擇器能夠選擇是利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器還是僅僅利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；和第二半導(dǎo)體器件，包括經(jīng)由信號(hào)傳輸線(xiàn)與所述第一半導(dǎo)體器件的用于高速接口的不支持JTAG測(cè)試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和支持JTAG測(cè)試的外部端子，其特征在于如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器，則所述第一半導(dǎo)體器件中的所述選擇器選擇利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器和所述插入的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈，從而進(jìn)行JTAG測(cè)試；并且如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間沒(méi)有插入邊界掃描觸發(fā)器，則所述第一半導(dǎo)體器件中的選擇器選擇僅僅利用所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器來(lái)形成用于邊界掃描的鏈，從而進(jìn)行JTAG測(cè)試。
11.一種用于測(cè)試印刷電路板的方法，所述印刷電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；第一控制器，其被用于所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數(shù)據(jù)輸出端子和所述第二控制器的數(shù)據(jù)輸入端子彼此連接在一起，或者所述第一控制器的數(shù)據(jù)輸入端子和所述第二控制器的數(shù)據(jù)輸出端子彼此連接在一起，所述第一和第二控制器將從各自的數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入所輸入的數(shù)據(jù)，并使用所述選擇單元將繞所述各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或?qū)懭胨雠月芳拇嫫鞯臄?shù)據(jù)中的任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子；和第二半導(dǎo)體器件，包括經(jīng)由信號(hào)傳輸線(xiàn)與所述第一半導(dǎo)體器件的用于高速接口的不支持JTAG測(cè)試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和支持JTAG測(cè)試的外部端子，其特征在于如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器，則所述第一控制器的選擇單元和所述第二控制器的選擇單元都選擇繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將該數(shù)據(jù)輸出到各自的數(shù)據(jù)輸出端子；并且如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間沒(méi)有插入邊界掃描觸發(fā)器，則所述第一控制器的選擇單元選擇繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，而所述第二控制器的選擇單元選擇寫(xiě)入所述旁路寄存器的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，從而進(jìn)行JTAG測(cè)試。
12.一種用于在半導(dǎo)體器件的存儲(chǔ)電路中寫(xiě)入數(shù)據(jù)的方法，所述半導(dǎo)體器件包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；第一控制器，其被用于所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數(shù)據(jù)輸出端子和所述第二控制器的數(shù)據(jù)輸入端子彼此連接在一起，或者所述第一控制器的數(shù)據(jù)輸入端子和所述第二控制器的數(shù)據(jù)輸出端子彼此連接在一起，所述第一和第二控制器將從各自數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入所輸入的數(shù)據(jù)，并使用所述選擇單元將繞所述各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或?qū)懭胨雠月芳拇嫫鞯臄?shù)據(jù)中的任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子，所述內(nèi)部電路包括與所述用于高速接口的不支持JTAG測(cè)試的外部端子相連接的存儲(chǔ)電路，其特征在于所述第一控制器的選擇單元選擇在所述旁路寄存器中寫(xiě)入的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子；并且所述第二控制器的選擇單元選擇繞所述邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，從而使用被插入在所述第二控制器、所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器將所述數(shù)據(jù)寫(xiě)入所述存儲(chǔ)電路。
13.一種用于測(cè)試印刷電路板的方法，所述印刷電路板安裝有第一半導(dǎo)體器件，包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；第一控制器，其被用于所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元；和第二控制器，其被用于所述插入的邊界掃描觸發(fā)器，其具有用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇單元，所述第一控制器的數(shù)據(jù)輸出端子和所述第二控制器的數(shù)據(jù)輸入端子彼此連接在一起，或者所述第一控制器的數(shù)據(jù)輸入端子和所述第二控制器的數(shù)據(jù)輸出端子彼此連接在一起，所述第一和第二控制器將從各自的數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入所輸入的數(shù)據(jù)，并使用所述選擇單元將繞所述各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或?qū)懭胨雠月芳拇嫫鞯臄?shù)據(jù)中的任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子；和第二半導(dǎo)體器件，包括經(jīng)由信號(hào)傳輸線(xiàn)與所述第一半導(dǎo)體器件的用于高速接口的不支持JTAG測(cè)試的外部端子相連接的用于高速接口的外部端子；用于在所述用于高速接口的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)的高速輸入/輸出電路；和支持JTAG測(cè)試的外部端子，其特征在于如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間插入了邊界掃描觸發(fā)器，則所述第一控制器的選擇單元和所述第二控制器的選擇單元都選擇繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將該數(shù)據(jù)輸出到各自的數(shù)據(jù)輸出端子；并且如果在所述第二半導(dǎo)體器件的內(nèi)部電路和高速輸入/輸出電路之間沒(méi)有插入邊界掃描觸發(fā)器，則所述第一控制器的選擇單元選擇繞各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，而所述第二控制器的選擇單元選擇寫(xiě)入所述旁路寄存器的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，從而進(jìn)行JTAG測(cè)試。
14.一種用于在半導(dǎo)體器件的存儲(chǔ)電路中寫(xiě)入數(shù)據(jù)的方法，所述半導(dǎo)體器件包括用于高速接口的不支持JTAG測(cè)試的外部端子，其中JTAG測(cè)試即為聯(lián)合測(cè)試行動(dòng)組測(cè)試；支持JTAG測(cè)試的外部端子；高速輸入/輸出電路，用于在所述用于高速接口的不支持JTAG測(cè)試的外部端子與內(nèi)部電路之間輸入/輸出信號(hào)；被插入到所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器；第一控制器，其被用于所述支持JTAG測(cè)試的外部端子的邊界掃描觸發(fā)器，其包括用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇器件；和第二控制器，其被用于所述插入的邊界掃描觸發(fā)器，其包括用于從外部輸入數(shù)據(jù)的數(shù)據(jù)輸入端子、用于將數(shù)據(jù)輸出到外部實(shí)體的數(shù)據(jù)輸出端子、用于在所述數(shù)據(jù)輸入端子和所述數(shù)據(jù)輸出端子之間短路的旁路寄存器、以及選擇器件，所述第一控制器的數(shù)據(jù)輸出端子和所述第二控制器的數(shù)據(jù)輸入端子彼此連接在一起，或者所述第一控制器的數(shù)據(jù)輸入端子和所述第二控制器的數(shù)據(jù)輸出端子彼此連接在一起，所述第一和第二控制器將從各自數(shù)據(jù)輸入端子順序輸入的數(shù)據(jù)發(fā)送到各自邊界掃描觸發(fā)器的鏈，接收繞所述鏈循環(huán)了一圈的數(shù)據(jù)，在各自的旁路寄存器中寫(xiě)入所輸入的數(shù)據(jù)，并使用所述選擇器件將繞所述各自邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)或?qū)懭胨雠月芳拇嫫鞯臄?shù)據(jù)中的任何一個(gè)輸出到各自的數(shù)據(jù)輸出端子，所述內(nèi)部電路包括與所述用于高速接口的不支持JTAG測(cè)試的外部端子相連接的存儲(chǔ)電路，其特征在于所述第一控制器的選擇器件選擇在所述旁路寄存器中寫(xiě)入的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子；并且所述第二控制器的選擇器件選擇繞所述邊界觸發(fā)器的鏈循環(huán)了一圈的數(shù)據(jù)，并將所選擇的數(shù)據(jù)輸出到數(shù)據(jù)輸出端子，從而使用被插入在所述第二控制器、所述內(nèi)部電路和所述高速輸入/輸出電路之間的邊界掃描觸發(fā)器將所述數(shù)據(jù)寫(xiě)入所述存儲(chǔ)電路。
全文摘要
為了實(shí)現(xiàn)對(duì)包括在其內(nèi)部具有不支持JTAG測(cè)試的輸入/輸出端子的半導(dǎo)體器件在內(nèi)的印刷電路板的JTAG測(cè)試，一個(gè)器件在邏輯上被分為諸如支持JTAG測(cè)試的器件和不支持JTAG測(cè)試的器件這樣的兩個(gè)器件，邊界掃描FF被插入到這兩個(gè)器件之間，以與用相同方式配置的另一器件組合起來(lái)，并且兩個(gè)器件的不支持JTAG測(cè)試的部分被等同地組合，從而被當(dāng)作一個(gè)不支持JTAG測(cè)試的器件。然后，該器件被夾到支持JTAG測(cè)試的器件之間，并且進(jìn)行JTAG測(cè)試。
文檔編號(hào)G01R31/26GK1818700SQ20051008403
公開(kāi)日2006年8月16日 申請(qǐng)日期2005年7月12日 優(yōu)先權(quán)日2005年2月9日
發(fā)明者石川勝哉 申請(qǐng)人:富士通株式會(huì)社