專利名稱:集成電路實(shí)時(shí)檢測(cè)的系統(tǒng)結(jié)構(gòu)及其測(cè)試方法
技術(shù)領(lǐng)域:
本發(fā)明主要涉及到集成電路(ICs)檢測(cè)的系統(tǒng)結(jié)構(gòu)和及其檢測(cè)方法。尤其是,本發(fā)明涉及到利用一種新的測(cè)試技術(shù)進(jìn)行高速實(shí)時(shí)檢測(cè),該測(cè)試技術(shù)利用不同的系統(tǒng)結(jié)構(gòu),因此,預(yù)先產(chǎn)生或者預(yù)先儲(chǔ)存的測(cè)試激勵(lì)源作為測(cè)試模式或者測(cè)試向量在測(cè)試時(shí)輸入系統(tǒng)的要求也就可能被取消。
隨著集成電路的發(fā)展,集成電路的輸入,輸出,輸入/輸出(I/O)管腳越來(lái)越多,工作速度越來(lái)越快,集成電路的測(cè)試變得越來(lái)越復(fù)雜和昂貴。不得不開發(fā)復(fù)雜的模擬程序來(lái)模擬待測(cè)設(shè)備上的電路的高速特性。不得不為每個(gè)輸入管腳產(chǎn)生多數(shù)個(gè)輸入數(shù)據(jù)以及模擬其輸出數(shù)據(jù),然后作為‘測(cè)試模式信號(hào)’存儲(chǔ)在內(nèi)存中,也同樣需要為每個(gè)輸出管腳存儲(chǔ)多數(shù)個(gè)輸出模擬信號(hào)。必須控制這些測(cè)試模式信號(hào)在特定的時(shí)間以特定的順序以很高的速度傳輸以及輸入到每個(gè)管腳中。同時(shí),必須收集,存儲(chǔ),處理每個(gè)輸出管腳的輸出信號(hào),當(dāng)然這些處理過(guò)程也必須以很高的速度來(lái)完成。完成這樣的測(cè)試工作,需要大量的資源,包括大量的人力,測(cè)試設(shè)備的花費(fèi),以及昂貴的測(cè)試軟件的開發(fā)費(fèi)用。
在以往的美國(guó)專利中揭示了許多不同的技術(shù),來(lái)減小測(cè)試費(fèi)用,或者提高集成電路的測(cè)試水平。在美國(guó)第4,523,312號(hào)專利中(1985年6月11日發(fā)布的),Takeuchi揭示了一種系統(tǒng)結(jié)構(gòu),其中用到大量的低通濾波器來(lái)提高測(cè)試模式信號(hào)的‘上升和下降特性’。Takeuchi揭示了由于接線和集成電路的插槽引起的接地電容可能由于低通濾波器的使用而大大降低。另一個(gè)專利,美國(guó)第4,771,428號(hào)專利中(1988年9月13日發(fā)布),Acuff等人揭示了在一個(gè)測(cè)試計(jì)算機(jī)中存儲(chǔ)了大量的測(cè)試向量來(lái)代表模擬信號(hào)。該測(cè)試計(jì)算機(jī)同時(shí)也存儲(chǔ)了大量的數(shù)據(jù)代表電路響應(yīng)數(shù)據(jù)來(lái)被偵測(cè)。這些測(cè)試向量然后被應(yīng)用到一個(gè)和待測(cè)電路的每個(gè)輸入相關(guān)的驅(qū)動(dòng)器上。這個(gè)驅(qū)動(dòng)器可以對(duì)應(yīng)于輸入激勵(lì)信號(hào)產(chǎn)生一個(gè)高電平或者低電平的輸出信號(hào),而對(duì)應(yīng)于數(shù)據(jù)產(chǎn)生一個(gè)浮點(diǎn)數(shù)據(jù),代表響應(yīng)信號(hào)。把待測(cè)設(shè)備的實(shí)際響應(yīng)信號(hào)和存儲(chǔ)的響應(yīng)信號(hào)進(jìn)行比較來(lái)判斷是否發(fā)生錯(cuò)誤。
在美國(guó)專利4,801,870中,Eichelberger等人揭示了一種大規(guī)模集成電路(VLSI)的測(cè)試方法,尤其是測(cè)試電平敏感掃描設(shè)計(jì)設(shè)備(LSSD),給待測(cè)設(shè)備的輸入端并行輸入不同順序的偽隨機(jī)模式。這些輸出端的輸出響應(yīng)信號(hào)被并行收集后,組合成一個(gè)‘簽名’。然后把收集的簽名和計(jì)算機(jī)模擬的簽名進(jìn)行比較。按照預(yù)測(cè)模式,把這些輸入激勵(lì)信號(hào)看作待測(cè)設(shè)備的結(jié)構(gòu)函數(shù),而在每個(gè)輸入信號(hào)加上不同的權(quán)重。Takeuchi,Acuff等人以及Eichelberger等人揭示的測(cè)試技術(shù),在提高測(cè)試的精度或者提高探測(cè)設(shè)備故障的效率上都是很有價(jià)值的。然而,操作的基本模式,先產(chǎn)生信號(hào),然后存儲(chǔ)信號(hào),接著把測(cè)試向量應(yīng)用到待測(cè)設(shè)備上,最后把實(shí)際檢測(cè)到的結(jié)果和模擬的結(jié)果進(jìn)行比較,并沒(méi)有給現(xiàn)在面臨的集成電路的測(cè)試的各種困難提供一個(gè)根本的解決方案。對(duì)于現(xiàn)代集成電路設(shè)計(jì)而言,這種測(cè)試方法,太消耗時(shí)間,花費(fèi)太多,操作太復(fù)雜。隨著管腳數(shù)目的增加,速度的加快,集成度的提高,常規(guī)測(cè)試方法在經(jīng)濟(jì)上在效率上已經(jīng)不能適應(yīng)功能測(cè)試的要求。
基于同樣的基礎(chǔ)技術(shù)和類似的系統(tǒng)結(jié)構(gòu),申請(qǐng)了很多專利,其提高點(diǎn)在于(1)提高對(duì)輸入信號(hào)的時(shí)間控制,比如Matsumoto申請(qǐng)的美國(guó)第4,893,072號(hào)專利,(2)通過(guò)把‘測(cè)試部件’集成到電路中,作為集成電路的一部分,縮減了測(cè)試費(fèi)用,比如krug申請(qǐng)的美國(guó)第4,961,053號(hào)專利,(3)提供更高的時(shí)鐘信號(hào)增加測(cè)試速度,比如Walker,III等人申請(qǐng)的美國(guó)第5,177,440號(hào)專利,(4)提供自配微處理器和用于存儲(chǔ)測(cè)試向量和預(yù)計(jì)響應(yīng)的內(nèi)存(RAM)的專門ASIC測(cè)試器,而減小了ASICs的測(cè)試費(fèi)用,比如Kelsey等人申請(qǐng)的美國(guó)第5,243,274號(hào)專利,以及(5)使用個(gè)人電腦工作站來(lái)遠(yuǎn)程控制激勵(lì)信號(hào)的產(chǎn)生,和響應(yīng)信號(hào)的收集,其中響應(yīng)信號(hào)的收集使用了一個(gè)4通道的測(cè)試訪問(wèn)端口。這些技術(shù)在一定程度上提高了測(cè)試速度,測(cè)試精度,減小了測(cè)試費(fèi)用,或者提高了測(cè)試的方便性和提高了測(cè)試員的效率。然而,在這種常規(guī)測(cè)試技術(shù)中,由于信號(hào)產(chǎn)生,存儲(chǔ),輸入和大量輸入數(shù)據(jù)(比如測(cè)試模式信號(hào)),輸出信號(hào)(比如響應(yīng)信號(hào))的處理帶來(lái)了巨大負(fù)擔(dān),集成電路功能測(cè)試依然是一項(xiàng)花費(fèi)昂貴,消耗時(shí)間的繁重任務(wù)。
因此,仍然需要發(fā)展一種新的測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu)來(lái)簡(jiǎn)化測(cè)試過(guò)程,最大程度的降低昂貴的測(cè)試設(shè)備的要求,縮短測(cè)試員在測(cè)試模式輸入信號(hào)和輸出響應(yīng)信號(hào)的產(chǎn)生上所花費(fèi)的時(shí)間和精力,降低測(cè)試輸入和輸出的數(shù)據(jù)存儲(chǔ)方面的要求,以及降低數(shù)據(jù)傳輸和收集的時(shí)間的精確控制上的要求。
尤其是,本發(fā)明的一個(gè)目的是提供一個(gè)新型的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于測(cè)試模式信號(hào)的產(chǎn)生方式得到大大簡(jiǎn)化,在集成電路功能測(cè)試中,已經(jīng)不再要求儲(chǔ)存測(cè)試模式信號(hào)。
本發(fā)明的另一個(gè)目的是提供一個(gè)新型的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于可以使用簡(jiǎn)單的系統(tǒng)結(jié)構(gòu)來(lái)完成高速的集成電路的功能測(cè)試,因此可以使用簡(jiǎn)單的低成本的測(cè)試設(shè)備,提高了測(cè)試的經(jīng)濟(jì)性。
本發(fā)明的另一個(gè)目的是提供一個(gè)新型的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,輸入測(cè)試模式信號(hào),收集必要的響應(yīng)信號(hào)來(lái)進(jìn)行信號(hào)比較和故障探測(cè)所需要的對(duì)時(shí)間的控制的要求將大大降低。
本發(fā)明的另一個(gè)目的是提供一個(gè)新型的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于集成電路的測(cè)試范圍可以更廣泛,可以使用上億的測(cè)試向量,而不像傳統(tǒng)測(cè)試系統(tǒng)由于受到測(cè)試設(shè)備的存儲(chǔ)容量的限制而使得測(cè)試向量被限制于幾百萬(wàn)條。
本發(fā)明描述的是一個(gè)集成電路測(cè)試系統(tǒng)。該集成電路測(cè)試系統(tǒng)能夠?qū)Υ郎y(cè)集成電路設(shè)備(DUT)進(jìn)行測(cè)試。該集成電路測(cè)試系統(tǒng)包括一個(gè)目標(biāo)系統(tǒng)的接口。該目標(biāo)系統(tǒng)包括一個(gè)結(jié)構(gòu)上功能上和DUT一樣的已知是好的集成電路(KGIC)。KGIC在目標(biāo)系統(tǒng)上實(shí)現(xiàn)后可以用于目標(biāo)系統(tǒng)的常規(guī)操作。目標(biāo)系統(tǒng)運(yùn)行診斷程序來(lái)檢測(cè)KGIC,或者發(fā)送適當(dāng)?shù)闹噶畲偈筀GIC為目標(biāo)系統(tǒng)執(zhí)行不同的功能。本發(fā)明設(shè)計(jì)的接口系統(tǒng)能夠?qū)崟r(shí)捕獲從KGIC發(fā)出的或者向KGIC發(fā)送的信號(hào)。本發(fā)明的測(cè)試系統(tǒng)把KGIC的輸入信號(hào)轉(zhuǎn)而作為DUT的激勵(lì)信號(hào)輸入DUT。然后把KGIC產(chǎn)生的輸出信號(hào)作為參考信號(hào)和相應(yīng)的DUT的響應(yīng)信號(hào)進(jìn)行比較,檢測(cè)故障。
簡(jiǎn)單的說(shuō),在一個(gè)最佳實(shí)施例中,本發(fā)明包括一個(gè)集成電路測(cè)試系統(tǒng)。該集成電路測(cè)試系統(tǒng)用于測(cè)試待測(cè)集成電路設(shè)備。集成電路測(cè)試系統(tǒng)包括一個(gè)目標(biāo)系統(tǒng)的接口,可以用于執(zhí)行測(cè)試程序,它為KGIC(它和DUT IC是一樣的)產(chǎn)生多數(shù)個(gè)輸入信號(hào),KGIC根據(jù)這些輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào)。該測(cè)試系統(tǒng)進(jìn)一步包括輸入信號(hào)傳輸器,比如,使用信號(hào)輸入線輸入信號(hào)到DUT IC產(chǎn)生測(cè)試輸出信號(hào)。該測(cè)試系統(tǒng)進(jìn)一步包括輸出信號(hào)處理器,比如,輸出信號(hào)的比較,接收已知是正確的(known-good)輸出信號(hào)和測(cè)試輸出信號(hào),然后進(jìn)行處理來(lái)決定測(cè)試結(jié)果。
本發(fā)明的一個(gè)優(yōu)點(diǎn)是它提供了一個(gè)新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,測(cè)試模式的產(chǎn)生大大簡(jiǎn)單化,也不再要求儲(chǔ)存測(cè)試模式信號(hào)來(lái)引導(dǎo)集成電路功能測(cè)試。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是它提供了一個(gè)新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,可以使用簡(jiǎn)單的系統(tǒng)來(lái)進(jìn)行高速集成電路的功能測(cè)試,測(cè)試設(shè)備簡(jiǎn)單,成本低,從而,測(cè)試具有很高的經(jīng)濟(jì)性。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是它提供了一個(gè)新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,測(cè)試模式信號(hào)的輸入以及用于比較和故障探測(cè)的響應(yīng)信號(hào)的收集過(guò)程的時(shí)間精確控制將得到大大簡(jiǎn)化。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是它提供了一個(gè)新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,它的集成電路功能測(cè)試將具有很大的靈活性,而不會(huì)像傳統(tǒng)測(cè)試方法那樣受到模擬分析類型的限制。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是它提供了一個(gè)新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,它的測(cè)試范圍將很廣,可以使用百千萬(wàn)的測(cè)試向量,而不會(huì)像傳統(tǒng)測(cè)試系統(tǒng)那樣由于受到系統(tǒng)儲(chǔ)存容量的限制而把測(cè)試向量的數(shù)目限制于百萬(wàn)條。
任何一個(gè)具備普通設(shè)計(jì)技術(shù)的人在閱讀完配備插圖的最佳實(shí)施例的詳細(xì)描述之后,都會(huì)對(duì)本發(fā)明的這些以及其它目標(biāo)和優(yōu)越性了如指掌。
圖2是本發(fā)明的另一個(gè)最佳實(shí)施例的測(cè)試系統(tǒng)的功能框圖。
圖3是
圖1所示的集成電路測(cè)試系統(tǒng)執(zhí)行集成電路測(cè)試時(shí)的流程圖;圖4是本發(fā)明的帶有輸入,輸出以及輸入/輸出管腳的集成電路測(cè)試系統(tǒng)的另一個(gè)最佳實(shí)施例;圖5是本發(fā)明的利用圖4中的輸入/輸出測(cè)試模塊的集成電路測(cè)試系統(tǒng)的另一個(gè)最佳實(shí)施例;圖6是本發(fā)明的可以同時(shí)檢測(cè)大量的DUT Ics(集成電路)的集成電路測(cè)試系統(tǒng)的另一個(gè)最佳實(shí)施例;以及圖7是本發(fā)明的檢測(cè)386DX DUT IC的集成電路測(cè)試系統(tǒng)的另一個(gè)最佳實(shí)施例。
為了對(duì)DUT IC125進(jìn)行檢測(cè),目標(biāo)系統(tǒng)110被初始化,然后執(zhí)行一套預(yù)定的程序或者發(fā)布一個(gè)命令或者指令序列開始測(cè)試。在執(zhí)行這些程序或者發(fā)布指令過(guò)程中,已知是正確的(known-good)IC(KGIC)115的輸入管腳接收到多數(shù)個(gè)輸入信號(hào)。這些輸入信號(hào)同時(shí)被捕獲,加以緩沖,在延遲設(shè)備140的控制之下通過(guò)信號(hào)輸入線130被發(fā)送到DUT IC 125的相應(yīng)的每個(gè)管腳。通過(guò)信號(hào)輸入線130給DUT IC發(fā)送的信號(hào)作為DUT IC 125的激勵(lì)信號(hào)。對(duì)應(yīng)于這些輸入信號(hào),DUT IC 125產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào)。這些在DUT IC 125中產(chǎn)生的輸出信號(hào)通過(guò)第二套信號(hào)輸出線160被發(fā)送到比較器150上。同時(shí),KGIC115在它的輸出管腳上也產(chǎn)生相應(yīng)的一套輸出信號(hào)。這些從KGIC115中產(chǎn)生的輸出信號(hào)通過(guò)第一套信號(hào)輸出線155也被發(fā)送到比較器150上。輸出信號(hào)比較器150根據(jù)延遲控制器140所獲取的輸入信號(hào)的延遲量來(lái)管理從DUT IC125中接收的輸出信號(hào)的時(shí)間延遲,同時(shí),比較器150在這兩個(gè)相應(yīng)的輸出信號(hào)間進(jìn)行比較。當(dāng)比較器150檢測(cè)到DUT IC125和KGIC115的輸出信號(hào)不一致時(shí),產(chǎn)生一個(gè)錯(cuò)誤檢測(cè)信號(hào),然后啟動(dòng)相應(yīng)的錯(cuò)誤處理程序。
實(shí)際上,在集成電路測(cè)試系統(tǒng)100上實(shí)現(xiàn)的實(shí)時(shí)測(cè)試概念可以應(yīng)用到其他類型的設(shè)備測(cè)試。概括的說(shuō),圖1展示了一個(gè)利用和DUT相同的已知是正確的設(shè)備(known-good-device KGD)來(lái)進(jìn)行設(shè)備測(cè)試的實(shí)時(shí)測(cè)試系統(tǒng)。DUT可以是機(jī)械的,化學(xué)的,電子的或者其他類型的設(shè)備。該測(cè)試系統(tǒng)包括一個(gè)目標(biāo)系統(tǒng)的接口,這個(gè)目標(biāo)系統(tǒng)在其中包括KGD用于擴(kuò)展測(cè)試,產(chǎn)生多數(shù)個(gè)目標(biāo)系統(tǒng)輸入信號(hào)輸入KGD。對(duì)應(yīng)于這些輸入信號(hào),KGD產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào)。測(cè)試系統(tǒng)進(jìn)一步包括一個(gè)信號(hào)處理器,用于接收和處理已知是正確的(known-good)輸出信號(hào),進(jìn)一步包括一個(gè)測(cè)試輸出信號(hào),用于判斷測(cè)試結(jié)果。在本發(fā)明的一個(gè)最佳實(shí)施例中,測(cè)試系統(tǒng)進(jìn)一步包括一個(gè)控制器,用來(lái)進(jìn)一步控制輸入信號(hào)的時(shí)間,控制已知是正確的(known-good)輸出信號(hào),和測(cè)試輸出信號(hào)。
該測(cè)試系統(tǒng)的一個(gè)具體例子是用于測(cè)試DUT IC 125的集成電路測(cè)試系統(tǒng)100。該測(cè)試系統(tǒng)包括目標(biāo)系統(tǒng)110的接口101,目標(biāo)系統(tǒng)110在其中包括一個(gè)已知是正確的(known-good)IC(KGIC)115用于擴(kuò)展測(cè)試,產(chǎn)生多數(shù)個(gè)目標(biāo)系統(tǒng)(KGIC)115輸入信號(hào),目標(biāo)系統(tǒng)(KGIC)115和DUT IC125是一樣的,KGIC 115對(duì)應(yīng)于這些輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào)。測(cè)試系統(tǒng)100進(jìn)一步包括輸入信號(hào)傳輸器,比如用于向DUT125傳輸多數(shù)個(gè)輸入信號(hào)的信號(hào)輸入線130,DUT IC125對(duì)應(yīng)于這些輸入信號(hào)產(chǎn)生多數(shù)個(gè)輸出信號(hào)。測(cè)試系統(tǒng)100進(jìn)一步包含一個(gè)輸出信號(hào)處理器,比如輸出信號(hào)比較器150,用于接收和處理已知是正確的(known-good)輸出信號(hào)和測(cè)試輸出信號(hào)來(lái)判斷測(cè)試結(jié)果。在本發(fā)明的一個(gè)最佳實(shí)施例中,測(cè)試系統(tǒng)進(jìn)一步包括控制器170,用來(lái)進(jìn)一步控制輸入信號(hào)、已知是正確的(known-good)輸出信號(hào)以及測(cè)試輸出信號(hào)的時(shí)間控制??刂破?70可能和輸入信號(hào)延遲控制器140以及輸出信號(hào)比較器150相連以實(shí)施其控制功能。在另一個(gè)最佳實(shí)施例中,輸出信號(hào)處理器150可能進(jìn)一步包括一個(gè)輸出信號(hào)延遲時(shí)間調(diào)整器,用來(lái)調(diào)整測(cè)試輸出信號(hào)的延遲時(shí)間,以和已知是正確的(known-good)輸出信號(hào)相吻合。在另一個(gè)最佳實(shí)施例中,輸入數(shù)據(jù)傳輸器130可能進(jìn)一步包括傳輸時(shí)間控制器140,用來(lái)控制向DUT IC 125發(fā)送輸入數(shù)據(jù)的時(shí)間。
圖2展示了本發(fā)明的一個(gè)最佳實(shí)施例,也就是測(cè)試系統(tǒng)100’,在其中DUT IC 125’是一個(gè)Intel-486中央處理器(CPU),目標(biāo)系統(tǒng)110’是和一臺(tái)IBM個(gè)人電腦(PC)相容的,來(lái)被安裝。目標(biāo)系統(tǒng)110’包括一個(gè)已知是正確的(known-good)集成電路,也就是在其中安裝了一個(gè)已知是正確的(known-good)Intel486處理器。為了對(duì)集成電路進(jìn)行測(cè)試,目標(biāo)系統(tǒng)110’被啟動(dòng)來(lái)執(zhí)行一系列的自檢程序。自檢程序使得個(gè)人電腦,也就是目標(biāo)系統(tǒng)110’,來(lái)完成多數(shù)個(gè)KGIC的檢測(cè)工作,也就是檢測(cè)安裝在個(gè)人電腦110’上的Intel-486處理器,來(lái)保證已知是正確的(known-good)集成電路能夠按照設(shè)計(jì)的要求執(zhí)行所有的功能。
同時(shí),KGIC115’的輸入信號(hào),也就是測(cè)試系統(tǒng)110’的Intel-486處理器的輸入信號(hào),也被輸入到DUT IC125’的相應(yīng)的信號(hào)輸入管腳中,也就是輸入到測(cè)試器120’的Intel-486的輸入管腳中。輸出延遲控制器140給來(lái)自KGIC 115’的輸入信號(hào)加上一個(gè)特定的延遲,然后把這些輸入信號(hào)傳送到DUT IC 125’。由KGIC 115’和DUT IC 125’產(chǎn)生的一系列輸出信號(hào)被輸出信號(hào)比較器150接收,然后進(jìn)行比較,檢測(cè)是否存在錯(cuò)誤。通過(guò)運(yùn)行KGIC 115’的自檢程序,把KGIC115’的輸入信號(hào)引到DUT IC 125’的相應(yīng)的輸入管腳中,以及如上描述的測(cè)試操作,該測(cè)試系統(tǒng)能夠平行進(jìn)行KGIC115’的診斷和對(duì)DUT IC的測(cè)試,來(lái)保證測(cè)試系統(tǒng)100’的測(cè)試結(jié)果更加可靠。
圖3是本發(fā)明的測(cè)試系統(tǒng)的檢測(cè)DUT的方法的一個(gè)測(cè)試流程圖,在其中包括如下步驟(a)操作一個(gè)在其中包含和DUT IC125結(jié)構(gòu)上功能上相同的已知是正確的(known-good)IC(KGIC)115的目標(biāo)系統(tǒng)110,來(lái)產(chǎn)生并且輸入多數(shù)個(gè)輸入信號(hào)到KGIC 115中,然后根據(jù)這些輸入信號(hào),產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào),輸入信號(hào)中可以包括I/O信號(hào)(步驟160);(b)把這些輸入信號(hào)和I/O控制信號(hào)(如果KGIC有I/O管腳的話)傳送到DUT IC 125中,來(lái)產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào)(步驟170);以及(c)接收這些已知是正確的(known-good)輸出信號(hào)和測(cè)試輸出信號(hào),然后進(jìn)行信號(hào)處理來(lái)判斷測(cè)試結(jié)果(步驟180)。
圖4展示了本發(fā)明的另一個(gè)最佳實(shí)施例,在其中集成電路測(cè)試系統(tǒng)200被應(yīng)用到DUT IC250的測(cè)試中。測(cè)試系統(tǒng)200包括一個(gè)目標(biāo)系統(tǒng)的接口201,在其中包括高速線路激勵(lì)器,接收器,和連接所有輸入,輸出,和KGIC210的I/O管腳的傳輸線。KGIC210被包容于且能操作目標(biāo)系統(tǒng)205中。KGIC和DUT250在結(jié)構(gòu)上功能都是一樣的,在其中兩者都有一套輸入管腳,也就是IN(輸入),一套輸出管腳,也就是OUT(輸出)和一套輸入/輸出管腳,也就是I/O(輸入/輸出)。通過(guò)第一個(gè)可編程控制的延遲控制器215,和KGIC210的輸入管腳相連的目標(biāo)系統(tǒng)的接口器201的信號(hào)線也和DUT250的輸入管腳相連。和KGIC210相連的信號(hào)線通過(guò)第二個(gè)可編程控制的延遲控制器220也和比較器235相連。同時(shí),DUT250的輸出管腳也和比較器235相連,在其中,KGIC210的輸出信號(hào)和DUT250的輸出信號(hào)進(jìn)行比較。第一個(gè)和第二個(gè)可編程控制的時(shí)間延遲控制器215和220用來(lái)調(diào)整來(lái)從KGIC210的信號(hào)傳送時(shí)間,以進(jìn)行時(shí)間同步,這樣,從KGIC210和DUT250輸出的信號(hào)可以按照一定的時(shí)間關(guān)系到達(dá)比較器235。比較器235和寄存器240相連,該寄存器由第三個(gè)可編程時(shí)間控制器245控制。比較器235給出的比較結(jié)果存放在寄存器240中,在其中可編程控制的時(shí)間延遲控制器245允許在KGIC210或者DUT250存在一個(gè)容錯(cuò)的時(shí)間偏差。寄存器240產(chǎn)生的成功/失敗信號(hào)取決于比較器235的比較結(jié)果。
KGIC210和DUT250的I/O管腳可以接收輸入信號(hào)或者產(chǎn)生輸出信號(hào)。從KGIC210和DUT250的特定輸出管腳產(chǎn)生的輸出信號(hào)將決定在每個(gè)機(jī)器周期內(nèi)KGIC210和DUT250的I/O管腳是接收信號(hào)還是產(chǎn)生輸出信號(hào)。KGIC210輸出管腳的輸出信號(hào)也被可編程I/O控制模塊接收,該控制模塊提供I/O指示,決定I/O端口在不同的機(jī)器周期內(nèi)是接收信號(hào)還是輸出信號(hào)。這些由可編程I/O控制模塊225產(chǎn)生的I/O指示然后經(jīng)過(guò)第四個(gè)可編程控制的時(shí)間延遲控制器230進(jìn)行時(shí)間調(diào)整后被傳送到I/O開關(guān)轉(zhuǎn)換器260中。I/O開關(guān)轉(zhuǎn)換器260有一個(gè)輸入端C來(lái)接收I/O指示,另一個(gè)輸入端口A接收來(lái)自KGIC210I/O管腳的輸入信號(hào),該輸入信號(hào)同樣可由第五個(gè)可編程控制的時(shí)間延遲控制器255來(lái)控制其時(shí)間。I/O開關(guān)轉(zhuǎn)換器260有一個(gè)輸出信號(hào)B。當(dāng)在輸入端口C接收到的I/O指示是一個(gè)輸入指示時(shí),也就是當(dāng)端口C接收的信號(hào)為0時(shí),I/O開關(guān)轉(zhuǎn)換器260把輸入端口A接到輸出端口B上,借此,由KGIC210的I/O管腳接收的輸入信號(hào)也輸入到DUT250的I/O管腳中。當(dāng)端口C接收的I/O指示是一個(gè)輸出指示時(shí),也就是當(dāng)C接收到的信號(hào)為1時(shí),輸入端口A與輸出端口B斷開。
第五個(gè)可編程控制的時(shí)間延遲控制器255產(chǎn)生的輸出信號(hào)也被輸入到比較器265的輸入端口A’中,該比較器還有其他兩個(gè)輸入端口B’,C’以及輸出端口D’。在比較器265上,輸入端口C’接收I/O指示而輸入端口B’接收DUT250的I/O管腳輸出的輸出信號(hào)。當(dāng)輸出端口C’接收到的信號(hào)為0時(shí),也就是說(shuō)KGIC210和DUT的I/O管腳處于接收信號(hào)狀態(tài),端口D’的輸出信號(hào)被置為0。當(dāng)端口C’接收的信號(hào)為1時(shí),也就是說(shuō),KGIC210和DUT的I/O管腳處于發(fā)送信號(hào)狀態(tài),輸出端口D’的輸出信號(hào)為D’=!(A’或B’).輸出端口D’上產(chǎn)生的信號(hào)被寄存器270的輸入端口A”接收,寄存器270的另一個(gè)輸入端口C”經(jīng)過(guò)第五個(gè)可編程控制的時(shí)間延遲控制器275和輸出端口B”接收I/O指示。當(dāng)輸入端口C”的輸入信號(hào)為1時(shí),輸入端口A”的信號(hào)在每個(gè)機(jī)器周期被鎖定在輸出端口B”中。在每個(gè)機(jī)器周期,當(dāng)C”的值為1時(shí),輸出端口B”中產(chǎn)生的輸出信號(hào)和輸入端口A”的值是一樣的,也就是,B”=A”=D’=!(A’或B’)??删幊炭刂频臅r(shí)間延遲控制器275再次被用來(lái)調(diào)節(jié)處理速度,以容許KGIC210和DUT250的輸出時(shí)間存在一個(gè)時(shí)間偏差。在寄存器270的輸出端口B”產(chǎn)生的成功/失敗信號(hào)可以被用于成功/失敗指示燈或者用于進(jìn)一步的處理。第五個(gè)可編程控制的時(shí)間延遲控制器255,I/O轉(zhuǎn)換器260,比較器265,寄存器270以及可編程控制的時(shí)間延遲控制器275組合成一個(gè)I/O測(cè)試模塊280,可以用來(lái)連接輸出管腳,輸出管腳或者I/O管腳來(lái)完成上述的功能測(cè)試。如果DUT和KGIC的測(cè)試對(duì)時(shí)間的容錯(cuò)性要求不高的話,可以不需要可編程控制的時(shí)間延遲控制器275。
圖5展示了本發(fā)明的另一個(gè)最佳實(shí)施例,其中包括測(cè)試DUT IC350的集成電路測(cè)試系統(tǒng)300。集成電路測(cè)試系統(tǒng)300包括一個(gè)目標(biāo)系統(tǒng)接口301,接口器包括高速線路激勵(lì)器,接收器,以及接連KGIC310的傳輸線。KGIC310被包容于模塊系統(tǒng)305中。KGIC310和DUT350是一樣的,在其中兩者都有一套輸入管腳,也就是IN(輸入),一套輸出管腳,也就是OUT(輸出)和一套輸入/輸出管腳,也就是I/O(輸入/輸出)。和KGIC310相連的目標(biāo)系統(tǒng)接口器301信號(hào)線,通過(guò)第一個(gè)I/O測(cè)試模塊335和DUT350的輸入管腳相連,測(cè)試模塊335的電路結(jié)構(gòu)和功能和圖4中測(cè)試模塊280一樣。和KGIC310的輸出管腳相連的信號(hào)線也和測(cè)試模塊340的第二個(gè)I/O測(cè)試模塊340相連,I/O測(cè)試模塊340也從DUT 350的輸出管腳中接收信號(hào)來(lái)進(jìn)行成功/失敗比較測(cè)試,如上述的I/O測(cè)試模塊280,見圖4。
KGIC310和DUT350的I/O管腳可以接收輸入信號(hào),也可以產(chǎn)生輸出信號(hào)。KGIC310和DUT350上的特定輸出管腳輸出的信號(hào)決定了每個(gè)機(jī)器周期內(nèi)KGIC310和DUT350的I/O管腳是接收信號(hào)還是產(chǎn)生輸出信號(hào)。KGIC310的輸出管腳和I/O管腳輸出的信號(hào)通過(guò)可編程I/O控制模塊315以及可編程時(shí)間延遲控制器320和第三個(gè)I/O測(cè)試模塊345相連??删幊蘄/O控制模塊315可以為不同的芯片設(shè)計(jì)提供一個(gè)I/O指示器。I/O測(cè)試模塊335,340,以及345被集成到I/O測(cè)試模塊330中。在主控制單元360的控制下,集成I/O測(cè)試模塊330提供了KGIC310的測(cè)試接口。主控單元360有一個(gè)管腳模式控制器360-1,該控制器和圖5虛線所示的管腳模式控制接口器365相連,用來(lái)控制I/O測(cè)試模塊I/O開關(guān)切換器335-1,340-1,345-1,把KGIC310的管腳分別和I/O測(cè)試模塊335,340,345的輸入/輸出端口相連。對(duì)于輸入管腳,圖4的I/O測(cè)試模塊280的I/O控制管腳和地線相連。對(duì)于輸出管腳,I/O測(cè)試模塊280的I/O控制管腳和VCC相連,也就是邏輯1。對(duì)于I/O管腳,I/O測(cè)試模塊280的I/O控制管腳和可編程時(shí)間延遲控制器320的輸出管腳相連。主控單元360進(jìn)一步概括測(cè)試結(jié)果顯示器360-2來(lái)顯示測(cè)試結(jié)果,模塊接口360-3為I/O測(cè)試模塊335,340,345提供必要的接口信號(hào)。主控單元360進(jìn)一步包括一個(gè)目標(biāo)系統(tǒng)控制器360-4來(lái)為目標(biāo)系統(tǒng)305提供控制信號(hào),包括一個(gè)可編程時(shí)間延遲控制器360-5提供延遲信號(hào)用于I/O測(cè)試模塊335,340以及345來(lái)調(diào)整KGIC310和DUT350之間的容許的時(shí)間偏差。由主控單元360處理產(chǎn)生的測(cè)試結(jié)輸出到處理器370中,處理器370根據(jù)相應(yīng)的標(biāo)準(zhǔn)管理DUT350。
圖6揭示了利用本發(fā)明的測(cè)試技術(shù)設(shè)計(jì)的另一個(gè)集成電路測(cè)試系統(tǒng)400,在其中,通過(guò)比較已知是正確的(known-good)IC410(其中已知是正確的(known-good)IC410被包容于目標(biāo)系統(tǒng)405中)輸出信號(hào),集成電路測(cè)試系統(tǒng)400可以用于同時(shí)測(cè)試多數(shù)個(gè)DUT440-1,440-2,...,440-M,在其中,KGIC410和DUT440-1,440-2,...,440-M是一樣的。測(cè)試系統(tǒng)400包括一個(gè)目標(biāo)系統(tǒng)接口401,該接口包括一個(gè)高速線路激勵(lì)器,高速傳輸線,高速接收器,來(lái)連接KGIC410的輸入,輸出以及I/O管腳。對(duì)于每個(gè)DUT440-1,440-2,...440-M,測(cè)試系統(tǒng)400進(jìn)一步包括集成I/O測(cè)試模塊430-1,430-2...,430-M,其中,每個(gè)集成I/O測(cè)試模塊具有同樣的結(jié)構(gòu),這些測(cè)試模塊由具有和接口401同樣結(jié)構(gòu)的接口431-1~431-M互相連接在一起,這些測(cè)試模塊和圖5中的集成I/O測(cè)試模塊330具有相同的功能。耦合于目標(biāo)系統(tǒng)接口401之間的I/O測(cè)試模塊430-1,430-2,...,430-M由邏輯I/O控制器415來(lái)提供I/O指示信號(hào),主控單元435控制時(shí)間延遲控制器420來(lái)同步KGIC410和DUTs440-1,440-2,...,440-M的機(jī)器周期。主控單元435產(chǎn)生測(cè)試結(jié)果,這些測(cè)試結(jié)果輸送到處理器450,由處理器450根據(jù)相應(yīng)的程序進(jìn)行處理。
圖7展示了本發(fā)明的另一個(gè)最佳實(shí)施例,在其中,集成電路測(cè)試系統(tǒng)500被用于測(cè)試DUT550,在該實(shí)施例中,DUT550是386DX芯片。測(cè)試系統(tǒng)500包括一個(gè)目標(biāo)系統(tǒng)接口501,接口501包括一套5根高速信號(hào)線501-1,~501-5,高速線路激勵(lì)器以及接收器,用于連接KGIC 386DX芯片510,KGIC 386DX芯片510被包容于目標(biāo)系統(tǒng)中,比如IBM PC AT。5根信號(hào)線501-1,~501-5包括和輸入管腳,輸出管腳,I/O管腳,CLK2管腳以及讀寫信號(hào)線(W/R#)相連的信號(hào)線。和圖5中系統(tǒng)結(jié)構(gòu)相似,測(cè)試系統(tǒng)500包括三個(gè)I/O測(cè)試模塊530-1~530-3,這三個(gè)測(cè)試模塊用于耦合和檢測(cè)KGIC 386DX 510和DUT 386DX 550 KGICI/O上的輸入管腳,輸出管腳以及I/O管腳的信號(hào)。CLK2管腳和讀寫信號(hào)(W/R#)管腳是輸出管腳的一部分。I/O測(cè)試模塊530-1~530-3經(jīng)過(guò)數(shù)據(jù)線501-4從KGIC 386DX芯片510的讀寫端口中接收讀寫信號(hào),信號(hào)的接收通過(guò)DFLOP時(shí)鐘設(shè)備515使用可編程時(shí)間延遲控制器520對(duì)KGIC 510的CLK2信號(hào)進(jìn)行同步。I/O測(cè)試模塊530-1~530-3進(jìn)一步由主控單元570控制,主控單元570控制管腳模式控制接口器560(在圖中用點(diǎn)線表示)。主控單元570進(jìn)一步包括一個(gè)測(cè)試結(jié)果顯示器570-2,控制測(cè)試結(jié)果處理器580的處理器接口570-3。主控單元570進(jìn)一步包括一個(gè)目標(biāo)系統(tǒng)控制接口570-4來(lái)向目標(biāo)系統(tǒng)(也就是IBM PC AT)發(fā)送指令,進(jìn)一步包括可編程時(shí)間延遲控制器570-5來(lái)控制I/O測(cè)試模塊530-1~530-3來(lái)獲得機(jī)器周期的同步,以及容許在每個(gè)機(jī)器周期內(nèi)由于處理速度的變化而帶來(lái)的KGIC510和DUT之間的時(shí)間偏差。在主控單元570的控制下,輸入信號(hào)輸送到KGIC 386DX 510的輸入管腳和I/O管腳中,通過(guò)I/O測(cè)試模塊530-1~530-3,這些輸入信號(hào)也被輸送到DUT 283DX 550的相應(yīng)的輸入管腳中。然后,從KGIC510的輸出管腳和I/O管腳中產(chǎn)生的輸出信號(hào)和從DUT550的相應(yīng)的輸出管腳中產(chǎn)生的輸出信號(hào)進(jìn)行比較。對(duì)DUT550的測(cè)試就這樣可以快速完成,而不需要事先產(chǎn)生一套固定的測(cè)試激勵(lì)信號(hào)。
因此,綜上所述,本發(fā)明提供了一種集成電路測(cè)試技術(shù)和配置系統(tǒng),它能夠克服以前測(cè)試過(guò)程中所遇到的困難。尤其是,它提供了一種集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,在測(cè)試過(guò)程中,測(cè)試模式信號(hào)(測(cè)試輸入激勵(lì))的產(chǎn)生和儲(chǔ)存已經(jīng)不再需要。本發(fā)明也提供了一種新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu),其特征在于,高速集成電路的測(cè)試可以使用簡(jiǎn)單的系統(tǒng)結(jié)構(gòu)來(lái)完成,因此,使用簡(jiǎn)單的低成本的測(cè)試設(shè)備進(jìn)行高速測(cè)試,也就具有經(jīng)濟(jì)性。本發(fā)明揭示的系統(tǒng)結(jié)構(gòu)并不需要復(fù)雜的硬件支持,也不需要復(fù)雜的軟件來(lái)對(duì)測(cè)試模式信號(hào)的輸入,輸出信號(hào)的收集和比較進(jìn)行精確控制。本發(fā)明揭示的新的集成電路測(cè)試技術(shù)和系統(tǒng)結(jié)構(gòu)允許對(duì)測(cè)試順序和測(cè)試配置進(jìn)行靈活安排,而不會(huì)像傳統(tǒng)測(cè)試技術(shù)那樣受到模擬分析類型的限制。
當(dāng)我們?cè)谶@里對(duì)本發(fā)明的一些特殊的細(xì)節(jié)進(jìn)行演示和描述的同時(shí),不能將這里的揭示當(dāng)成是一種限制,在閱讀上文后,業(yè)界人士就知道可以有許多改變和修正。因此,可將申請(qǐng)案的權(quán)利要求解釋成涵蓋在本發(fā)明原始精神和領(lǐng)域下的所有改變和修正。
權(quán)利要求
1.一個(gè)實(shí)時(shí)集成電路測(cè)試系統(tǒng)利用已知是正確的(known-good)IC(KGIC)進(jìn)行DUT IC測(cè)試,其特征在于其集成電路測(cè)試系統(tǒng)包含一個(gè)包容上述已知是正確的(known-good)IC(KGIC)的目標(biāo)系統(tǒng)接口,為上述KGIC產(chǎn)生多數(shù)個(gè)目標(biāo)系統(tǒng)輸入信號(hào),KGIC對(duì)應(yīng)于上述的輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào);一個(gè)輸入信號(hào)傳送器,向上述DUT IC傳送上述目標(biāo)系統(tǒng)的輸入信號(hào),以產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào);以及一個(gè)輸出信號(hào)處理器,用來(lái)接收上述的已知是正確的(known-good)輸出信號(hào)和上述的測(cè)試輸出信號(hào),并對(duì)之進(jìn)行處理以判斷測(cè)試結(jié)果。
2.權(quán)利要求1中的集成電路測(cè)試系統(tǒng),其特征在于進(jìn)一步包含一個(gè)控制器,用來(lái)對(duì)上述的輸入信號(hào),上述的已知是正確的(known-good)輸出信號(hào)和上述的測(cè)試輸出信號(hào),進(jìn)行時(shí)間控制。
3.權(quán)利要求1中的集成電路測(cè)試系統(tǒng),其特征在于上述輸出信號(hào)處理器進(jìn)一步包括一個(gè)輸出信號(hào)同步器來(lái)使上述測(cè)試輸出信號(hào)和上述已知是正確的(known-good)輸出信號(hào)同步。
4.權(quán)利要求3中的集成電路測(cè)試系統(tǒng),其特征在于上述輸入數(shù)據(jù)傳送器進(jìn)一步包括傳送時(shí)間控制器,來(lái)對(duì)向上述DUT IC傳送上述的輸入數(shù)據(jù)進(jìn)行時(shí)間控制。
5.一個(gè)實(shí)時(shí)集成電路測(cè)試系統(tǒng)利用已知是正確的(known-good)IC(KGIC)(結(jié)構(gòu)和功能和上述DUT一樣)進(jìn)行DUT IC測(cè)試,其集成電路測(cè)試系統(tǒng)的特征在于其包含一個(gè)包容上述已知是正確的(known-good)IC(KGIC)的目標(biāo)系統(tǒng)接口,上述目標(biāo)系統(tǒng)執(zhí)行診斷程序,產(chǎn)生多數(shù)個(gè)診斷輸入信號(hào)輸入到上述已知是正確的(known-good)IC(KGIC)中,KGIC對(duì)應(yīng)于上述的輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào);一個(gè)輸入信號(hào)傳送器,向上述DUT IC傳送上述診斷輸入信號(hào),以產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào);以及一個(gè)輸出信號(hào)處理器,用來(lái)接收上述的已知是正確的(known-good)診斷輸出信號(hào)和上述的測(cè)試輸出信號(hào),并對(duì)之進(jìn)行處理以判斷測(cè)試結(jié)果。
6.權(quán)利要求5中的集成電路測(cè)試系統(tǒng),其特征在于上述目標(biāo)系統(tǒng)是一臺(tái)計(jì)算機(jī),上述已知是正確的(known-good)集成電路和上述DUTIC是一個(gè)要在上述計(jì)算機(jī)上實(shí)現(xiàn)的集成電路。
7.權(quán)利要求6中的集成電路測(cè)試系統(tǒng),其特征在于在上述計(jì)算機(jī)上執(zhí)行的診斷程序能夠診斷上述已知是正確的(known-good)集成電路。
8.一個(gè)實(shí)時(shí)集成電路測(cè)試系統(tǒng)利用已知是正確的(known-good)-device(KGD)(結(jié)構(gòu)和功能和上述DUT一樣)進(jìn)行DUT IC測(cè)試,其集成電路測(cè)試系統(tǒng)的特征在于其包含一個(gè)包容上述KGD的目標(biāo)系統(tǒng)接口,產(chǎn)生多數(shù)個(gè)目標(biāo)系統(tǒng)輸入信號(hào)輸入到上述KGD中,KGD對(duì)應(yīng)于上述的輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào);一個(gè)輸入信號(hào)傳送器,向上述DUT傳送多數(shù)個(gè)上述目標(biāo)系統(tǒng)輸入信號(hào),以產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào);以及一個(gè)輸出信號(hào)處理器,用來(lái)接收上述的已知是正確的(known-good)診斷輸出信號(hào)和上述的測(cè)試輸出信號(hào),并對(duì)之進(jìn)行處理以判斷測(cè)試結(jié)果。
9.權(quán)利要求8中的集成電路測(cè)試系統(tǒng),其特征在于其進(jìn)一步包含一個(gè)控制器,用來(lái)對(duì)上述的輸入信號(hào),上述的已知是正確的(known-good)輸出信號(hào),以及上述的測(cè)試輸出信號(hào)進(jìn)行時(shí)間控制。
10.一個(gè)DUT集成電路進(jìn)行高速測(cè)試的方法,其特征在于其包含如下步驟(a)在一個(gè)包容已知是正確的(known-good)IC(KGIC)(其功能和結(jié)構(gòu)和上述DUT一樣)的目標(biāo)系統(tǒng)上執(zhí)行程序,產(chǎn)生多數(shù)個(gè)輸入信號(hào)并且輸送到上述KGIC中,對(duì)應(yīng)于上述輸入信號(hào)產(chǎn)生多數(shù)個(gè)已知是正確的(known-good)輸出信號(hào);(b)傳送上述的輸入信號(hào)到上述DUT IC中,產(chǎn)生多數(shù)個(gè)測(cè)試輸出信號(hào);以及(c)接收上述的已知是正確的(known-good)輸出信號(hào)和上述測(cè)試輸出信號(hào),并進(jìn)行處理判斷其測(cè)試結(jié)果。
11.一個(gè)集成電路測(cè)試激勵(lì)信號(hào)產(chǎn)生系統(tǒng),其特征在于其包含一個(gè)目標(biāo)系統(tǒng),該系統(tǒng)包容一個(gè)已知是正確的(known-good)IC(KGIC),而把上述KGIC作為上述目標(biāo)系統(tǒng)的一個(gè)集成部分來(lái)執(zhí)行程序,直接產(chǎn)生多數(shù)個(gè)輸入信號(hào)輸入到上述KGIC中;以及一個(gè)和上述KGIC相通的測(cè)試激勵(lì)信號(hào)傳輸器,把上述目標(biāo)系統(tǒng)產(chǎn)生的多數(shù)個(gè)輸入信號(hào)作為隨機(jī)的集成電路測(cè)試激勵(lì)信號(hào)輸入到KGIC中。
12.權(quán)利要求11中的集成電路隨機(jī)測(cè)試信號(hào)產(chǎn)生系統(tǒng),其特征在于其進(jìn)一步包含一個(gè)和上述KGIC相通的測(cè)試校驗(yàn)信號(hào)傳輸器,把對(duì)應(yīng)于上述隨機(jī)的目標(biāo)系統(tǒng)產(chǎn)生的輸入信號(hào)而產(chǎn)生的大量KGIC輸出信號(hào)輸入到上述KGIC中,從而,上述KGIC輸出信號(hào)可以用于測(cè)試校驗(yàn)。
全文摘要
本發(fā)明描述的是一個(gè)集成電路測(cè)試系統(tǒng)。該集成電路測(cè)試系統(tǒng)能夠?qū)Υ郎y(cè)集成電路設(shè)備(DUT)進(jìn)行測(cè)試。該集成電路測(cè)試系統(tǒng)包含一個(gè)目標(biāo)系統(tǒng)的接口。該目標(biāo)系統(tǒng)包含一個(gè)結(jié)構(gòu)上功能上和DUT一樣的已知是好的集成電路(KGIC)。KGIC在目標(biāo)系統(tǒng)上實(shí)現(xiàn)后可以用于目標(biāo)系統(tǒng)的常規(guī)操作。目標(biāo)系統(tǒng)運(yùn)行診斷程序來(lái)檢測(cè)KGIC,或者發(fā)送適當(dāng)?shù)闹噶畲偈筀GIC為目標(biāo)系統(tǒng)執(zhí)行不同的功能。本發(fā)明設(shè)計(jì)的接口系統(tǒng)能夠?qū)崟r(shí)捕獲從KGIC發(fā)出的或者向KGIC發(fā)送的信號(hào)。本發(fā)明的測(cè)試系統(tǒng)把KGIC的輸入信號(hào)作為DUT的激勵(lì)信號(hào)輸入DUT。然后把KGIC產(chǎn)生的輸出信號(hào)作為參考信號(hào)和相應(yīng)的DUT的響應(yīng)信號(hào)進(jìn)行比較,檢測(cè)故障。
文檔編號(hào)G01R31/28GK1454320SQ00819654
公開日2003年11月5日 申請(qǐng)日期2000年4月24日 優(yōu)先權(quán)日2000年4月24日
發(fā)明者陸放 申請(qǐng)人:陸放