具有選擇性形成的金屬罩的集成電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了形成使用在柵極之上的選擇性形成的且至少部分氧化的金屬罩的集成電路結(jié)構(gòu)的方法，以及相關(guān)的結(jié)構(gòu)。在一種實施例中，方法包括：提供包括晶體管的前體結(jié)構(gòu)，晶體管具有金屬柵極；在金屬柵極的暴露部分之上形成止蝕層；至少部分氧化止蝕層；并且在至少部分氧化止蝕層之上形成介電層。
【專利說明】具有選擇性形成的金屬罩的集成電路結(jié)構(gòu)
[0001]相關(guān)申請的交叉引用
[0002]本申請要求在2011年9月15日提交的、題目為“Integrated Circuit StructureHaving Selectively Formed Metal Cap”的美國專利申請S/N: 13/233，064 的優(yōu)先權(quán)，該專利申請的內(nèi)容通過引用全文并入本文。
【技術(shù)領(lǐng)域】
[0003]本文所公開的主題涉及形成集成電路的方法以及由其形成的結(jié)構(gòu)。更特別地，本發(fā)明的各方面涉及形成與晶體管的無邊界接觸件。
【背景技術(shù)】
[0004]照常規(guī)，在具有全金屬柵極(FMG)的晶體管中形成自對準(zhǔn)接觸件包括使用介電罩以及在該罩之上的高k值材料層，該高k值材料層在自對準(zhǔn)過程中充當(dāng)止蝕層。介電罩和高k值材料的組合對于形成替代金屬柵極(RMG)同樣有用。但是，高k值材料在RMG方案中必須在介電罩之后形成。在該方案中，高k值材料保留于最終的集成電路器件(包括該結(jié)構(gòu))內(nèi)。該高k值層存在于最終的集成電路器件內(nèi)會增加在集成電路內(nèi)的電容效應(yīng)。所增加的電容能夠不利地影響器件的性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明公開了形成集成電路結(jié)構(gòu)的方法，該集成電路結(jié)構(gòu)使用在柵極之上的選擇性形成的且至少部分氧化的金屬罩。在一種實施例中，方法包括:提供包括晶體管的前體結(jié)構(gòu)，該晶體管具有金屬柵極；在金屬柵極的暴露部分之上形成止蝕層；至少部分氧化止蝕層；并且在至少部分氧化的止蝕層之上形成介電層。
[0006]本發(fā)明的第一方面包括一種方法，該方法包括:提供包括具有金屬柵極的晶體管的前體結(jié)構(gòu)；在金屬柵極的暴露部分之上形成止蝕層；至少部分氧化止蝕層；并且在至少部分氧化的止蝕層之上形成介電層。
[0007]本發(fā)明的第二方面包括一種形成集成電路結(jié)構(gòu)的方法，該方法包括:形成具有暴露的金屬柵極以及與暴露的金屬柵極相鄰的間隔物的晶體管結(jié)構(gòu)；在暴露的金屬柵極之上沉積止蝕層，除了間隔物之外；基本上氧化整個止蝕層；并且在止蝕層之上形成介電層。
[0008]本發(fā)明的第三方面包括一種集成電路結(jié)構(gòu)，該集成電路結(jié)構(gòu)具有:基板；位于基板之上的金屬柵極；在基板之上的且基本上包圍金屬柵極的至少一個內(nèi)襯層；以及直接位于金屬柵極之上的至少部分氧化的止蝕層，該止蝕層包括鈷(Co)、錳(Mn)、鎢(W)、銥(Ir)、錯(Rh)或釕(Ru)中的至少一項。
【專利附圖】

【附圖說明】
[0009]本發(fā)明的這些及其他特征根據(jù)下面結(jié)合用于示出本發(fā)明的各種實施例的附圖進(jìn)行的關(guān)于本發(fā)明的各方面的詳細(xì)描述更容易理解，在附圖中:[0010]圖1示出了常規(guī)集成電路結(jié)構(gòu)的截面圖。
[0011]圖2示出了圖1的集成電路結(jié)構(gòu)在根據(jù)實施例執(zhí)行的處理步驟之后的截面圖。
[0012]圖3示出了圖2的集成電路結(jié)構(gòu)在根據(jù)實施例執(zhí)行的處理步驟之后的截面圖。
[0013]圖4示出了圖3的集成電路結(jié)構(gòu)在根據(jù)實施例執(zhí)行的處理步驟之后的截面圖。
[0014]圖5示出了圖4的集成電路結(jié)構(gòu)在根據(jù)實施例執(zhí)行的處理步驟之后的截面圖。
[0015]圖6示出了根據(jù)實施例的集成電路結(jié)構(gòu)的截面圖。
[0016]圖7示出了根據(jù)可替換的實施例的集成電路結(jié)構(gòu)的截面圖。
[0017]應(yīng)當(dāng)注意，本發(fā)明的附圖并不一定是按比例的。附圖意在僅示出本發(fā)明的典型方面，并因此不應(yīng)被認(rèn)為是對本發(fā)明的范圍的限定。在附圖中，相似的編號在不同的附圖中代表相似的元件。
【具體實施方式】
[0018]本文所公開的主題涉及形成具有在柵極之上的至少部分氧化的金屬罩的集成電路結(jié)構(gòu)的方法，以及這樣形成的結(jié)構(gòu)。更具體地，本發(fā)明的各方面提供具有選擇性形成的且至少部分氧化的金屬罩的集成電路結(jié)構(gòu)，以及用于形成這樣的結(jié)構(gòu)的解決方案。
[0019]在一種實施例中，本發(fā)明的各方面包括一種形成集成電路結(jié)構(gòu)的方法。該方法可以包括在金屬柵極的暴露部分之上選擇性地形成(例如，沉積)金屬，其中金屬柵極基本上分別包含于相鄰的金屬內(nèi)襯和高k值的內(nèi)襯層之內(nèi)。金屬能夠按照包括化學(xué)氣相沉積(CVD)、原子層沉積(ALD)或無電沉積(electroless deposition)在內(nèi)的若干方式之一來沉積達(dá)大約0.5-10納米的厚度。金屬然后被氧化以形成選擇性地位于金屬柵極之上的止蝕層。在某些情況下，金屬只是被部分氧化，使得外部區(qū)域被氧化而核心區(qū)域未氧化，其中核心區(qū)域直接接觸金屬柵極。
[0020]另一種實施例包括一種形成集成電路結(jié)構(gòu)的方法，該方法包括:形成具有暴露的金屬柵極的晶體管結(jié)構(gòu)；選擇性地將止蝕層(etch stop layer)沉積于暴露的金屬柵極之上；基本上氧化整個止蝕層；并且在止蝕層之上形成介電層。
[0021]另一種實施例包括一種具有金屬柵極以及直接形成于金屬柵極之上的選擇性沉積的止蝕層的集成電路結(jié)構(gòu)。止蝕層至少被部分氧化，并且可以包括鈷(Co)、錳(Mn)、鎢(W)、銥(Ir)、銠(Rh)或釕(Ru)中的一項或多項。在一種實施例中，止蝕層的內(nèi)部(或核心)區(qū)域沒有被氧化，而止蝕層的外面部分被氧化。在另一種實施例中，基本上整個止蝕層都被氧化。
[0022]轉(zhuǎn)至圖1，圖中示出了現(xiàn)有技術(shù)的前體集成電路(IC)結(jié)構(gòu)2的截面圖。如同本文將進(jìn)一步描述的，該前體IC結(jié)構(gòu)2可以根據(jù)實施例被依次處理，以便形成非常規(guī)的集成電路結(jié)構(gòu)。如圖所示，前體IC結(jié)構(gòu)2包括常規(guī)基板4?；?可以包括硅、鍺、硅鍺、碳化硅以及基本由具有由化學(xué)式AlxlGaX2InX3AsY1PY2NY3SbY4定義的組成的一種或多種II1-V族化合物半導(dǎo)體構(gòu)成的那些半導(dǎo)體中的至少一項，其中X1、X2、X3、Y1、Y2、Y3及Y4代表相對比例，每個都大于或等于0，且Χ1+Χ2+Χ3+Υ1+Υ2+Υ3+Υ4=1 (I是總的相對摩爾量)。其他合適的基板包括具有組成ZnA1CdA2SeB1TeB2的I1-VI族化合物半導(dǎo)體，其中A1、A2、B1及B2是相對比例，每個都大于或等于0，且A1+A2+B1+B2=1 (I是總的摩爾量)。而且，部分或整個半導(dǎo)體基板4會反生應(yīng)變。[0023]前體IC結(jié)構(gòu)2還包括形成于基板4之上的兩個常規(guī)的晶體管結(jié)構(gòu)6 (例如，場效應(yīng)晶體管或FET)。由于這些常規(guī)的晶體管結(jié)構(gòu)6的形成在本【技術(shù)領(lǐng)域】中是已知的，因而關(guān)于用來形成這些晶體管結(jié)構(gòu)6的方法的描述在本文中被省略。另外，本文所描述的過程還可以應(yīng)用于這些常規(guī)的晶體管結(jié)構(gòu)6中的一個或多個，盡管這些過程在本文中可能僅參照單個晶體管結(jié)構(gòu)6來描述。
[0024]在某些實施例中，一個或多個晶體管結(jié)構(gòu)6可以包括金屬柵極8，該金屬柵極8可以由鋁(Al)、銅(Cu)、銠(Rh)、銥(Ir)、釕(Rh)或鎢(W)中的一項或多項形成。晶體管結(jié)構(gòu)6還可以包括為金屬柵極8加襯里的金屬內(nèi)襯10，其中金屬內(nèi)襯10包括鉭(例如，氮化鉭，TaN)、鎢(例如，氮化鎢，WN)或鈦(例如，氮化鈦，TiN)中的一項或多項。金屬內(nèi)襯10接觸金屬棚極8并且可以基本上包圍或環(huán)繞著金屬棚極8。包圍金屬內(nèi)襯10的是聞k值(或者，聞介電常數(shù))的內(nèi)襯12，該內(nèi)襯12可以由任何高介電常數(shù)的材料形成，例如，金屬氧化物，如氧化鉭(Ta2O5 )、鈦酸鋇(BaTiO3)、氧化鉿(HfO2 )、氧化錯(ZrO2 )、氧化招(Al2O3),或者金屬娃酸鹽，如硅酸鉿(HfA1SiA20A3)或硅酸鉿氧氮化物(HfA1SiA20A3NA4)，其中Al、A2、A3及A4代表相對比例，每個均大于或等于O,且Al+A2+A3+A4=l (I是總的相對摩爾量)。
[0025]高k值的內(nèi)襯12與間隔物14相毗鄰，該間隔物可以由常規(guī)的間隔材料(例如，氮化硅，Si3N4)形成。這些間隔物14近似位于與金屬柵極8相鄰或鄰接之處，并且可以基本上包圍金屬柵極8。還示出的是包含于晶體管結(jié)構(gòu)6內(nèi)的導(dǎo)電層16，該導(dǎo)電層16可以由用于執(zhí)行與晶體管結(jié)構(gòu)6相關(guān)的功能的任何合適的接觸金屬形成。
[0026]圖2示出了對圖1的前體集成電路結(jié)構(gòu)2執(zhí)行的過程，其中該過程是根據(jù)實施例執(zhí)行的方法的一部分。如圖所示，圖2示出了為金屬柵極8選擇性地形成止蝕層(例如，金屬止蝕層)18。在一種實施例中，止蝕層18可以通過包括化學(xué)氣相沉積(CVD)、原子層沉積(ALD)或無電沉積在內(nèi)的一種或多種可選擇的沉積技術(shù)來形成于金屬柵極8之上。止蝕層18在某些實施例中可以沉積達(dá)大約0.5-10納米(nm)的厚度。止蝕層18可以包括鈷(Co)、錳(Mn)或釕(Ru)中的一項或多項。在某些實施例中，止蝕層18僅選擇性地形成于金屬柵極8之上。在其他實施例中，為金屬柵極8以及金屬內(nèi)襯10和高k值的內(nèi)襯12選擇性地形成止蝕層18。沉積技術(shù)可以對半導(dǎo)體結(jié)構(gòu)6的頂部或平面部分具有選擇性，但除了間隔物14之外。如同本文所使用的,術(shù)語“選擇性的(selective)”可以是包容性術(shù)語(inclusiveterm)，使得形成對第二層有“選擇性”的第一層意指第一層僅形成于第二層之上。正因如此，層在某些實施例中被形成，不包括其他未提及的層(例如，相鄰層)。
[0027]如同本文將進(jìn)一步描述的，與使用覆蓋于柵極和間隔物兩者之上的整體高k值的層的常規(guī)集成電路結(jié)構(gòu)相比較，為金屬柵極8選擇性地形成止蝕層18允許具有降低的電容效應(yīng)的金屬柵極的電絕緣。在金屬柵極8的材料與周圍絕緣體的材料(例如，間隔物14)之間的對照(contrast)允許沉積對金屬柵極8有選擇性的止蝕層18。
[0028]圖3示出了為形成氧化金屬止蝕層(或氧化止蝕層)20而至少部分氧化圖2的止蝕層18的過程。氧化止蝕層20可以通過含有等離子體的過程或者在含有氧氣的或含有臭氧的氣氛中的熱過程來部分氧化或完全氧化。氧化過程允許氧化止蝕層20充當(dāng)在金屬柵極8與隨后形成的接觸層(如同參照圖6和7所示出及描述的)之間的有效絕緣體。如圖所示，圖3示出了根據(jù)實施例的完全氧化止蝕層20。
[0029]圖4示出了在圖3的結(jié)構(gòu)之上形成介電層22和介電層24的過程。介電層22、24可以包括一種或多種常規(guī)的介電材料,例如，二氧化硅(SiO2)、氮化硅(Si 3N4 )、碳化硅(SiC)、氧氫摻雜型碳化硅(SiCOH)等。這些介電層22、24可以使用例如化學(xué)氣相沉積、旋涂法等常規(guī)技術(shù)來形成。應(yīng)當(dāng)理解，這些介電層22、24能夠被形成為單個介電層或多個介電層，這是本【技術(shù)領(lǐng)域】所已知的。
[0030]圖5示出了分別在介電層22和介電層24中形成開口 26的過程。開口 26被形成以使導(dǎo)電層16沿著間隔物14的邊露出，用于接觸的后續(xù)形成(圖6和7)。開口 26可以使用任何常規(guī)的蝕刻技術(shù)來形成，并且優(yōu)選地被選擇性形成(各向異性地)。在某些情況下，開口 26可以是自對準(zhǔn)的，也就是，開口 26的形成由下墊層(例如，氧化止蝕層20和間隔物14)的抗蝕性決定。在任何情況下，氧化止蝕層20能夠充當(dāng)在金屬柵極8之上的止蝕層，以保護(hù)柵極8在蝕刻過程中免受物理損壞。另外，氧化止蝕層20能夠使柵極與形成于開口 26內(nèi)的以后形成的觸頭(例如，在圖6和7中的觸頭28)物理及電隔離。
[0031]圖6示出了在開口 26內(nèi)形成至導(dǎo)電層16的觸頭28的過程。觸頭28可以使用任何常規(guī)的方法(例如，沉積和/或外延生長)來形成，并且可以由包括Cu、W等中的一項或多項在內(nèi)的常規(guī)接觸材料形成。觸頭28可以通過例如填充開口來形成，并且多余的接觸材料可以使用常規(guī)方法(例如，CMP或其他拋光/平坦化方法)回蝕或(否則的話)去除。氧化止蝕層20能夠使金屬柵極8與觸頭28在觸頭28的形成期間及之后物理及電隔離(或分離)。如圖所示，該最終的集成電路結(jié)構(gòu)102包括:基板4 ;位于基板4之上的金屬柵極8 ;在基板4之上且基本上包圍金屬柵極8的至少一個內(nèi)襯層(金屬內(nèi)襯10或高k值的內(nèi)襯12);以及直接位于金屬柵極8之上的氧化止蝕層20。如本文所描述的，氧化止蝕層20可以包括鈷(Co)、錳(Mn)或釕(Ru)中的至少一項，并且近似被完全氧化。
[0032]圖7示出了集成電路結(jié)構(gòu)202的一種可替換實施例，其中止蝕層20只是被部分氧化。在這種情況下，止蝕層20包括與金屬柵極8直接接觸的未氧化的核心區(qū)域30，以及基本上包圍核心區(qū)域30 (除核心區(qū)域30的與金屬柵極8接觸的部分外)的外部(或周圍)區(qū)域32。外部區(qū)域32可以使用本文所描述的常規(guī)技術(shù)來氧化，并且在某些情況下通過在氧化過程中部分氧化止蝕層20來形成，使得內(nèi)核30保留為未氧化的。
[0033]本文所使用的術(shù)語僅用于描述特定實施例，而并非旨在對本公開內(nèi)容的限定。如同本文所使用的，單數(shù)形式“一”、“一個”及“該”意指同樣包括復(fù)數(shù)形式，除非上下文另有清楚說明。還應(yīng)當(dāng)理解，術(shù)語“包括”和/或“包含”在用于本說明書時指示存在著所闡明的特征、整數(shù)、步驟、操作、元件和/或構(gòu)件，但是并不排除存在或另加一個或多個其他特征、整數(shù)、步驟、操作、元件、構(gòu)件和/或它們的分組。
[0034]在下面的權(quán)利要求書中的相應(yīng)的結(jié)構(gòu)、材料、動作以及所有方法或步驟加功能元件的等同物意指包括用于結(jié)合所特別聲明的其他要求權(quán)利的要件來執(zhí)行功能的任何結(jié)構(gòu)、材料或動作。本公開內(nèi)容的描述已經(jīng)為了說明和描述而給出，但是并非意指為窮盡性的或者將本公開內(nèi)容限定于所公開的形式。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚不脫離本公開內(nèi)容的范圍和精神的許多修改和變化。實施例被選擇并被描述，以便最佳地解釋本公開內(nèi)容的原理及實際應(yīng)用，并且使本領(lǐng)域技術(shù)人員能夠理解用于具有適合于可想到的特定用途的各種修改的各種實施例的公開內(nèi)容。
【權(quán)利要求】
1.一種形成集成電路結(jié)構(gòu)的方法，所述方法包括: 提供包括晶體管(6)的前體結(jié)構(gòu)，所述晶體管具有金屬柵極(8)以及與所述金屬柵極相鄰的間隔物(14); 在所述金屬柵極的暴露部分之上形成止蝕層(18)； 至少部分氧化(20)所述止蝕層；以及 在所述至少部分氧化的止蝕層之上形成介電層(22 )。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述介電層內(nèi)形成延伸至所述止蝕層(20)的開口(26);以及 在所述開口內(nèi)形成觸頭(28)。
3.根據(jù)權(quán)利要求2所述的方法，其中在所述介電層內(nèi)形成所述開口包括蝕刻所述介電層，其中所述止蝕層在蝕刻期間防止對所述金屬柵極的蝕刻，并且其中所述止蝕層在形成所述觸頭之后使所述金屬柵極與所述觸頭物理及電隔離。
4.根據(jù)權(quán)利要求1所述的方法，其中所述止蝕層作為金屬層僅選擇性地形成于所述金屬柵極的所述暴露部分之上。
5.根據(jù)權(quán)利要求4所述的方法，其中對所述止蝕層的至少部分氧化包括氧化基本上整個所述止蝕層。
6.根據(jù)權(quán)利要求4所述的方法，其中對所述止蝕層的至少部分氧化包括僅氧化所述止蝕層的外面部分(32)。
7.根據(jù)權(quán)利要求4所述的方法，其中所述金屬層包括鈷(Co)、錳(Mn)、鎢(W)、銥(Ir)、錯(Rh)或釕(Ru)中的至少一項。
8.根據(jù)權(quán)利要求1所述的方法，其中所述止蝕層的形成包括僅將所述止蝕層沉積于所述金屬柵極的所述暴露部分之上。
9.根據(jù)權(quán)利要求8所述的方法，其中沉積使用化學(xué)氣相沉積(CVD)、原子層沉積(ALD)或無電沉積來執(zhí)行。
10.根據(jù)權(quán)利要求1所述的方法，其中所述止蝕層具有在大約0.5納米與10納米之間的厚度。
11.根據(jù)權(quán)利要求1所述的方法，還包括:在與所述金屬柵極鄰接的金屬內(nèi)襯(10)之上以及與所述金屬內(nèi)襯鄰 接的高k值的內(nèi)襯(12)之上選擇性地形成所述止蝕層。
12.—種形成集成電路結(jié)構(gòu)的方法，所述方法包括: 形成晶體管結(jié)構(gòu)(6)，所述晶體管結(jié)構(gòu)具有暴露的金屬柵極(8)以及與所述暴露的金屬柵極相鄰的間隔物(14); 在所述暴露的金屬柵極之上沉積止蝕層(18)，除所述間隔物外； 基本上氧化(20)整個所述止蝕層；以及 在所述止蝕層之上形成介電層(22 )。
13.根據(jù)權(quán)利要求12所述的方法，還包括: 在所述介電層內(nèi)形成延伸至所述止蝕層的開口(26);并且 在所述開口內(nèi)形成觸頭(28)。
14.根據(jù)權(quán)利要求13所述的方法，其中在所述介電層內(nèi)形成所述開口包括蝕刻所述介電層，并且其中所述止蝕層在蝕刻期間防止對所述金屬柵極的蝕刻，并且其中所述止蝕層在形成所述觸頭之后使所述金屬柵極與所述觸頭物理及電隔離。
15.根據(jù)權(quán)利要求12所述的方法，其中所述止蝕層是包括鈷(Co)、錳(Mn)或釕(Ru)中的至少一項的金屬層。
16.根據(jù)權(quán)利要求12所述的方法，其中所述止蝕層的沉積包括僅在所述暴露的金屬柵極之上沉積所述止蝕層，并且使用化學(xué)氣相沉積(CVD)、原子層沉積(ALD)或無電沉積來執(zhí)行。
17.一種集成電路結(jié)構(gòu)，包括: 基板(4)； 位于所述基板之上的金屬柵極(6)； 在所述基板之上且基本上包圍所述金屬柵極的至少一個內(nèi)襯層(12);以及直接位于所述金屬柵極之上的至少部分氧化的止蝕層(30，32)，所述止蝕層包括鈷(Co)、錳(Mn)、鎢(W)、銥(Ir)、銠(Rh)或釕(Ru)中的至少一項。
18.根據(jù)權(quán)利要求17所述的集成電路結(jié)構(gòu)，還包括與所述至少一個內(nèi)襯層相鄰的間隔物部件(14)，其中所述止蝕層僅形成于所述金屬柵極及所述至少一個內(nèi)襯層之上。
19.根據(jù)權(quán)利要求17所述的集成電路結(jié)構(gòu)，其中所述止蝕層只是被部分氧化。
20.根據(jù)權(quán)利要求1 7所述的集成電路結(jié)構(gòu)，其中所述止蝕層被完全氧化。
【文檔編號】H01L29/78GK103828026SQ201280044778
【公開日】2014年5月28日 申請日期:2012年6月13日 優(yōu)先權(quán)日:2011年9月15日
【發(fā)明者】楊智超, D·V·霍拉克, 查爾斯·W·庫布爾格三世, P·邵姆 申請人:國際商業(yè)機(jī)器公司