一種高速寬帶硅光轉接板的制造方法及硅基光互連器件的制作方法
【專利摘要】本發(fā)明公開了一種高速寬帶硅光轉接板的制造方法及硅基光互連器件，其通過第一和第二RDL把光子器件和TSV溝通；通過第一、第二凸點將第一電子器件和第二電子器件和光子器件連接；通過TSV和背面第三RDL、第三凸點和基板連接，實現(xiàn)基板和正面CMOS/光子器件的溝通；本發(fā)明將先進的CMOS芯片和單片多種硅光器件的混合集成；本發(fā)明同時保證了高性能硅光器件在SOI襯底的單片集成和CMOS芯片的先進制造，允許二者都是用各種最先進和方便的工藝進行制造，充分借用CMOS工藝進而能大幅降低成本；本發(fā)明將單片集成的硅光子器件和先進COMS芯片通過TSV技術完成超短距離高速電學互連，實現(xiàn)高速寬帶硅光互連。
【專利說明】一種高速寬帶硅光轉接板的制造方法及硅基光互連器件
【技術領域】
[0001]本發(fā)明涉及微電子【技術領域】，尤其涉及一種高速寬帶硅光轉接板的制造方法及硅基光互連器件。
【背景技術】
[0002]在光電模塊中，主要包括兩個部分:光學部分芯片和匹配及控制電路。其中，光子芯片主要包括有源和無源的兩種。有源的主要包括光電調制器(modulator)、光電探測器(photodetector),無源器件則主要是一些復用/解復用(mux、demux)和光學波導等。電芯片則主要涉及到光電調制器的驅動(Driver)、光電探測器的放大器(跨阻放大器TIA或者限制放大器LA或者其他類型的放大器)、還有其他一些匹配和控制電路，例如時鐘恢復(Q)R)、串并轉換(Serdes)、開關電路(Switches)等。
[0003]目前這類光電模塊多是集成在PCB板上，將分立的光芯片和與之對應的電芯片通過wirebonding和flipchip的方式分別進行裝配。其中wirebonding方式雖然裝配方便，但是因為損耗等問題，在高頻高速系統(tǒng)中RC延遲和電感效應明顯這些缺陷使其應用受限，需要盡可能縮短wirebonding金線的長度來減小損耗,在未來100G甚至Tbit傳輸?shù)南到y(tǒng)中，幾乎難以應用。flipchip的方式因為采用直接互連的方式，可以很大程度的避免金線的損耗，但是隨著COMS芯片工藝節(jié)點的不斷縮小，而繼續(xù)降低PCB版的電路線寬和線距難度較大，目前工藝水平仍然停留在微米量級，如果要把已經是封裝體的電芯片裝配到PCB基板上，顯然會增加成本和功耗，也不利于緊湊型、小型化集成。
[0004]另一方面，硅基光傳輸模塊的領域內，其發(fā)展趨勢是把硅基光子器件和電學芯片兩者都通過傳統(tǒng)CMOS工藝直接印制在硅wafer上，例如Cisco的CPAK100G光模塊，還有IBM采用90nm COMS工藝將電學和光學部分(除激光器之外的硅基光子器件)實現(xiàn)片上集成。對于這種采用成熟的COMS工藝來同時完成電學和光學部分的新技術，很多公司和研究團隊認為在設計和量產中會有各種問題出現(xiàn)，例如Intel就認為，按照摩爾定律的發(fā)展，COMS的工藝節(jié)點勢必會越來越小，Intel的14nm Broadwell已經宣布會在2014年第一季度開始投產。而對于光子器件而言，其工藝量級還停留在幾十微米或者是幾百納米，這個節(jié)點的工藝足以保證現(xiàn)有光學器件的性能實現(xiàn)。二者在工藝節(jié)點不匹配的發(fā)展趨勢決定了把光學和電學部分利用同種COMS工藝來完成，顯然不合適，從成本控制來考慮，也不是最佳的選擇。

【發(fā)明內容】

[0005]本部分的目的在于概述本發(fā)明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發(fā)明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發(fā)明名稱的目的模糊，而這種簡化或省略不能用于限制本發(fā)明的范圍。
[0006]鑒于上述和/或現(xiàn)有高速寬帶硅光轉接板中存在的問題，提出了本發(fā)明。
[0007]因此,本發(fā)明的一個目的是通過TSV(Through-Silicon Via)技術解決在高速大帶寬信息傳輸中硅基光學互連中光學芯片及其控制電路高速高密度集成問題，主要將硅基光子器件單片集成和2.5D轉接板技術結合，形成功能硅光轉接板，解決光子器件和電子芯片的高速高密度互連這一關鍵技術問題。
[0008]為解決上述技術問題，本發(fā)明提供了如下技術方案:一種高速寬帶硅光轉接板的制造方法，包括，提供一實現(xiàn)了光子器件單片集成的半導體襯底，所述半導體襯底具有正面和背面，其上設置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸；自所述半導體襯底的正面向背面形成TSV深孔；在所述正面以及所述TSV深孔內沉積絕緣層；形成與所述半導體襯底上的金屬接觸互連的光子器件接觸孔；在絕緣層上以及與金屬接觸互連的光子器件接觸孔內沉積擴散阻擋層和種子層，并在正面以及所述光子器件接觸孔和TSV深孔中填充導電金屬；在所述正面形成與所述光子器件接觸孔內的導電金屬相電性連接的第一 RDL和第一凸點，以及與所述TSV深孔內的導電金屬相電性連接的第二 RDL和第二凸點；自所述背面開始減薄所述半導體襯底直至露出所述TSV深孔的導電金屬；在所述背面形成與所述TSV深孔內的導電金屬相電性連接的第三RDL和第三凸點；將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接。
[0009]作為本發(fā)明所述高速寬帶硅光轉接板的制造方法的一種優(yōu)選方案，其中:所述提供一實現(xiàn)了光子器件單片集成的半導體襯底，其制作步驟包括:提供一絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設置于所述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面；在所述頂部硅層上形成絕緣材料層，以完成光子器件的制造，且所述光子器件具有接觸區(qū)；在所述接觸區(qū)上形成有金屬接觸；在所述金屬接觸上形成刻蝕停止層，所述刻蝕停止層的折射率小于硅材料的折射率；在所述第一主面以及刻蝕停止層上形成不會影響所述半導體襯底光學傳輸性能的表面鈍化層，且表面鈍化層的折射率小于硅材料的折射率；對所形成的表面鈍化層平坦化得到所述集成了光子器件的半導體襯底。
[0010]作為本發(fā)明所述高速寬帶硅光轉接板的制造方法的一種優(yōu)選方案，其中:在所述光子器件接觸孔和TSV深孔中填充導電金屬后，還包括，化學機械平坦化工藝，去除所述正面的阻擋層、種子層以及導電金屬。
[0011]作為本發(fā)明所述高速寬帶硅光轉接板的制造方法的一種優(yōu)選方案，其中:在所述正面形成與所述光子器件接觸孔內的導電金屬相電性連接的第一 RDL和第一凸點，以及與所述TSV深孔內的導電金屬相電性連接的第二 RDL和第二凸點后，自所述背面開始減薄所述半導體襯底直至露出所述TSV深孔的導電金屬前，還包括，在所述正面臨時鍵合晶圓載板。
[0012]作為本發(fā)明所述高速寬帶硅光轉接板的制造方法的一種優(yōu)選方案，其中:在所述背面形成與所述TSV深孔內的導電金屬相電性連接的第三RDL和第三凸點后，將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接前，還包括，解除臨時鍵合，去掉所述晶圓載板。
[0013]作為本發(fā)明所述高速寬帶硅光轉接板的制造方法的一種優(yōu)選方案，其中:將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接后，還包括，將所述第三凸點與基板相連接，完成到基板的裝配。
[0014]本發(fā)明的另一個目的是，提供一種硅基光互連器件，以形成功能硅光轉接板，解決光子器件和先進COMS電子芯片的高速高密度短距離互連這一關鍵技術問題。[0015]為解決上述技術問題，本發(fā)明提供了如下技術方案:一種硅基光互連器件，包括，集成了光子器件的半導體襯底，所述半導體襯底具有正面和背面，所述半導體襯底上設置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸；光子器件接觸孔，所述光子器件接觸孔與所述半導體襯底上的金屬接觸互連，且由光子器件接觸孔內壁向光子器件接觸孔中心依次設置有阻擋層、種子層以及導電金屬，其與所述第一 RDL和第一凸點相連接；TSV深孔，所述TSV深孔由TSV深孔內壁向TSV深孔中心依次設置有絕緣層、阻擋層、種子層以及導電金屬，其一端與所述正面的第二 RDL和第二凸點相連接，另一端與所述背面的第三RDL和第三凸點相連接；第一電子器件與所述第一凸點形成電性連接；第二電子器件與所述第二凸點形成電性連接。
[0016]作為本發(fā)明所述硅基光互連器件的一種優(yōu)選方案，其中:所述半導體襯底為絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設置于所述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面。
[0017]作為本發(fā)明所述硅基光互連器件的一種優(yōu)選方案，其中:所述頂部硅層上還設置有，絕緣材料層，用以完成光子器件的制造；表面鈍化層，所述表面鈍化層的折射率小于硅材料的折射率。
[0018]作為本發(fā)明所述硅基光互連器件的一種優(yōu)選方案，其中:所述硅基光互連器件還包括，基板，所述基板與所述第三凸點相連接。
[0019]本發(fā)明提供了一種高速寬帶硅光轉接板的制造方法及硅基光互連器件，與現(xiàn)有技術相比，其有益效果為:
[0020](I)省去光電模塊中光子芯片的單獨制造、分別對準、逐個裝配步驟；進而實現(xiàn)在SOI wafer上硅基光子器件單片集成工藝；
[0021](2)充分借用CMOS工藝完成電子芯片的制造，進而大幅降低光電混合集成的成本；
[0022](3)能夠減小模塊尺寸，增加光網絡設備的端口密度，降低功耗；
[0023](4)利用TSV(Through-Silicon Via)技術,在已經完成單片集成有源無源光子器件的Silicon photonics wafer上進行通孔和再布線，為光芯片及其控制芯片提供超短距離電氣互連，能夠提高集成密度，降低互連線對高頻高速的影響；
[0024](5) SOI wafer上的RDL更適合裝配性能更高、技術節(jié)點不斷縮小的先進COMS電
-H-* I I
心片；
[0025](6)適合片上光電三維集成；實現(xiàn)高速計算、高速寬帶信號傳輸。
【專利附圖】

【附圖說明】
[0026]為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0027]圖1?圖11為本發(fā)明所述一種高速寬帶硅光轉接板的制造方法的各步驟得到的廣品的不意圖；
[0028]圖12?圖19為本發(fā)明所述集成了光子器件的半導體襯底的制造方法的各步驟得到的產品的示意圖；
[0029]圖20為本發(fā)明中通過光刻定義所述金屬接觸的結構示意圖；
[0030]圖21為CMP工藝平坦化得到產品的示意圖；
[0031]圖22為臨時鍵合晶圓載板得到產品的結構示意圖；
[0032]圖23為將第三凸點與基板相連接得到產品的結構示意圖；
[0033]圖24為本發(fā)明所述高速寬帶硅光轉接板的制造方法的流程示意圖；
[0034]同時，其中，
[0035]圖11為本發(fā)明所述硅基光互連器件的一個實施例的剖面示意圖；
[0036]圖23為本發(fā)明所述硅基光互連器件的另一個實施例的剖面示意圖。
【具體實施方式】
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0038]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0039]其次，本發(fā)明結合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
[0040]本發(fā)明提出了一種高速寬帶硅光轉接板的制造方法700，請參考圖24所示，該制造方法包括如下步驟。
[0041]步驟710，首先提供一實現(xiàn)了光子器件單片集成的半導體襯底，所述半導體襯底具有正面和背面，其上設置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸。
[0042]具體的，如圖1所示，所述提供一實現(xiàn)了光子器件單片集成的半導體襯底，其實是提供一實現(xiàn)了光子器件單片集成的半導體襯底，在光子器件100上或者周圍設置接觸區(qū)101，即為離子摻雜區(qū)，所述離子摻雜區(qū)會和金屬薄層形成金屬硅化物，在接觸區(qū)101上形成金屬接觸102。所述的光子器件100可以為硅光電調制器和/或硅/鍺光電探測器和/或陣列波導光柵；或者是除此之外的其他工藝兼容的光子器件，例如taper端面波導等硅基光子器件。
[0043]而在另一個實施方式中，所述集成了光子器件的半導體襯底，可以通過如下工藝制作，參見圖12?圖19以及圖1:
[0044]Dl:如圖12所示，所述半導體襯底采用絕緣體上硅晶片，其包括了頂部硅層10，硅襯底30，以及設置于所述頂部硅層10和所述硅襯底30之間的氧化物絕緣層20，所述絕緣
體上硅晶片具有第一主面和第二主面。
[0045]D2:參見圖13,通過光刻、刻蝕、氣相沉積、循環(huán)退火、離子注入、金屬化等一系列標準半導體工藝，在所述頂部硅層10上絕緣材料層40完成光子器件100的制造，且所述光子器件100具有接觸區(qū)101。絕緣材料層40的折射率小于硅的折射率，形成陣列波導光柵、鍺光電探測器、鍺/硅光電調制器的上包層，參與到光子鏈路中光學模場設計。[0046]在此實施方式中，將鍺光電探測器集成在所述的絕緣材料層40上，所述鍺光電探測器的有源區(qū)由鍺材料充當，所述硅襯底上的鍺材料可以通過超高真空化學氣相沉積(UHV-CVD)、分子束外延(MBE)等方法選擇性外延，或者是通過鍵合體鍺材料到硅襯底，特別地，為了獲得更好的器件性能，可以對鍺材料進行循環(huán)退火，同時或者是按照一定順序，將陣列波導光柵(AWG)以及硅光電調制器集成在所述的頂部硅層10上。
[0047]D3:在所述接觸區(qū)上形成有金屬接觸，如圖14?圖17所示，先將D2工藝中初步集成了光子器件100的絕緣體上硅晶片涂上光刻膠，然后進行光刻，刻蝕出初步接觸孔60，而后再涂光刻膠，以定義金屬接觸層；接著，光刻、沉積金屬薄層、帶膠剝離沉積金屬薄層，快速退火形成金屬接觸102，在此實施方式中，所述金屬接觸102為金屬硅/鍺化物。
[0048]D4:在所述金屬接觸上沉積刻蝕停止層(Etch stop layer),所述金屬接觸之上形成有刻蝕停止層，作為一個可實施示例，刻蝕停止層可以是硅氮化物；如圖18所示，再次光刻刻蝕，在金屬接觸102表面形成薄的刻蝕停止層103，為了不影響該半導體襯底光學傳輸性能，刻蝕停止層103的折射率要小于硅材料的折射率，例如，可以是硅的氮化物。
[0049]D5:在所述第一主面以及刻蝕停止層上形成不會影響所述半導體襯底光學傳輸性能的表面鈍化層，參見圖19，緊接著，在所述第一主面以及刻蝕停止層103上形成不會影響所述半導體襯底光學傳輸性能的表面鈍化層70，且表面鈍化層70的折射率小于硅材料的折射率，在此實施方式中，表面鈍化層70為二氧化硅。
[0050]D6:參見圖19以及圖1，最后，對所形成的表面鈍化層70進行平坦化處理，得到實現(xiàn)了光子器件100單片集成的半導體襯底。
[0051]在所有光子器件制造完成之后，為保證器件穩(wěn)定性，后續(xù)工藝需要在溫度不超過400°C的條件下進行。
[0052]步驟720，自所述半導體襯底的正面向背面形成TSV深孔。
[0053]如圖2所示，并結合圖19，經過光刻依次刻蝕表層的表面鈍化層70、絕緣材料層40、頂部硅層10以及氧化物絕緣層20直至硅襯底30的一部分，形成所述的TSV(Through-Silicon Via)深孔 200。
[0054]步驟730，在所述正面以及所述TSV深孔內沉積絕緣層。
[0055]如圖3 所示，通過 TEOS (tetra-ethy 1-ortho-siIicate)工藝沉積絕緣層 201,以絕緣好半導體襯底的正面以及TSV深孔200的內壁表面。
[0056]步驟740，形成與所述半導體襯底上的金屬接觸互連的光子器件接觸孔。
[0057]如圖4所示并參見圖20，在形成光子器件接觸孔300時，通過光刻定義所述金屬接觸102的位置，依次刻蝕絕緣層201、表面鈍化層70，然后調整刻蝕工藝刻蝕掉很薄的刻蝕停止層103，形成與所述半導體襯底上的金屬接觸102互連的光子器件接觸孔300。
[0058]步驟750，在絕緣層上以及與金屬接觸互連的光子器件接觸孔內沉積擴散阻擋層和種子層，并在正面以及所述光子器件接觸孔和TSV深孔中填充導電金屬。
[0059]如圖5?圖7所示，先在絕緣層201上以及光子器件接觸孔300內沉積擴散阻擋層301，而后在所述阻擋層301表面上沉積擴散種子層302，最后在正面以及光子器件接觸孔300和TSV深孔200中填充導電金屬，在此實施方式中，所填充的導電金屬可以為銅或者鎢等，方式可以是電鍍金屬銅或者是化學氣相沉積(CVD )金屬鎢。
[0060]步驟760，在所述正面形成與所述光子器件接觸孔內的導電金屬相電性連接的第一 RDL和第一凸點，以及與所述TSV深孔內的導電金屬相電性連接的第二 RDL和第二凸點。
[0061]如圖8 所不，參見圖 21,通過 CMP (Chemical Mechanical Planarization,化學機械平坦化)工藝，去除步驟750中正面的阻擋層301、種子層302以及導電金屬并平坦化，絕緣材料平坦化工藝，可以改善完成光子器件制造之后的半導體襯底第一主面上光子器件之間的高度差；然后，依次在所述正面形成與所述光子器件接觸孔300內以及與所述TSV深孔200內的導電金屬相電性連接的第一 RDL411和第一凸點421，以及與所述TSV深孔200內的導電金屬相電性連接的第二 RDL412和第二凸點422，而無論第一 RDL411還是第二 RDL412，其層數(shù)根據(jù)具體的I/O數(shù)目來決定，可以是但不限于一層或者是兩層。
[0062]步驟770，自所述背面開始減薄所述半導體襯底直至露出所述TSV深孔的導電金屬。
[0063]如圖22所示，在進行背面減薄工藝時，也可以先在正面臨時鍵合晶圓載板，以保證整體的厚度，而后減薄所述半導體襯底直至露出所述TSV深孔200的導電金屬，便于形成背面的電性連接，如圖9所示。
[0064]步驟780，在所述背面形成與所述TSV深孔內的導電金屬相電性連接的第三RDL和
第三凸點。
[0065]如圖10所示，在背面形成與所述TSV深孔200內的導電金屬相電性連接的第三RDL413和第三凸點423。當然，若步驟770中，先在正面臨時鍵合晶圓載板，在此步驟780形成導電金屬相電性連接的第三RDL413和第三凸點423后，經過解除臨時鍵合、去除掉所述的晶圓載板、清洗，在此不累述。
[0066]步驟790，將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接。
[0067]如圖11所示，參見圖10，通過切片、正面倒貼電芯片，使得第一凸點421、第二凸點422分別與第一電子器件500以及第二電子器件600相連接，完成硅基光互連器件。在此工藝中，第一 RDL411和第二 RDL412將光子器件和TSV深孔200溝通，第一電子器件500以及第二電子器件600通過第一凸點421、第二凸點422和光子器件連接。
[0068]當然，在將第一凸點421、第二凸點422分別與第一電子器件500以及第二電子器件600相連接后，再將第三凸點423與基板相連接，完成到基板的裝配。如圖23所示，并參見圖10、圖11，在此工藝中，通過TSV深孔200、第三RDL413以及第三凸點423和基板連接，實現(xiàn)基板和正面的第一電子器件500、第二電子器件600以及光子器件的溝通。
[0069]本發(fā)明還提供了一種硅基光互連器件，在一個實施例中，參見圖1?圖11，其包括了，實現(xiàn)了光子器件100單片集成的半導體襯底，所述半導體襯底具有正面和背面，所述半導體襯底上設置有光子器件100，所述光子器件100具有接觸區(qū)101，所述接觸區(qū)101上形成有金屬接觸102，所述光子器件可以包括有源器件和/或無源器件；光子器件接觸孔300，其半導體襯底上的金屬接觸102互連，且由其內壁向其中心依次設置有阻擋層301、種子層302以及導電金屬，并與所述第一 RDL411和第一凸點421相連接；特別地，所述光子器件100，所涵蓋的硅陣列波導光柵(AWG)等無源器件，也可以包含上述金屬接觸、阻擋層、種子層等及其導電金屬(圖中未示出)，并可通過RDL和凸點完成電學布線，以實現(xiàn)外部電學控制，比如加熱電極。TSV深孔200，由其內壁向其中心依次設置有絕緣層201、阻擋層301、種子層302以及導電金屬，其一端與所述正面的第二 RDL412和第二凸點422相連接，另一端與所述背面的第三RDL413和第三凸點423相連接；該硅基光互連器件還包括，第一電子器件500和第二電子器件600，第一電子器件500與所述第一凸點411形成電性連接，而第二電子器件600與所述第二凸點412形成電性連接。
[0070]在另一個實施例中，參見圖1?圖11以及圖23，通過第三凸點423與基板相連接，完成到基板的裝配，故硅基光互連器件還包括了基板。
[0071]半導體襯底可以米用包括了頂部娃層10,娃襯底30,以及設置于所述頂部娃層10和所述硅襯底30之間的氧化物絕緣層20的絕緣體上硅。
[0072]應說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的精神和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【權利要求】
1.一種高速寬帶硅光轉接板的制造方法，其特征在于:包括， 提供一實現(xiàn)了光子器件單片集成的半導體襯底，所述半導體襯底具有正面和背面，其上設置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸； 自所述半導體襯底的正面向背面形成TSV深孔； 在所述正面以及所述TSV深孔內沉積絕緣層； 形成與所述半導體襯底上的金屬接觸互連的光子器件接觸孔； 在絕緣層上以及與金屬接觸互連的光子器件接觸孔內沉積擴散阻擋層和種子層，并在正面以及所述光子器件接觸孔和TSV深孔中填充導電金屬； 在所述正面形成與所述光子器件接觸孔內的導電金屬相電性連接的第一 RDL和第一凸點，以及與所述TSV深孔內的導電金屬相電性連接的第二 RDL和第二凸點； 自所述背面開始減薄所述半導體襯底直至露出所述TSV深孔的導電金屬； 在所述背面形成與所述TSV深孔內的導電金屬相電性連接的第三RDL和第三凸點； 將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接。
2.根 據(jù)權利要求1所述的高速寬帶硅光轉接板的制造方法，其特征在于:所述提供一實現(xiàn)了光子器件單片集成的半導體襯底，其制作步驟包括: 提供一絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設置于所述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面； 在所述頂部硅層上形成絕緣材料層，以完成光子器件的制造，且所述光子器件具有接觸區(qū)； 在所述接觸區(qū)上形成有金屬接觸； 在所述金屬接觸上形成刻蝕停止層，所述刻蝕停止層的折射率小于硅材料的折射率；在所述第一主面以及刻蝕停止層上形成不會影響所述半導體襯底光學傳輸性能的表面鈍化層，且表面鈍化層的折射率小于硅材料的折射率； 對所形成的表面鈍化層平坦化得到所述集成了光子器件的半導體襯底。
3.根據(jù)權利要求1所述的高速寬帶硅光轉接板的制造方法，其特征在于:在所述光子器件接觸孔和TSV深孔中填充導電金屬后，還包括， 化學機械平坦化工藝，去除所述正面的阻擋層、種子層以及導電金屬。
4.根據(jù)權利要求1所述的高速寬帶硅光轉接板的制造方法，其特征在于: 在所述正面形成與所述光子器件接觸孔內的導電金屬相電性連接的第一 RDL和第一凸點，以及與所述TSV深孔內的導電金屬相電性連接的第二 RDL和第二凸點后，自所述背面開始減薄所述半導體襯底直至露出所述TSV深孔的導電金屬前，還包括， 在所述正面臨時鍵合晶圓載板。
5.根據(jù)權利要求1所述的高速寬帶硅光轉接板的制造方法，其特征在于: 在所述背面形成與所述TSV深孔內的導電金屬相電性連接的第三RDL和第三凸點后，將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接前，還包括， 解除臨時鍵合，去掉所述晶圓載板。
6.根據(jù)權利要求1所述的高速寬帶硅光轉接板的制造方法，其特征在于: 將所述第一凸點、第二凸點分別與第一電子器件、第二電子器件相連接后，還包括，將所述第三凸點與基板相連接，完成到基板的裝配。
7.一種硅基光互連器件，其特征在于:包括， 集成了光子器件的半導體襯底，所述半導體襯底具有正面和背面，所述半導體襯底上設置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸； 光子器件接觸孔，所述光子器件接觸孔與所述半導體襯底上的金屬接觸互連，且由光子器件接觸孔內壁向光子器件接觸孔中心依次設置有阻擋層、種子層以及導電金屬，其與所述第一 RDL和第一凸點相連接； TSV深孔，所述TSV深孔由TSV深孔內壁向TSV深孔中心依次設置有絕緣層、阻擋層、種子層以及導電金屬，其一端與所述正面的第二 RDL和第二凸點相連接，另一端與所述背面的第三RDL和第三凸點相連接； 第一電子器件與所述第一凸點形成電性連接； 第二電子器件與所述第二凸點形成電性連接。
8.根據(jù)權利要求7所述的硅基光互連器件，其特征在于: 所述半導體襯底為絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設置于所 述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面。
9.根據(jù)權利要求8所述的硅基光互連器件，其特征在于:所述頂部硅層上還設置有， 絕緣材料層，用以完成光子器件的制造； 表面鈍化層，所述表面鈍化層的折射率小于硅材料的折射率。
10.根據(jù)權利要求7所述的硅基光互連器件，其特征在于:所述硅基光互連器件還包括， 基板，所述基板與所述第三凸點相連接。
【文檔編號】B81B7/00GK103787268SQ201410028300
【公開日】2014年5月14日 申請日期:2014年1月21日 優(yōu)先權日:2014年1月21日
【發(fā)明者】張文奇, 薛海韻 申請人:華進半導體封裝先導技術研發(fā)中心有限公司