專利名稱：半導(dǎo)體集成電路器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件的制造技術(shù)，具體涉及當(dāng)應(yīng)用于在半導(dǎo)體晶片(下面簡單地稱作“晶片”)上方形成薄膜的半導(dǎo)體制造設(shè)備的清洗步驟時(shí)有效的技術(shù)。
背景技術(shù)：
在日本未審查的專利公開No.Hei 9(1997)-082645(專利文獻(xiàn)1)中，公開了一種根據(jù)參與清洗的等離子體種類與不參與清洗的等離子體種類的發(fā)射強(qiáng)度比探測(cè)CVD設(shè)備的清洗終點(diǎn)的技術(shù)，在清洗過程中壓力改變或等離子體電位改變。
在日本未審查的專利公開No.Hei 10(1998)-022280(專利文獻(xiàn)2)中，公開了一種在陰極和陽極電極之間布置用于探測(cè)其間的阻抗變化的阻抗探測(cè)裝置且當(dāng)通過阻抗探測(cè)裝置探測(cè)的阻抗的增速比或減速比降到預(yù)定值以下時(shí)終止清洗的技術(shù)。
在美國專利No.6534007(國際專利公開No.2001-527151)(專利文獻(xiàn)3)中，公開了一種監(jiān)視室中的清洗氣體的發(fā)射線強(qiáng)度以及至少一種背景氣的發(fā)射線強(qiáng)度以決定清洗氣體發(fā)射線的強(qiáng)度與背景氣發(fā)射線的強(qiáng)度的比率，將確定的強(qiáng)度比率與預(yù)設(shè)的閾值比較，并根據(jù)比較結(jié)果探測(cè)清洗的終點(diǎn)的技術(shù)。
在日本未審查的專利公開No.Hei 11(1999)-162957(專利文獻(xiàn)4)中，公開了以下的技術(shù)。具體地描述，在電極對(duì)之間布置可動(dòng)的中間網(wǎng)狀電極。為了清洗電極側(cè)邊上的室內(nèi)壁，通過在一個(gè)電極和中間網(wǎng)狀電極之間產(chǎn)生刻蝕氣體的等離子體刻蝕該內(nèi)壁。為了清洗另一個(gè)電極側(cè)邊上的室內(nèi)壁，將中間網(wǎng)狀電極傳送到中間網(wǎng)狀電極和另一個(gè)電極之間的位置，在該位置可以產(chǎn)生輝光放電，然后通過在中間網(wǎng)狀電極和另一電極之間產(chǎn)生的刻蝕氣體的等離子體執(zhí)行刻蝕。
日本未審查的專利公開No.Hei 9(1997)-082645(第3頁，圖4)[專利文獻(xiàn)2]日本未審查的專利公開No.Hei 10(1998)-022280(第2至3頁，圖2至3)[專利文獻(xiàn)3]美國專利No.US 6534007[專利文獻(xiàn)4]日本未審查的專利公開No.Hei 11(1999)-162957(第4至7頁，圖1，3)發(fā)明內(nèi)容通過CVD(化學(xué)氣相淀積)方法在晶片上方形成薄膜。在CVD方法中，以氣體形式饋送取決于待形成的薄膜種類的必需原材料；通過施加能量到氣體引起化學(xué)反應(yīng)；以及當(dāng)利用底下薄膜的表面上的催化反應(yīng)的同時(shí)，在晶片上方淀積薄膜。該CVD方法有許多種。當(dāng)通過待施加的能量給它們分類時(shí)，可以給出熱CVD和等離子體CVD方法作為例子。
等離子體CVD方法是在壓力降低的室中引入原材料氣體、通過高頻電場將引入的氣體轉(zhuǎn)變?yōu)榈入x子體且通過化學(xué)反應(yīng)淀積薄膜的技術(shù)。用于實(shí)現(xiàn)該等離子體CVD方法的設(shè)備是等離子體CVD設(shè)備。
在等離子體CVD設(shè)備中，在室中的晶片上方形成薄膜。但是，在晶片上方形成薄膜時(shí)，在除晶片之外的位置上方也形成薄膜。在室中形成的這些薄膜可能是產(chǎn)生外來物質(zhì)的原因。因此半導(dǎo)體集成電路器件的制造過程包括清洗等離子體CVD設(shè)備中的室。
用于清洗室內(nèi)部的第一方法是直接施加RF(射頻)的方法。在該方法中，在室中的電極對(duì)之間引入清洗氣體，然后通過射頻振蕩器施加電壓到該電極對(duì)，將清洗氣體轉(zhuǎn)變?yōu)榈入x子體。通過以等離子體形式的清洗氣體和室中淀積的薄膜之間的化學(xué)反應(yīng)除去室中淀積的薄膜。
氟原子團(tuán)的量隨著化學(xué)反應(yīng)的進(jìn)展階段而不同，同時(shí)室中產(chǎn)生的氟原子團(tuán)的遷移(transition)引起光發(fā)射。因此，在該方法中，通過光發(fā)射監(jiān)控器探測(cè)由氟原子團(tuán)發(fā)射的光強(qiáng)度的變化可以自動(dòng)地探測(cè)清洗的終止時(shí)間。
此外，室的阻抗和電源的阻抗是匹配的，以便保持室中的放電恒定。當(dāng)清洗完成時(shí)，室的阻抗變化，放電同樣發(fā)生改變。通過探測(cè)室的阻抗的變化，可以自動(dòng)地探測(cè)清洗的終點(diǎn)。
但是上述的直接施加RF的方法伴有產(chǎn)生等離子體形式的清洗氣體需要高輸出的問題，該高輸出易于損壞部件(處理套件)如電極。
用于清洗室內(nèi)部的第二方法是使用遠(yuǎn)程等離子體的清洗法，該方法近來盛行。在該方法中，使用NF3氣體(與氬氣混合，氬氣是惰性氣體)作為清洗氣體，以及通過將清洗氣體引入布置在室外部的等離子體氣體發(fā)生器中使該清洗氣體變?yōu)榈入x子體。通過將等離子體清洗氣引入室中進(jìn)行干法刻蝕并除去室中形成的不必要的薄膜。
與上述直接施加RF的方法不同，使用遠(yuǎn)程等離子體的第二清洗法不需要射頻振蕩器在用于清洗的室中工作。因此通過上述方法不能探測(cè)清洗的終點(diǎn)。
下面描述的方法是能夠自動(dòng)探測(cè)清洗的終止時(shí)間的可能的解決辦法。
例如，在室的排氣線路中布置氣體分析器且通過流過排氣線路的氟量的變化探測(cè)清洗的終止時(shí)間。但是該方法帶來氣體分析器的傳感器被氟腐蝕的這樣一種問題，這妨礙了清洗的終止時(shí)間的穩(wěn)定探測(cè)。此外，該氣體分析器成本高。
在使用遠(yuǎn)程等離子體的清洗方法中，不能穩(wěn)定地自動(dòng)探測(cè)清洗的終止時(shí)間。目前，例如只要進(jìn)行薄膜形成所花費(fèi)的清洗時(shí)間是從起始時(shí)間開始至期望的結(jié)束時(shí)間的1.2倍?？紤]到室的狀態(tài)的變化清洗時(shí)間設(shè)置較長。例如，使用上述氣體分析器時(shí)，可以預(yù)期清洗的終止時(shí)間。換句話說，根據(jù)實(shí)驗(yàn)的基礎(chǔ)使用氣體分析器測(cè)量室中的清洗時(shí)間。在實(shí)際的生產(chǎn)線中，不使用氣體分析器且清洗進(jìn)行由測(cè)量決定的清洗時(shí)間的約1.2倍的時(shí)間。
但是上述方法伴有由于清洗時(shí)間約為實(shí)際清洗時(shí)間的1.2倍，因此生產(chǎn)量降低以及由于過蝕刻使部件退化的這種缺點(diǎn)。此外，通過部件的過蝕刻可能產(chǎn)生外來物質(zhì)。而且，過蝕刻增加清洗氣體的消耗量，導(dǎo)致成本上升。
通過本申請(qǐng)公開的本發(fā)明的目的是提供一種能夠自動(dòng)地探測(cè)室內(nèi)部的清洗的正確終止時(shí)間的半導(dǎo)體集成電路器件的制造技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的另一目的是提供一種能夠降低每批的處理時(shí)間的半導(dǎo)體集成電路器件的制造方法。
通過本申請(qǐng)公開的本發(fā)明的再一目的是提供一種能夠降低每批的處理時(shí)間的CVD技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種在CVD中的有效清洗技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種適于CVD中清洗的處理控制技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種適于小批量處理的半導(dǎo)體集成電路器件的制造方法。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種有效地用于探測(cè)清洗的終點(diǎn)的技術(shù)，該技術(shù)適于等離子體CVD。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種有效地用于探測(cè)清洗的終點(diǎn)的技術(shù)，該技術(shù)適于CVD。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種有效地用于探測(cè)清洗的終點(diǎn)的技術(shù)，該技術(shù)適于利用遠(yuǎn)程等離子體清洗機(jī)制的等離子體CVD。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種需要更少的處理時(shí)間的CVD技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種具有較小的清洗氣體消耗量的CVD中的清洗技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種具有較小的設(shè)備損壞的CVD中的清洗技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種具有較小的污染的CVD中的清洗技術(shù)，。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種適于晶片接晶片處理的CVD技術(shù)。
通過本申請(qǐng)公開的本發(fā)明的又一目的是提供一種適于300Φ晶片或更大的晶片處理的CVD技術(shù)。
從說明書和附圖的描述將使本發(fā)明的上述及其他目的以及新穎性特點(diǎn)變得明顯。
下面簡要地描述通過本申請(qǐng)公開的發(fā)明的代表性發(fā)明。
1、一種半導(dǎo)體制造設(shè)備，該設(shè)備包括(a)將由等離子體形式的清洗氣體清洗的室；(b)布置在室中的一對(duì)電極；(c)用于在清洗室時(shí)提供電力到電極對(duì)的振蕩器；(d)用于探測(cè)通過由振蕩器提供的電力施加到電極對(duì)的電壓的傳感器；以及(e)用于根據(jù)通過傳感器探測(cè)的電壓，終止用等離子體清洗氣清洗室內(nèi)部的終止控制器。
2、一種半導(dǎo)體制造設(shè)備，該設(shè)備包括(a)用于產(chǎn)生等離子體形式的清洗氣體的等離子氣體發(fā)生器；(b)將通過等離子體清洗氣清洗且與等離子氣體發(fā)生器隔開的室；(c)布置在室中的一對(duì)電極；(d)用于在室的清洗時(shí)為電極對(duì)提供電力的振蕩器；(e)用于探測(cè)通過由振蕩器提供的電力施加到電極對(duì)的電壓的傳感器；以及(f)用于根據(jù)通過傳感器探測(cè)的電壓，終止用等離子體清洗氣清洗室內(nèi)部的終止控制器。
3、一種半導(dǎo)體制造設(shè)備，裝備有(a)用于產(chǎn)生等離子體清洗氣的等離子氣體發(fā)生器；(b)將通過引入等離子體清洗氣清洗且與等離子氣體發(fā)生器隔開的室；(c)布置在室中的一對(duì)電極；(d)用于在室的清洗時(shí)為電極對(duì)提供電力的振蕩器；(e)用于探測(cè)通過由振蕩器提供的電力在電極對(duì)之間施加的電壓的傳感器；以及(f)用于根據(jù)通過傳感器探測(cè)的電壓，終止用等離子體清洗氣清洗室內(nèi)部的終止控制器，其中當(dāng)通過探測(cè)器探測(cè)的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止控制器停止饋送等離子體清洗氣到室中以及停止通過振蕩器供電。
4、一種用于引入等離子體形式的原材料氣體到晶片以在其上形成薄膜的半導(dǎo)體制造設(shè)備，該設(shè)備包括(a)用于產(chǎn)生等離子體形式的清洗氣體的等離子氣體發(fā)生器；(b)將通過引入等離子體清洗氣清洗并與等離子氣體發(fā)生器隔開的室；(c)布置在室中的一對(duì)電極；(d)用于在室的清洗時(shí)為電極對(duì)饋送電力的振蕩器；(e)用于探測(cè)通過由振蕩器提供的電力在電極對(duì)之間施加的電壓的傳感器；以及(f)用于根據(jù)通過傳感器探測(cè)的電壓，終止用等離子體清洗氣清洗室內(nèi)部的終止控制器。
5、一種半導(dǎo)體制造設(shè)備，該設(shè)備裝備有(a)引入原材料氣體到其內(nèi)的室，(b)布置在室中的一對(duì)電極，以及(c)振蕩器；通過由振蕩器提供的電力在電極對(duì)之間施加第一電壓，將原材料氣體轉(zhuǎn)變?yōu)榈入x子體且通過使用等離子體原材料氣體在室中布置的晶片上方形成薄膜，該振蕩器包括(d)用于形成等離子體清洗氣且與室隔開的等離子氣體發(fā)生器；(e)用于在通過引入等離子體清洗氣到室中清洗室時(shí)，通過以比在晶片上方形成薄膜時(shí)施加的電壓更低的輸出操作振蕩器而探測(cè)施加到電極對(duì)的第二電壓的傳感器，以及(f)用于根據(jù)通過傳感器探測(cè)的第二電壓，終止用等離子體清洗氣清洗室內(nèi)部的終止控制器；其中當(dāng)通過傳感器探測(cè)的第二電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止控制器停止饋送等離子體清洗氣到室中以及停止通過振蕩器施加第二電壓。
在下面的項(xiàng)中將描述通過本申請(qǐng)公開的其它發(fā)明。
1、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)在室中的晶片上方形成薄膜，(b)從室卸載晶片，(c)在室以外的位置處布置的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(d)步驟(b)之后，在室中饋送等離子體清洗氣以清洗室的內(nèi)部，(e)在室內(nèi)部的清洗過程中，從振蕩器提供電力到室中布置的電極對(duì)，(f)通過連接到電極的傳感器探測(cè)通過電力的饋送在電極對(duì)之間產(chǎn)生的電壓，以及(g)根據(jù)通過傳感器探測(cè)的電壓，終止用等離子體清洗氣清洗室的內(nèi)部。
2、在如第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，在步驟(g)中，當(dāng)由傳感器探測(cè)的電壓基本上恒定在預(yù)定電壓或更大的電壓時(shí)終止饋送等離子體清洗氣到室。
3、在如第2項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中當(dāng)由傳感器探測(cè)的電壓沒有變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，停止室中的等離子體清洗氣的饋送且報(bào)告等離子氣體發(fā)生器的異常情況。
4、在如第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中步驟(a)還包括(a-1)在電極對(duì)之一上布置晶片，(a2)在晶片上方饋送薄膜的原材料，以及(a3)通過使用振蕩器饋送第一電力到電極對(duì)，以將電極對(duì)之間的原材料轉(zhuǎn)變?yōu)榈入x子體，以及通過利用原材料等離子體的化學(xué)反應(yīng)在晶片上方形成薄膜；以及在步驟(e)中，將小于第一電力的第二電力饋送到電極對(duì)。
5、在如第4項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中在步驟(e)中，從等離子體發(fā)生器將用于保持待饋送到室中的等離子體清洗氣的等離子形式所必需的最小電力到電極對(duì)。
6、在如第4項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中第二電力在第一電力的1％至10％的范圍內(nèi)。
7、在如第4項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中第二電力在第一電力的1％至50％的范圍內(nèi)。
8、在如第4項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中第二電力在第一電力的1％至80％的范圍內(nèi)。
9、在如第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中在步驟(a)中，在晶片上方形成氧化硅薄膜。
10、在如第9項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中使用TEOS作為原材料形成氧化硅薄膜。
11、在如第9項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中氧化硅薄膜是層間介質(zhì)薄膜。
12、在如第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中在步驟(a)中，在晶片上方形成氮化硅薄膜。
13、在如第12項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法中，其中氮化硅薄膜是鈍化薄膜。
14、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)在室中的第一晶片上方形成薄膜，(b)從室卸載第一晶片，(c)在步驟(b)之后，在室中裝載第二晶片，(d)在室中的第二晶片上方形成薄膜，(e)從室卸載第二晶片，(f)在布置在室以外的位置處的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(g)在步驟(e)之后，將等離子體清洗氣饋送到室中，以清洗室的內(nèi)部，(h)在清洗室內(nèi)部的過程中，從振蕩器提供電力到在室中布置的電極對(duì)，(i)通過連接到電極的傳感器探測(cè)通過提供電力到電極對(duì)在電極對(duì)之間產(chǎn)生的電壓，以及(j)當(dāng)通過傳感器探測(cè)的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止將等離子體清洗氣饋送到室中。
15、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)對(duì)于n片晶片，重復(fù)在室中裝載晶片、在晶片上方形成薄膜以及從室卸載晶片的步驟，(b)在布置在室以外的位置處的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(c)在步驟(a)之后，將等離子體清洗氣饋送到室中，以清洗室的內(nèi)部，(d)在清洗室內(nèi)部的過程中，從振蕩器提供電力到在室中布置的電極對(duì)，(e)通過連接到電極的傳感器探測(cè)通過提供電力到電極對(duì)在電極對(duì)之間產(chǎn)生的電壓，以及(f)當(dāng)由傳感器探測(cè)的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止將等離子體清洗氣饋送到室中。
16、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)在室中的晶片上方形成薄膜，(b)從室卸載晶片，(c)在布置在室以外的位置處的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(d)在步驟(b)之后，將等離子體清洗氣饋送到室中，以清洗室的內(nèi)部，(e)在清洗室內(nèi)部的過程中，從振蕩器提供電力到在室中布置的電極對(duì)，由此保持等離子體形式的清洗氣體存在于電極對(duì)之間，(f)通過光電傳感器探測(cè)等離子體清洗氣的光發(fā)射，以及(g)當(dāng)光電傳感器的輸出電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止通過等離子體清洗氣的在室中的清洗。
17、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)在室中的第一晶片上方形成薄膜，(b)從室卸載第一晶片，(c)在步驟(b)之后，將第二晶片裝載到室中，(d)在室中的第二晶片上方形成薄膜，(e)從室卸載第二晶片，(f)在布置在室以外的位置處的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(g)在步驟(e)之后，將等離子體清洗氣饋送到室中，以清洗室的內(nèi)部，(h)在清洗室內(nèi)部的過程中，從振蕩器提供電力到在室中布置的電極對(duì)，由此保持等離子體形式的清洗氣體存在于電極對(duì)之間，(i)通過光電傳感器探測(cè)等離子體清洗氣的光發(fā)射，以及(j)當(dāng)光電傳感器的輸出電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止通過等離子體清洗氣在室中的清洗。
18、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)對(duì)于n片晶片重復(fù)在室中裝載晶片、在晶片上方形成薄膜以及從室卸載晶片的步驟，(b)在布置在室以外的位置處的等離子氣體發(fā)生器中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，(c)在步驟(a)之后，將等離子體清洗氣饋送到室中，以清洗室的內(nèi)部，(d)在清洗室內(nèi)部的過程中，從振蕩器提供電力到在室中布置的電極對(duì)，由此保持等離子體形式的清洗氣體存在于電極對(duì)之間，(e)通過光電傳感器探測(cè)等離子體清洗氣的光發(fā)射，以及(f)當(dāng)壓電傳感器的輸出電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止利用等離子體清洗氣在室內(nèi)的清洗。
下面的項(xiàng)將描述通過本申請(qǐng)公開的其它發(fā)明。
1、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻并除去在等離子體CVD設(shè)備的第一薄膜形成室的內(nèi)部上淀積的不希望的薄膜部件(介電薄膜等)，該等離子體CVD設(shè)備的第一薄膜形成室中不包含待處理晶片，同時(shí)在第一薄膜形成室中引入在薄膜形成室的外部產(chǎn)生的含第一原子團(tuán)的第一氣體；(b)在步驟(a)的過程中，在第一強(qiáng)度的第一射頻功率下使第一薄膜形成室中的第一氣體經(jīng)歷等離子體激發(fā)，以及通過觀察激發(fā)的等離子體的物理或化學(xué)性能探測(cè)蝕刻的終點(diǎn)；在實(shí)例中，將用于薄膜形成的射頻功率提供給用于等離子體CVD中的薄膜形成的等離子體激發(fā)電極，以便于探測(cè)清洗終點(diǎn)，但是在薄膜形成室或排氣系統(tǒng)中的激勵(lì)電極、勵(lì)磁線圈、激勵(lì)天線、激勵(lì)波導(dǎo)或激發(fā)的功率注入機(jī)構(gòu)的附加處理也可以用于觀測(cè)。在此情況下，本方法是有利的，因?yàn)樗梢詰?yīng)用于不含用于薄膜形成的等離子體激勵(lì)電極的熱CVD。即使在等離子體CVD中，可以降低通過清洗對(duì)薄膜形成室的損壞以及可以降低通過不希望的刻蝕引入的污染。具體，在排氣系統(tǒng)中的布置是有效的。另一方面，當(dāng)使用常規(guī)電極時(shí)，沒有必要引入新的電極或射頻供應(yīng)系統(tǒng)。如下所述，不必在所有的清洗步驟中都觀察刻蝕的終點(diǎn)。在從第一薄膜形成室取出第一晶片的步驟(f)之后觀察終點(diǎn)不總是必需的。如下所述，在所有的清洗步驟中觀察刻蝕的終點(diǎn)并不總是必要的?？赡芡ǔＪ褂酶鶕?jù)同一室的終點(diǎn)測(cè)量結(jié)果以給定方式預(yù)先預(yù)計(jì)的值，且一旦在C時(shí)間，可以實(shí)際地探測(cè)終點(diǎn)。C通常代表1至10，優(yōu)選從1至5。但是測(cè)量每個(gè)清洗時(shí)間的終點(diǎn)是有效的以便消除浪費(fèi)。值C根據(jù)整個(gè)設(shè)備的周期性清洗之后的處理量可以進(jìn)行變化。這些使之可以在非必要的清洗時(shí)通過射頻施加使薄膜形成室的內(nèi)部的不希望刻蝕最小化。這些將同樣地應(yīng)用于下列項(xiàng)8、12、15以及16)；(c)根據(jù)步驟(b)的結(jié)果，終止蝕刻以及，除去；(d)從第一薄膜形成室排出第一氣體(這些步驟并不總是必要的，以及這些步驟的順序不局限于該情況的這些順序)；(e)在步驟(c)和(d)之后，在第一薄膜形成室中存儲(chǔ)待處理的第一晶片，(f)通過大于第一強(qiáng)度的第二強(qiáng)度的第二射頻功率使第二氣體經(jīng)歷等離子體激發(fā)，同時(shí)將第二氣體引入包含第一晶片的第一薄膜形成室，由此在第一晶片的第一主表面上或其上方形成第一薄膜部件；以及(g)在步驟(f)之后從第一薄膜形成室取出第一晶片。
2、根據(jù)第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中等離子體的物理或化學(xué)性能是與等離子體的阻抗有關(guān)的電性能。
3、根據(jù)第1項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中等離子體的物理或化學(xué)性能是等離子體的光學(xué)性能。
4、根據(jù)第1至3項(xiàng)的任意一項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中第一強(qiáng)度為第二強(qiáng)度的0.05％至40％。
5、根據(jù)第1至3項(xiàng)的任意一項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中第一強(qiáng)度為第二強(qiáng)度的0.1％至30％。
6、根據(jù)第1至3項(xiàng)的任意一項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中第一強(qiáng)度為第二強(qiáng)度的0.5％至20％。
7、根據(jù)第1至3項(xiàng)的任意一項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中第一強(qiáng)度為第二強(qiáng)度的1％至10％。
8、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻在CVD設(shè)備的第一薄膜形成室的內(nèi)部上淀積的不希望的薄膜部件(介電薄膜等)，該等離子體CVD設(shè)備的第一薄膜形成室中不包含待處理晶片，同時(shí)在第一薄膜形成室中引入在第一薄膜形成室的外部產(chǎn)生的含第一原子團(tuán)的第一氣體；(b)在步驟(a)的過程中，通過第一強(qiáng)度的第一射頻功率使第一薄膜形成室中的第一氣體經(jīng)歷等離子體激發(fā)且通過觀察激發(fā)的等離子體的物理或化學(xué)性能探測(cè)蝕刻的終點(diǎn)；(c)根據(jù)步驟(b)的結(jié)果終止蝕刻(b)；(d)從第一薄膜形成室排出第一氣體(該步驟并不總是必要的，以及這些步驟的順序不局限于該情況的這種順序)；(e)在步驟(c)和(d)之后，將待處理的第一晶片放置在第一薄膜形成室中，(f)通過比第一射頻功率高的射頻功率在第一晶片的第一主表面上或之上形成第一薄膜部件，而不引起等離子體激發(fā)，同時(shí)在其中包含第一晶片的第一薄膜形成室中引入第二氣體；以及(g)在步驟(f)之后，從第一薄膜形成室取出第一晶片。
9、根據(jù)第8項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中等離子體的物理或化學(xué)性能是與等離子體的阻抗有關(guān)的電性能。
10、根據(jù)第8項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中等離子體的物理或化學(xué)性能是等離子體的光學(xué)性能。
11、根據(jù)第8至10項(xiàng)的任意一項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中通過熱CVD形成第一薄膜部件。
12、一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻在不包含待處理晶片的等離子體CVD設(shè)備的第一薄膜形成室的內(nèi)部上淀積的不希望的薄膜部件(該晶片可以包含于設(shè)備的晶片等候部分)，同時(shí)在第一薄膜室中引入在第一薄膜形成室外部形成的含第一原子團(tuán)的第一氣體；(b)在步驟(a)過程中，探測(cè)蝕刻的終點(diǎn)；(c)根據(jù)步驟(b)的結(jié)果終止蝕刻；(d)從第一薄膜形成室排出第一氣體(該步驟并不總是必要的，以及這些步驟的順序不局限于該情況的這種順序)；(e)在步驟(c)和(d)之后，在第一薄膜形成室中存儲(chǔ)待處理的第一晶片，(f)在第一晶片的第一主表面上或之上形成第一薄膜部件，同時(shí)在其中包含第一晶片的第一薄膜形成室中引入第二氣體，使第二氣體經(jīng)歷等離子激發(fā)；(g)在步驟(f)之后，從第一薄膜形成室取出第一晶片；(h)在步驟(g)之后，在第一薄膜形成室中存儲(chǔ)待處理的第二晶片，而不蝕刻在步驟(f)期間在第一薄膜形成室中淀積的不希望的薄膜部件；(i)在第一晶片的第一主表面上或之上形成第一薄膜部件，同時(shí)在包含第二晶片的第一薄膜形成室中引入第二氣體，使第二氣體經(jīng)歷等離子體激發(fā)；以及(j)在步驟(i)之后，從第一薄膜形成室取出第二晶片。
13、根據(jù)第12項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中通過測(cè)量與第一薄膜形成室中激發(fā)的第一氣體等離子體的阻抗有關(guān)的電性能決定蝕刻的終點(diǎn)。
14、根據(jù)第12項(xiàng)所述的半導(dǎo)體集成電路器件的制造方法，其中通過測(cè)量第一薄膜形成室中激發(fā)的第一氣體等離子體的光學(xué)性能探測(cè)蝕刻的終點(diǎn)。
15、一種半導(dǎo)體集成電路器件的制造方法，該方法包括，在通過使用CVD設(shè)備使多片晶片經(jīng)歷CVD時(shí)，在用晶片的第二等候組(第二次放置在等候部分中的晶片組)替換晶片的第一等候組(在第一次保存在等候部分中的晶片組)的過程中，進(jìn)行多個(gè)CVD室的清洗；該CVD設(shè)備具有(a)多個(gè)CVD室，(b)其中可以等候多片晶片的等候部分，(c)能在其中安裝多片晶片傳送容器的晶片傳送容器安裝部位；以及(d)能在其間傳送晶片的晶片傳送機(jī)構(gòu)。
16、一種半導(dǎo)體集成電路器件的制造方法，該方法包括，在通過使用CVD設(shè)備使多片晶片經(jīng)歷CVD時(shí)，在用晶片的第二晶片組(第二次放置在CVD室中的第二晶片組)替換晶片的第一晶片組(在第一次保存在CVD室中的晶片組)的過程中，進(jìn)行多個(gè)CVD室的清洗，而基本上不保持晶片等候在等候部分中用于清洗；該CVD設(shè)備具有(a)多個(gè)CVD室，(b)能在其中安裝多片晶片傳送容器的晶片傳送容器安裝部位；以及(c)能在其間傳送晶片的晶片傳送機(jī)構(gòu)。
下面將描述由通過本申請(qǐng)公開的發(fā)明的代表性發(fā)明可得到的優(yōu)點(diǎn)。
因?yàn)榭梢宰詣?dòng)地探測(cè)室中的清洗的正確完成時(shí)間，所以可以降低薄膜形成時(shí)間。


圖1示出了根據(jù)本發(fā)明的實(shí)施例1的等離子體CVD設(shè)備的結(jié)構(gòu)；圖2示出了終止控制器中的電壓輸入和時(shí)間之間的關(guān)系的曲線圖；
圖3是說明實(shí)施例1中的等離子體CVD的工作的流程圖；圖4是說明實(shí)施例1中的等離子體CVD的工作的流程圖；圖5圖示了實(shí)施例2中使用的等離子體CVD設(shè)備的外觀；圖6圖示了實(shí)施例2中使用的等離子體CVD設(shè)備的薄膜形成和清洗的順序；圖7更具體圖示了實(shí)施例2中使用的等離子體CVD設(shè)備的薄膜形成和清洗的順序；圖8圖示了用于實(shí)施例2的等離子體CVD設(shè)備的結(jié)構(gòu)；圖9圖示了輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖10圖示了，在形成200nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖11圖示了，在形成300nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖12圖示了，在形成400nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖13圖示了，在形成600nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖14圖示了，在形成800nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖15圖示了，在形成1100nm厚的薄膜之后的清洗中，輸入到終止控制器的電壓和從清洗開始的時(shí)間之間的關(guān)系；圖16圖示了在晶片上方形成的薄膜的厚度差值；圖17圖示了在晶片上方形成的薄膜的均勻性差值；圖18圖示了在晶片上方淀積的外來物質(zhì)的數(shù)目；圖19圖示了在晶片上方形成的薄膜的應(yīng)力差值；圖20圖示了根據(jù)本發(fā)明的實(shí)施例2的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖21圖示了圖20之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖22圖示了圖21之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖23圖示了圖22之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖24圖示了圖23之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖25圖示了圖24之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖26圖示了圖25之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖27圖示了圖26之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖28圖示了圖27之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖29圖示了處理室中的壓力和時(shí)間之間的關(guān)系；圖30圖示了RF輸出和時(shí)間之間的關(guān)系；圖31圖示了加熱器溫度和時(shí)間以及加熱器位置和時(shí)間之間的關(guān)系；圖32圖示了待引入處理室中的TEOS的流速和時(shí)間之間的關(guān)系；圖33圖示了待引入處理室的氦氣的流速和時(shí)間之間的關(guān)系；圖34圖示了待引入處理室的氧氣的流速和時(shí)間之間的關(guān)系；圖35圖示了待引入處理室的NF3氣體的流速和時(shí)間之間的關(guān)系；圖36圖示了待引入處理室的氬氣的流速和時(shí)間之間的關(guān)系；圖37圖示了輸入到終止控制器的電壓和時(shí)間之間的關(guān)系；圖38圖示了處理室中的壓力和時(shí)間之間的關(guān)系；圖39圖示了RF輸出和時(shí)間之間的關(guān)系；圖40圖示了加熱器溫度和時(shí)間以及加熱器位置和時(shí)間之間的關(guān)系；
圖41圖示了引入處理室的硅烷氣體的流速和時(shí)間之間的關(guān)系；圖42圖示了引入處理室的氨氣的流速和時(shí)間之間的關(guān)系；圖43圖示了引入處理室的氮?dú)獾牧魉俸蜁r(shí)間之間的關(guān)系；圖44圖示了引入處理室的NF3氣體的流速和時(shí)間之間的關(guān)系；圖45圖示了引入處理室的氬氣的流速和時(shí)間之間的關(guān)系；圖46圖示了輸入到終止控制器的電壓和時(shí)間之間的關(guān)系；圖47圖示了處理室中的壓力和時(shí)間之間的關(guān)系；圖48圖示了RF輸出和時(shí)間之間的關(guān)系；圖49圖示了加熱器溫度和時(shí)間以及加熱器位置和時(shí)間之間的關(guān)系；圖50圖示了引入處理室的硅烷氣體的流速和時(shí)間之間的關(guān)系；圖51圖示了引入處理室的N2O氣體的流速和時(shí)間之間的關(guān)系；圖52圖示了引入處理室的氦氣的流速和時(shí)間之間的關(guān)系；圖53圖示了引入處理室的NF3氣體的流速和時(shí)間之間的關(guān)系；圖54圖示了引入處理室的氬氣的流速和時(shí)間之間的關(guān)系；圖55圖示了輸入到終止控制器的電壓和時(shí)間之間的關(guān)系；圖56圖示了根據(jù)本發(fā)明的實(shí)施例3的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖57圖示了圖56的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖58圖示了圖57的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖59圖示了圖58的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖60圖示了圖59的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖61圖示了圖60的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖62圖示了圖61的步驟之后的半導(dǎo)體集成電路器件的制造步驟的剖面圖；圖63說明用于實(shí)施例4中的等離子體CVD設(shè)備中的薄膜形成和清洗的順序；圖64具體地說明用于實(shí)施例4中的等離子體CVD設(shè)備中的薄膜形成和清洗的順序；圖65圖示了用于實(shí)施例5中的等離子體CVD設(shè)備中的薄膜形成和清洗的順序；圖66圖示了晶片上淀積的累積薄膜厚度和外來物質(zhì)數(shù)目之間的關(guān)系；以及圖67圖示了用于實(shí)施例6的等離子體CVD設(shè)備的結(jié)構(gòu)；具體實(shí)施方式
下面根據(jù)附圖具體地描述本發(fā)明的實(shí)施例。在用于描述以下描述的實(shí)施例的所有附圖中，具有相同功能的元件由相同的參考標(biāo)記表示，且將省略重復(fù)的描述。
在本發(fā)明的詳細(xì)描述之前，將說明在此使用的術(shù)語的含義。
術(shù)語“半導(dǎo)體晶片”指單晶硅襯底(一般為圓片形式)、藍(lán)寶石襯底、玻璃襯底、其他絕緣、半絕緣或半導(dǎo)體襯底或其復(fù)合物半導(dǎo)體襯底，每種用于集成電路的制造。在本發(fā)明中，術(shù)語“半導(dǎo)體集成電路器件”不僅指在半導(dǎo)體或絕緣體襯底如硅晶片或藍(lán)寶石襯底上方制造的器件，而且也指在其他絕緣襯底例如玻璃上制造的器件，如TFT(薄膜晶體管)以及STN(超扭曲向列型)液晶，除非具體指出。
術(shù)語“轉(zhuǎn)變?yōu)榈入x子體(或等離子體激發(fā))”不僅包括原子或分子轉(zhuǎn)變?yōu)橄鄳?yīng)的離子，而且也包括轉(zhuǎn)變?yōu)樵訄F(tuán)(在半導(dǎo)體集成電路器件的技術(shù)領(lǐng)域中的等離子體不包含這么多離子成分，但是在本發(fā)明中，包含由等離子體激發(fā)形成的原子團(tuán)也叫作“等離子體”)。
術(shù)語“遠(yuǎn)程等離子體方法”指在遠(yuǎn)離待處理的晶片或設(shè)備的位置產(chǎn)生等離子體的方法，以免損壞待處理的晶片或設(shè)備，以及從等離子體發(fā)生器傳送必需的活性物質(zhì)到晶片容器。在早期，該遠(yuǎn)程等離子體方法被引入刻蝕設(shè)備等，但是近來，它被應(yīng)用于CVD設(shè)備中的薄膜形成或清洗。在清洗時(shí)，慣例是在用于清洗的室中引起活性物質(zhì)的等離子體激發(fā)，而不是在晶片薄膜形成室中。
在此使用的術(shù)語“晶片-接-晶片處理”指在一個(gè)處理室中一次僅處理一片晶片。就如圖5所示的等離子體CVD設(shè)備而言，兩個(gè)相鄰的電極對(duì)似乎存在于一個(gè)處理室中(或兩個(gè)子室似乎存在于一個(gè)室中)。但是，一般，對(duì)于一片晶片的處理存在一個(gè)電極對(duì)。一個(gè)特定的晶片的處理有時(shí)叫作“單晶片處理”?？磥硐駡D5的設(shè)備的熱CVD設(shè)備沒有任何激勵(lì)電極或天線，以致在彼此空間地連接的反應(yīng)室(處理室)中存儲(chǔ)的兩片晶片有時(shí)叫作“兩片晶片處理”。在一片晶片的單元中的處理和在兩片晶片的單元中的處理與批處理(在一個(gè)室中同時(shí)處理至少三片晶片)相比總體上叫作“晶片基本處理”。
在下面描述的實(shí)例中，將描述可以應(yīng)用于本發(fā)明的介電薄膜(介電薄膜的種類和必要的性能)。介電薄膜的分類可以應(yīng)用于半導(dǎo)體集成電路器件的層間介電薄膜、層內(nèi)(intralayer)介電薄膜(層間介電薄膜和層內(nèi)介電薄膜有時(shí)總體上叫作“層間介電薄膜”。這些層間和層內(nèi)介電薄膜縮寫為“ILD”)、最終鈍化薄膜、絕緣擴(kuò)散阻擋薄膜以及抗反射薄膜，半導(dǎo)體集成電路器件的每一個(gè)薄膜。通常使用的非低介電常數(shù)的含硅介電薄膜可以大致分為氧化硅基-介電薄膜如SiO2(包括基本上不含碳的介電薄膜、含相對(duì)小量的氮且主要用作抗反射薄膜的SiON以及硅玻璃如PSG和BPSG)以及由氮化硅代表的非氧化基含硅介電薄膜(包括氮化硅薄膜如SiN和SiNH以及碳化硅薄膜如SiC和SiCN)。
另一方面，低介電常數(shù)含硅介電薄膜(非有機(jī)聚合物基介電薄膜)包括含氟硅玻璃基介電薄膜如SiOF、碳摻雜的硅玻璃基(或有機(jī)硅玻璃基、有機(jī)硅氧烷基硅玻璃)介電薄膜如SiOC(碳摻雜的氧化物、有機(jī)硅酸鹽玻璃、碳氧化硅)及其多孔的介電薄膜。這些介電薄膜可以由淀積方法分類。它們是涂敷型如SOG、CVD型如等離子體TEOS(TEOS等用作有機(jī)前體)以及HDP-CVD(高密度等離子體CVD)型。具體地，已廣泛的使用通過HDP-CVD的ILD，因?yàn)樗姆髮悠矫婊＝凶鱁CR(電子回旋共振)、TCP(變壓器耦合等離子體)以及ICP(感應(yīng)耦合等離子體)的系統(tǒng)一般對(duì)應(yīng)于它。在本申請(qǐng)中，將描述平行板型CVD技術(shù)，但是不用說本發(fā)明不受此限制。
用于這些工藝的原料或有機(jī)前體氣體例如是硅烷化合物如甲硅烷、TEOS、TMS(三甲基硅烷)、4MS(四甲基硅烷)、TOMCATS(四甲基環(huán)四硅氧烷)、OMCTS(八甲基環(huán)四硅氧烷)以及DMDSO(二甲基二甲氧基硅烷)。
在以下描述的實(shí)施例中的，必要時(shí)為了方便起見的緣故，將分多個(gè)部分或在多個(gè)實(shí)施例中進(jìn)行描述。這些多個(gè)章節(jié)或?qū)嵤├舜瞬华?dú)立，而是存在關(guān)系，以致一個(gè)是另一個(gè)的部分或整體的改進(jìn)實(shí)例、詳細(xì)或互補(bǔ)描述，除非具體指出。
在以下描述的實(shí)施例中，當(dāng)提到元件的數(shù)目(包括數(shù)目、值、數(shù)量以及范圍)時(shí)，元件的數(shù)目不局限于特定的數(shù)目，而是可以大于或小于特定的數(shù)目，除非具體指出，或在該數(shù)目限于特定數(shù)目是很明顯的情況下。
而且，在以下描述的實(shí)施例中，不用說構(gòu)成元件(包括元件步驟)并不總是必需的，除非具體地指出，或在他們是必需的是很明顯的情況下。
同樣地，在以下描述的實(shí)施例中，當(dāng)提到構(gòu)成元件的形狀或位置關(guān)系時(shí)，基本上類似或相似的形狀或位置也包括，除非具體地指出或在原理上它截然不同。這些也應(yīng)用于上述值和范圍。
在用于描述下述實(shí)施例的所有附圖中，具有相同功能的元件將由相同的參考數(shù)字表示且將省略重復(fù)的描述。
下面根據(jù)附圖詳細(xì)描述本發(fā)明的實(shí)施例。
(實(shí)施例1)在實(shí)施例1中，例如本發(fā)明應(yīng)用于等離子體CVD設(shè)備。
圖1圖示了根據(jù)實(shí)施例1的等離子體CVD設(shè)備的結(jié)構(gòu)；在圖1中，實(shí)施例1的等離子體CVD設(shè)備具有室2、抽氣泵3、底電極4、上電極5、導(dǎo)管6、原材料氣體饋送器7、等離子氣體發(fā)生器8、射頻電源9、RF(射頻)傳感器10、電子模塊11以及終止控制器12。
在室2中，在晶片A上方形成薄膜。通過抽氣泵3，室2一直保持真空條件。在室2中，布置由底電極4和上電極5構(gòu)成的一對(duì)電極，其間相距一定的距離。
形成底電極4以起在其上布置晶片A的載物臺(tái)的作用，在晶片A上形成薄膜。該底電極4通過未圖示的驅(qū)動(dòng)機(jī)構(gòu)可垂直地移動(dòng)穿過室2的底面，以致可以調(diào)整在底電極4的上表面上待布置的晶片A的位置。在室2的底表面和底電極4之間，布置密封件，以保持室2中的真空度。
上電極5通過導(dǎo)管6連接到原材料氣體饋送器7或等離子氣體發(fā)生器8且形成從原材料氣體饋送器7饋送的原材料氣體或等離子氣體發(fā)生器8中產(chǎn)生的等離子氣體，以引入室2。
構(gòu)造原材料氣體饋送器7以饋送原材料氣體，用于在布置在底電極4上的晶片A上的薄膜形成。當(dāng)形成氧化硅薄膜時(shí)，例如，從原材料氣體饋送器7饋送氣體如甲硅烷(SiH4)、N2O、N2、O2以及Ar到室2中。另一方面，當(dāng)形成氮化硅薄膜時(shí)，饋送原材料氣體如甲硅烷(SiH4)、NH3、N2、O2以及Ar。原材料氣體不局限于上述的氣體，根據(jù)待形成的薄膜種類可以饋送乙硅烷(Si2H6)、TEOS(四乙氧基硅烷)；Si(OC2H5)4)等。
布置等離子氣體發(fā)生器8，以便以等離子體形式饋送用于除去室2中的內(nèi)壁、底電極4和上電極5上方淀積的不必要的薄膜的清洗氣體。作為清洗氣體，例如，采用NF3。等離子氣體發(fā)生器8具有允許通過使用RF電極(applicator)如用于將NF3氣體轉(zhuǎn)變?yōu)榈入x子體的RF電極(applicator)線圈形成離子或原子團(tuán)(氟原子團(tuán))的結(jié)構(gòu)。
有一種在室2中的底電極4和上電極5之間施加高頻電壓以將清洗氣體轉(zhuǎn)變?yōu)榈入x子體的方法，但是該方法易于損壞部件，如室2中的電極?，F(xiàn)在采用所謂的遠(yuǎn)程等離子體方法，亦即，將在遠(yuǎn)離室2(等離子氣體發(fā)生器8)的位置中形成的等離子形式的清洗氣體引入室2。
射頻電源(振蕩器)9電連接到底電極4和上電極5，以便可以提供電力到由底電極4和上電極5構(gòu)成的電極對(duì)。換句話說，在底電極4和上電極5之間可以施加高頻(約13.56MHz)電壓。由于由底電極4和上電極5之間施加的電壓(第一電壓)產(chǎn)生高頻電場，因此從原材料氣體饋送器7饋送的原材料氣體變?yōu)榈入x子體并分解成離子或原子團(tuán)。通過這樣分解的離子或原子團(tuán)的化學(xué)反應(yīng)，在晶片A上方形成薄膜。在薄膜形成時(shí)使用的射頻電源9的輸出例如約為700W。由射頻電源9產(chǎn)生的頻率不局限于上述約13.56MHz的值。在此使用的術(shù)語“第一電壓”指當(dāng)在晶片A上方形成薄膜時(shí)在底電極4和上電極5之間施加的電壓。
在薄膜形成時(shí)，射頻電源9工作，但是在遠(yuǎn)程等離子體方法中，在清洗時(shí)，不使用射頻電源9。具體地描述，不使用射頻電源9除去室2中形成的不必要的薄膜，而是通過導(dǎo)管6將等離子氣體發(fā)生器8中產(chǎn)生的等離子體清洗氣引入室2。另一方面，在該實(shí)施例1中，即使在清洗時(shí)射頻電源9也工作。在清洗時(shí)射頻電源9的輸出低于薄膜形成時(shí)的輸出，例如在約10W至約50W的范圍內(nèi)。輸出被調(diào)整為更低，以避免輸出高時(shí)將引起的電極損壞。
在室2中的清洗過程中，RF傳感器10能夠探測(cè)通過射頻電源9在底電極4和上電極5之間施加的電壓(第二電壓)，且輸出由此探測(cè)的電壓到之后將描述的電子模塊11。在此使用的術(shù)語“第二電壓”指當(dāng)在室2中清洗時(shí)底電極4和上電極5之間施加的電壓。
電子模塊(放大部分)11能夠輸入由RF傳感器10探測(cè)的電壓，放大由此輸入的電壓，并調(diào)節(jié)該電壓，以輸出到之后將描述的終止控制器12。例如，由運(yùn)算放大器制成的電子電路用于放大通過RF傳感器10探測(cè)的電壓。
終止控制器12能夠輸入來自電子模塊11的電壓，該電壓由RF傳感器10探測(cè)，然后由電子模塊11放大，且根據(jù)因此輸入的電壓變化，終止室2中的清洗。具體地描述，該終止控制器12連接到等離子氣體發(fā)生器8和射頻電源9。當(dāng)由電子模塊11輸入的電壓變化變得恒定在預(yù)定電壓或更大的電壓時(shí)，它斷定室2中的清洗完成。然后它能停止通過等離子氣體發(fā)生器8產(chǎn)生的等離子體形式的清洗氣體的產(chǎn)生，以及停止從射頻電源9提供電力到底電極4和上電極5。該預(yù)定電壓例如是由過去的結(jié)果決定。
圖2中示出了終止控制器12中的電壓輸入和時(shí)間之間的關(guān)系。在圖2中，沿縱座標(biāo)繪制通過RF傳感器10探測(cè)并通過電子模塊11輸入到終止控制器12中的電壓，電壓的單元是mV。另一方面，沿著橫坐標(biāo)，繪制從室2中的清洗開始的開始時(shí)間，時(shí)間的單元是秒(s)。
如從圖2可以明顯看出，在室2中的清洗開始之后剛約10秒電壓急速地增加且變?yōu)榧s2500(mV)。其后約20秒，電壓變得基本上恒定在約2500(mV)且在20至55秒期間電壓上升。在約55秒，電壓變得基本上恒定在約7500(mV)。在圖2中的圓圈部分的電壓基本上恒定。通過本發(fā)明人的經(jīng)驗(yàn)揭露基本上恒定的電壓意味著除去室2中的不必要的薄膜。因此室2中的清洗的終點(diǎn)存在大約55秒。這里，預(yù)定電壓設(shè)為約2500(mV)或更大的電壓，而不是大于約7500(mV)。
實(shí)施例1的等離子體CVD設(shè)備1具有如上所述的這種結(jié)構(gòu)。下面參考圖1、3和4描述它的操作和效果。圖3和4每個(gè)是說明實(shí)施例1中的等離子體CVD設(shè)備1的操作的流程圖。
室2中的氣體通過連接到室2的底表面的抽氣泵3排出外面，由此室2中的壓力降低到一定的真空條件(下降的壓力)。
然后在等離子體CVD設(shè)備1中裝載晶片A，且布置在底電極4上(S101)。通過未圖示的驅(qū)動(dòng)機(jī)構(gòu)，調(diào)整距上電極5的距離為預(yù)定距離。
然后通過導(dǎo)管6從原材料氣體饋送器7饋送原材料氣體到室2(S102)。例如，當(dāng)在晶片A上方形成氧化硅薄膜時(shí)，甲硅烷(SiH4)和氧氣(O2)被引入室2作為原材料氣體。
然后將高頻電壓(第一電壓)施加到連接到射頻電源9的底電極4和上電極5。然后在底電極4和上電極5之間出現(xiàn)高頻電場，且將從原材料氣體饋送器7饋送的原材料氣體轉(zhuǎn)變?yōu)榈入x子體(S103)。在由轉(zhuǎn)變?yōu)榈入x子體的原材料氣體形成的離子或原子團(tuán)的作用，在布置在底電極4上的晶片A上方形成薄膜(S104)。在晶片1上方形成薄膜的同時(shí)，在室2中的內(nèi)壁或電極上方形成引起外來物質(zhì)的薄膜。此時(shí)射頻電源9的輸出例如約700W。
在將其上方形成有薄膜的晶片A卸載在室2的外面之后(S105)，將在等離子氣體發(fā)生器8中轉(zhuǎn)變?yōu)榈入x子體的清洗氣體(例如，NF3)引入室2，室2處于下降的壓力(S106)。具體地描述，當(dāng)通過清洗氣體轉(zhuǎn)變?yōu)榈入x子體形式的離子或原子團(tuán)被引入室2時(shí)，它們與在室2的內(nèi)壁或電極上形成的氧化硅薄膜或氮化硅薄膜反應(yīng)，導(dǎo)致形成氣體如SiF4。通過抽氣泵3將SiF4氣體從室2排出外面。因此通過氣化淀積的薄膜以及將所得的氣體排出外面可以清洗室2的內(nèi)部。
在室2中進(jìn)行清洗時(shí)，從射頻電源9提供電力到電極對(duì)，且在底電極4和上電極5之間施加高頻電壓(第二電壓)。射頻電源9的輸出低于薄膜形成時(shí)的輸出，例如約10至50W(S107)。該電壓被RF傳感器10探測(cè)(S108)。通過電子模塊11放大由RF傳感器10探測(cè)的電壓(S109)，以及由電子模塊11放大的電壓輸出到終止控制器12。
當(dāng)放大的電壓輸入到終止控制器12時(shí)(S110)，它判斷該電壓是否變得恒定在預(yù)定電壓或更大的電壓(S111)。當(dāng)該電壓沒有變得恒定在預(yù)定電壓或更大的電壓時(shí)，室2中的清洗繼續(xù)，因此射頻電源9繼續(xù)提供電力(S107)。另一方面，當(dāng)該電壓變?yōu)楹愣ㄔ陬A(yù)定電壓或更大的電壓時(shí)，停止通過射頻電源9提供電力到電極。通過終止控制器12也停止供給等離子體清洗氣到室2(S112)。通過物理上禁止將等離子體清洗氣提供給室2或停止在等離子氣體發(fā)生器8中形成等離子體清洗氣，可以停止將等離子體形式的清洗氣體提供給室2。
因此可以自動(dòng)地探測(cè)清洗的終點(diǎn)，以致可以有效地進(jìn)行室2中的清洗。這些導(dǎo)致生產(chǎn)量提高。此外，由于可以降低昂貴的氣體的使用量，因此清洗氣體的成本降低。
而且，即使在除去室2中形成的薄膜之后進(jìn)行清洗，也可以抑制所謂的過刻蝕，使之可以延長工藝套件的壽命。過刻蝕的抑制對(duì)于防止外來物質(zhì)的產(chǎn)生也是有效的，外來物質(zhì)的產(chǎn)生是由工藝套件(部件)的刻蝕另外產(chǎn)生的。
(實(shí)施例2)在實(shí)施例2中，例如，本發(fā)明應(yīng)用于使用等離子體CVD設(shè)備的半導(dǎo)體集成電路器件的制造方法。
圖5是實(shí)施例2中使用的等離子體CVD設(shè)備的外觀的頂視圖。在圖5中，在實(shí)施例2中使用的等離子體CVD設(shè)備具有緩沖室20、緩沖機(jī)械手21、處理室(第一薄膜形成室)22a至22f、等離子氣體發(fā)生器23、存儲(chǔ)升降機(jī)24、盒室25以及前機(jī)械手26。
緩沖室20是用于裝載晶片到處理室22a至22f中的室以及它具有緩沖機(jī)械手21。該緩沖機(jī)械手21能夠在處理室22a至22f中裝載晶片4或從處理室22a至22f卸載晶片。它能夠同時(shí)移動(dòng)2片晶片。
處理室22a至22f是用于在晶片上方形成薄膜的室。在實(shí)施例2中使用的等離子體CVD設(shè)備具有三對(duì)處理室。例如，處理室22a和處理室22b配成一對(duì)。同樣地，處理室22c和22d以及處理室22e和22f每個(gè)構(gòu)成一對(duì)。
每對(duì)處理室裝備有在用于除去處理室22a至22f的內(nèi)部形成的薄膜的清洗時(shí)使用的等離子氣體發(fā)生器23。換句話說，等離子氣體發(fā)生器23能夠?qū)⑶逑礆怏wNF3(與作為惰性氣體的氬氣混合)轉(zhuǎn)變?yōu)榈入x子體并產(chǎn)生氟原子團(tuán)，然后將所得的等離子體清洗氣薄膜引入處理室22a至22f。在實(shí)施例2中使用的等離子體CVD設(shè)備中，等離子氣體發(fā)生器23布置在處理室22a至22f的外面。與在處理室22a至22f將清洗氣體變?yōu)榈入x子體相比較，當(dāng)在處理室22a至22f外面布置的等離子氣體發(fā)生器23中執(zhí)行轉(zhuǎn)變時(shí)，對(duì)處理室22a至22f中的部件的損壞(工藝套件)更小。這些導(dǎo)致工藝套件的壽命延長。
在存儲(chǔ)升降機(jī)24中，在處理室22a至22f中的薄膜形成之前或之后臨時(shí)存儲(chǔ)晶片。例如，晶片12可以保存在儲(chǔ)存室24中。在盒室25中，可以放置包含25片晶片的盒子。前機(jī)械手26在盒室25中的盒子27和存儲(chǔ)升降機(jī)24之間傳送晶片。
在上述等離子體CVD設(shè)備中，在晶片上成薄膜且在處理室22a至22f中進(jìn)行清洗。在晶片上的清洗步驟和成薄膜步驟交替地進(jìn)行。換句話說，當(dāng)半導(dǎo)體集成電路器件的生產(chǎn)線工作時(shí)，等離子體CVD設(shè)備被清洗。
圖6圖示在實(shí)施例2的等離子體CVD設(shè)備中的晶片上的薄膜形成和處理室22a至22f中清洗的簡單順序。如圖6可以明顯看出，晶片被裝載在等離子體CVD設(shè)備的處理室22a至22f中，接著在其中裝載了晶片的處理室22a至22f中的每片晶片上方成薄膜。晶片上方的成薄膜完成之后，從處理室22a至22f卸載晶片，接著清洗處理室22a至22f。當(dāng)處理室22a至22f的清洗完成時(shí)，新的晶片被裝載在處理室22a至22f中并在其中進(jìn)行薄膜形成。在晶片上方的成薄膜完成之后，從處理室22a至22f卸載晶片，接著清洗處理室22a至22f。同樣地，晶片上方的薄膜形成和處理室22a至22f的清洗交替地進(jìn)行。以此方式，可以在等離子體CVD設(shè)備中進(jìn)行晶片上方的薄膜形成和處理室22a至22f的清洗。
參考圖5和7，下面將更具體地描述在晶片上方的薄膜形成和處理室22a至22f的清洗。首先，在圖5所示的盒室25中布置包含二十五片晶片的盒子27。通過前機(jī)械手26從盒子27取出十二片晶片且它們被保存在存儲(chǔ)升降機(jī)24中。從存儲(chǔ)升降機(jī)24中保存的十二片晶片，一次取出兩片晶片并通過緩沖機(jī)械手21裝載在處理室22a至22f中。在每個(gè)處理室22a至22f中裝載一片晶片，以致六片晶片全部被裝載。在其中裝載有晶片的處理室22a至22f中，在晶片上形成薄膜。然后通過緩沖機(jī)械手21從處理室22a至22f取出六片晶片并再次保存在存儲(chǔ)升降機(jī)24中。清洗已經(jīng)卸載了晶片的處理室22a至22f。在處理室22a至22f的清洗完成之后，通過緩沖機(jī)械手21將保存在存儲(chǔ)升降機(jī)24中且其上還沒有形成薄膜的六片晶片裝載在每個(gè)處理室22a至22f中。在晶片上方成薄膜之后，將所得的晶片從處理室22a至22f傳送到存儲(chǔ)升降機(jī)24。此時(shí)，保存在存儲(chǔ)升降機(jī)24中的十二片晶片在其上方形成有薄膜。通過前機(jī)械手26，使晶片從存儲(chǔ)升降機(jī)24返回盒子27。在此期間，處理室22a至22f空閑，以便它們被清洗。從盒子27取出其上還沒有形成薄膜的十二片晶片并傳送到存儲(chǔ)升降機(jī)24。從保存在存儲(chǔ)升降機(jī)24中的十二片晶片，一次取出兩片晶片并通過緩沖機(jī)械手21裝載在處理室22a至22f中。在其中裝載有晶片的處理室22a至22f中，在晶片上方形成薄膜。然后通過緩沖機(jī)械手21從處理室22a至22f取出該六片晶片并再次保存在存儲(chǔ)升降機(jī)24中。清洗已經(jīng)卸載了晶片的處理室22a至22f。因此，可以在等離子體CVD設(shè)備中進(jìn)行晶片上的薄膜形成和處理室22a至22f的清洗。
下面參考圖8描述在晶片上方進(jìn)行成薄膜和清洗的每個(gè)處理室22a至22f的結(jié)構(gòu)。圖8圖示了一對(duì)處理室22a和22b的結(jié)構(gòu)。在圖8中，等離子氣體發(fā)生器23布置在一對(duì)處理室22a和22b的外部。如上所述，如此構(gòu)造等離子氣體發(fā)生器23，以致它可以將清洗氣體轉(zhuǎn)變?yōu)榈入x子體并產(chǎn)生氟原子團(tuán)等。
在每個(gè)處理室22a和22b的內(nèi)部，布置由底電極4和上電極5構(gòu)成的一對(duì)電極。射頻電源(振蕩器)9電連接到該電極對(duì)且被構(gòu)造為它可以提供電力到電極對(duì)。
在處理室22a中，在射頻電源9和電極對(duì)之間布置RF傳感器10。構(gòu)造該RF傳感器10，以致當(dāng)從射頻電源9提供電力到電極對(duì)時(shí)，它可以探測(cè)電極對(duì)之間產(chǎn)生的電壓。
電子模塊11連接到RF傳感器10以及電連接終止控制器12。如此構(gòu)造電子模塊11，以致它可以放大由RF傳感器10探測(cè)的電壓。終止控制器12可以通過電子模塊輸入由RF傳感器探測(cè)的電壓在其中且根據(jù)電壓的變化控制等離子體清洗氣的饋送或終止到處理室22a和22b。對(duì)于處理室22b來說RF傳感器10、電子模塊11以及終止控制器12不是必需的。
在實(shí)施例2中使用的等離子體CVD設(shè)備具有如上所述的結(jié)構(gòu)。下面將描述在晶片上形成薄膜以及清洗處理室22a和22b內(nèi)部的操作。
首先，參考圖8描述在晶片上方形成薄膜的操作。在室22a和22b中分別裝載用于成薄膜的晶片。由此裝載的晶片被放置在底電極4上。接下來在處理室22a和22b中引入用于薄膜的原材料氣體(第二氣體)。從射頻電源9提供電力(具有第二強(qiáng)度的第二射頻功率)到由底電極4和上電極5構(gòu)成的電極對(duì)。從射頻電源9供給的電力是高的，例如700W。通過從射頻電源9提供的電力，在電極對(duì)之間出現(xiàn)高壓，以及通過該高壓將電極對(duì)之間存在的原材料氣體變?yōu)榈入x子體。由于變?yōu)榈入x子體的原材料的化學(xué)反應(yīng)氣體，因此在布置在底電極4上的晶片方上形成薄膜。以此方式在晶片上方形成薄膜，但是除晶片之外的處理室22a和22b的內(nèi)部中也同時(shí)形成薄膜(不希望的薄膜部件)。處理室22a和22b中形成的這些薄膜將引起外來物質(zhì)，以致處理室22a和22b被清洗。下面參考圖8描述處理室22a和22b的清洗。
在布置在處理室22a和22b外部的等離子氣體發(fā)生器34中，引入清洗氣體如NF3(與稀釋氣體如氬氣混合)。(當(dāng)待清洗薄膜是硅-基介電薄膜時(shí)清洗氣體不只局限于鹵化氮，而是可以使用氟化碳?xì)怏w如C2F6、C3F8或CF4。氟化氮?dú)怏w如NF3或不含碳的鹵化物氣體是有利的，因?yàn)槿蜃兣赡苄缘?。任何一種物質(zhì)都可以使用，只要它不產(chǎn)生不合需要的損壞或污染以及通過產(chǎn)生氟原子團(tuán)且由此與硅起反應(yīng)變?yōu)閾]發(fā)物。)在等離子氣體發(fā)生器23中，清洗氣體(第一氣體)變?yōu)榈入x子體，并形成氟原子團(tuán)或離子。然后將等離子氣體發(fā)生器23中變?yōu)榈入x子體的清洗氣體饋送到處理室22a和22b。該等離子體清洗氣具有與處理室22a和22b中形成的薄膜起反應(yīng)的富反應(yīng)性。因此通過反應(yīng)獲得的反應(yīng)產(chǎn)物被排出在處理室的外面。以此方式，可以通過清洗除去處理室22a和22b中形成的薄膜。
如上所述。實(shí)施例2采用所謂的遠(yuǎn)程等離子體方法，該方法不在處理室22a和22b的內(nèi)部，而是在處理室22a和22b外部的等離子氣體發(fā)生器23中將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，并將所得的等離子體清洗氣饋送到處理室22a和22b。
通過遠(yuǎn)程等離子體方法的清洗是有利的，因?yàn)橛捎诓辉谔幚硎?2a和22b中進(jìn)行將清洗氣體轉(zhuǎn)變?yōu)榈入x子體，因此在清洗時(shí)不損壞部件(工藝套件)如底電極4和上電極5。在該遠(yuǎn)程等離子體方法中，通常通過測(cè)試等預(yù)先決定清洗的終點(diǎn)，在實(shí)際的生產(chǎn)線中，清洗花費(fèi)的時(shí)間是預(yù)先決定的清洗時(shí)間的1.2倍。
但是對(duì)于約預(yù)先決定的1.2倍的清洗時(shí)間降低了生產(chǎn)量，此外通過過刻蝕使部件退化。而且，部件的過刻飾可能產(chǎn)生外來物質(zhì)以及由于清洗氣的數(shù)量增加提高了成本。
因此在實(shí)施例2中，正確地進(jìn)行清洗的自動(dòng)終點(diǎn)探測(cè)。在使用遠(yuǎn)程等離子體的普通清洗中，電力不提供給由底電極4和上電極5構(gòu)成的電極對(duì)，以便降低部件的損壞。另一方面，在該實(shí)施例中，饋送一定范圍內(nèi)的電力到電極對(duì)不會(huì)損壞部件。具體地描述，在實(shí)施例2中，在使用遠(yuǎn)程等離子體清洗處理室22a和22b的過程中提供給電極對(duì)為保持等離子體形式的清洗氣體所需的電力。
待饋送到電極對(duì)的電力(第二電力)(具有第一強(qiáng)度的第一高頻電力)是小于當(dāng)將原材料氣體變?yōu)橛糜谠诰戏叫纬杀∧さ牡入x子體時(shí)饋送的電力(第一電力)。從防止部件損壞觀點(diǎn)優(yōu)選較小的電力。因此希望提供給電極對(duì)為保持等離子體形式的清洗氣體所需的最小電力。更具體地，優(yōu)選饋送1％至10％的電力到用于在晶片上形成薄膜的電極對(duì)。待饋送到電極對(duì)的電力不局限于以上描述的范圍。當(dāng)電力小于用于在晶片上形成薄膜將原材料氣體轉(zhuǎn)變?yōu)榈入x子體時(shí)饋送的電力時(shí)，可以降低對(duì)部件損壞，以致電力可以采用在晶片成薄膜時(shí)饋送到電極對(duì)的電力的1％至50％，甚至50％至80％。具體地，考慮到減輕對(duì)部件的損壞以及將清洗氣體轉(zhuǎn)變?yōu)榈入x子體(等離子體激發(fā))，提供給用于在晶片上方成薄膜的電極對(duì)的電力的0.05％至40％范圍內(nèi)的電力是希望的。從上述觀點(diǎn)，該電力可以是提供給用于在晶片上方形成薄膜的電極對(duì)的電力的0.1％至30％，進(jìn)一步是0.5％至20％。
當(dāng)從射頻電源9提供電力到由底電極4和上電極5構(gòu)成的電極對(duì)時(shí)，在電極對(duì)之間出現(xiàn)電壓(電勢(shì)差)。通過電連接到電極的RF傳感器10探測(cè)該電壓。在通過電子模塊11放大由RF傳感器10探測(cè)的電壓之后，該電壓被輸入到終止控制器12。終止控制器12根據(jù)由此輸入的電壓自動(dòng)地探測(cè)清洗的終點(diǎn)。在該實(shí)施例2中，通過利用等離子體的物理或化學(xué)性能、與阻抗有關(guān)的等離子體的電性能自動(dòng)地探測(cè)清洗的終點(diǎn)。
下面參考圖9具體地描述在終止控制器12中自動(dòng)地探測(cè)清洗的終點(diǎn)的方法。
圖9圖示了輸入到終止控制器12的電壓和從清洗開始的時(shí)間之間的關(guān)系。在圖9中，曲線(1)表示了當(dāng)在等離子氣體發(fā)生器23中清洗氣體正常地變?yōu)榈入x子體時(shí)電壓和時(shí)間之間的關(guān)系。而曲線(2)表示了當(dāng)通過低于正常電壓的異常電壓使清洗氣體變?yōu)榈入x子體時(shí)電壓和時(shí)間之間的關(guān)系。
首先將根據(jù)曲線(1)進(jìn)行描述。在圖9中，沿縱坐標(biāo)繪制輸入到終止控制器12的電壓(mV)，而沿橫坐標(biāo)繪制從清洗開始的時(shí)間(秒)。如從圖9可以明顯看出，在清洗開始之后不久，電壓在2400mV至2500mV之間發(fā)生變化。在清洗開始之后20秒電壓逐漸增加，約60秒之后，它變得基本上恒定。電壓變?yōu)樵?600mV至2700mV之間恒定。當(dāng)電壓變得基本上恒定時(shí)該時(shí)間大致與處理室22a和22b中清洗的完成時(shí)間一致。如上所述，在清洗開始之后清洗時(shí)間過程中電壓變化，且當(dāng)清洗幾乎完成時(shí)它變得穩(wěn)定。這些假定因?yàn)樵谇逑催^程中清洗氣體與在處理室22a和22b的內(nèi)壁上形成的薄膜起反應(yīng)，消耗了從等離子氣體發(fā)生器23饋送到處理室22a和22b的等離子體形式的清洗氣體。另一方面，在清洗完成時(shí)，處理室22a和22b中形成的薄膜被除去且不消耗等離子體形式的清洗氣體。當(dāng)輸入電壓變得基本上恒定在特定值(在此情況下，例如，2600mV)或更大時(shí)，終止控制器12斷定處理室22a和22b中的清洗完成，并停止從等離子氣體發(fā)生器23饋送等離子體清洗氣。
根據(jù)實(shí)施例2，可以自動(dòng)地探測(cè)處理室22a和22b中清洗的完成時(shí)間，以致可以有效地進(jìn)行室2中的清洗。這些導(dǎo)致生產(chǎn)量提高。此外，由于減少昂貴氣體的使用量，因此可以減小清洗氣體的成本。
而且，即使除去在室2中形成的薄膜之后的清洗，即所謂的過刻蝕也可以被抑制，以便可以實(shí)現(xiàn)工藝套件的壽命延長。過刻蝕的這些抑制防止通過工藝套件(部件)的刻蝕另外出現(xiàn)的外來物質(zhì)的產(chǎn)生。
下面對(duì)曲線(2)進(jìn)行描述。該曲線(2)指當(dāng)由于等離子氣體發(fā)生器23的異常輸出，以低于正常電壓的電壓形成等離子體形式的清洗氣體時(shí)，電壓和時(shí)間之間的關(guān)系。如從圖9可以明顯看出，在清洗開始之后電壓表現(xiàn)出逐漸增加。甚至當(dāng)清洗開始之后過去約60秒時(shí)，電壓也沒有變得恒定并繼續(xù)增加。當(dāng)?shù)入x子氣體發(fā)生器23正常地工作時(shí)，在清洗開始之后60秒電壓變得基本上恒定，從此可以被判清洗完成。當(dāng)由于異常輸出，等離子氣體發(fā)生器23在低于正常的電壓下工作時(shí)，電壓沒有變得恒定在具體電壓或更大的電壓，且不能探測(cè)清洗的終點(diǎn)。這些假定是因?yàn)榈入x子體形式的清洗氣體的量小于正常時(shí)的量，因此即使清洗開始之后過去60秒后清洗也沒有完成。
如果即使在正常清洗時(shí)間過去之后電壓也不變得恒定，那么等離子體CVD設(shè)備在終止控制器產(chǎn)生警報(bào)且終止它的工作，斷定等離子體CVD設(shè)備的等離子氣體發(fā)生器23具有某種異常。更具體地，當(dāng)清洗時(shí)間比正常清洗時(shí)間長10％至40％時(shí)，終止控制器12激活聯(lián)鎖系統(tǒng)并終止等離子體CVD設(shè)備。
根據(jù)實(shí)施例2，通過終止控制器12可以探測(cè)等離子氣體發(fā)生器23的異常。在其中清洗進(jìn)行預(yù)定時(shí)間的常規(guī)方法中，在該時(shí)間內(nèi)完成清洗，不管等離子氣體發(fā)生器23中的異常，以及隨后的在晶片上的薄膜形成的后續(xù)步驟。由于即使由于等離子氣體發(fā)生器23中的異常，處理室22a和22b的清洗沒有完成，仍進(jìn)行晶片上方的薄膜形成，因此由于處理室22a和22b中的不充分的清洗，由此形成的薄膜不正常，導(dǎo)致制備次品晶片。例如，當(dāng)由于不充分的清洗在電極對(duì)上殘留薄膜時(shí)，等離子氣體的狀態(tài)變化，這改變薄膜形成條件。通過這些，晶片上形成的薄膜有時(shí)具有異常的薄膜質(zhì)量。
在該實(shí)施例2中，在清洗過程中可以探測(cè)等離子氣體發(fā)生器23的異常，以致可以預(yù)先防止在晶片上形成具有異常的薄膜質(zhì)量的薄膜。
等離子氣體發(fā)生器23中的異?？梢苑譃殡娫吹漠惓Ｒ约坝傻入x子氣體發(fā)生器23的內(nèi)部引起的異常?？梢酝ㄟ^電源的錯(cuò)誤信號(hào)探測(cè)電源的異常，但是源于等離子氣體發(fā)生器23內(nèi)部的異常不能容易發(fā)現(xiàn)。但是，如上所述，監(jiān)控輸入到終止控制器的電壓便于異常的探測(cè)。
參考圖10至15，下面將描述在清洗等離子體CVD設(shè)備時(shí)當(dāng)待通過等離子體CVD設(shè)備形成的薄膜的厚度改變時(shí)輸入到終止控制器12的電壓和從清洗開始的時(shí)間之間的關(guān)系。在圖10至15中，沿坐標(biāo)繪制輸入到終止控制器12的電壓(mV)，而沿橫坐標(biāo)繪制從清洗開始的時(shí)間(秒)。
圖10圖示了在等離子體CVD設(shè)備中的晶片上方形成約200nm厚度的薄膜之后等離子體CVD設(shè)備的處理室22a和22b的清洗。如從圖10可以明顯看出，在清洗開始時(shí)電壓變得恒定，但是隨著時(shí)間的推移它逐漸增加，且在開始清洗之后約35秒變得基本上恒定。在該薄膜厚度，完成清洗花費(fèi)約39秒。該波形不僅在清洗的終止時(shí)是穩(wěn)定的而且在清洗開始時(shí)也是穩(wěn)定的。由于終止控制器12設(shè)計(jì)為忽略清洗開始之后一定時(shí)間的波形，因此可以自動(dòng)地探測(cè)清洗的適當(dāng)?shù)耐瓿蓵r(shí)間而不導(dǎo)致它失靈。
圖11圖示了在晶片上方形成約300nm厚度的薄膜之后處理室22a和22b的清洗。如從圖11可以明顯看出，在清洗開始時(shí)的某一時(shí)間電壓變得恒定，但是隨著時(shí)間的推移它逐漸增加，且在開始清洗之后約36秒變得基本上恒定。在該薄膜厚度，完成清洗花費(fèi)約40秒。由于在晶片上方形成相對(duì)更厚的薄膜，因此圖11中的清洗時(shí)間比圖10中的更長。在晶片上方形成的薄膜厚度的增加導(dǎo)致在處理室22a和22b的內(nèi)壁上形成的薄膜厚度增加。這些導(dǎo)致用于除去該薄膜的清洗時(shí)間延長。
圖12圖示了在晶片上方形成約400nm厚度的薄膜之后處理室22a和22b的清洗。如從圖12可以明顯看出，該電壓表現(xiàn)出在清洗開始之后逐漸增加且在約41秒之后它變得基本上恒定。在該薄膜厚度，完成清洗花費(fèi)約47秒。
圖13圖示了在晶片上方形成約600nm厚度的薄膜之后處理室22a和22b的清洗。如從圖13可以明顯看出，該電壓表現(xiàn)出在清洗開始之后逐漸增加且在約50秒之后它變得基本上恒定。在該薄膜厚度，完成清洗花費(fèi)約55秒。
圖14圖示了在晶片上方形成約800nm厚度的薄膜之后處理室22a和22b的清洗。如從圖14可以明顯看出，在清洗的起始之后一定時(shí)間電壓恒定。在開始清洗之后約10至20秒，電壓在約2300mV和約2450mV之間起伏。其后它逐漸增加且在約65秒之后變得基本上恒定。在該厚度，完成清洗花費(fèi)約69秒。
圖15圖示了在晶片上方形成約1100nm厚度的薄膜之后處理室22a和22b的清洗。如從圖15可以明顯看出，在清洗剛開始之后電壓表現(xiàn)出從約2300mV至約2700mV急劇上升，然后繼續(xù)減小，直到開始之后約20秒。在20秒之后電壓逐漸地增加且在約71秒之后變得基本上恒定。在該厚度，完成清洗花費(fèi)約78秒。
如圖10至15所示，在清洗過程中電壓的波形與晶片上方形成的薄膜厚度不一致，但是在任何一種薄膜厚度，接近清洗的完成時(shí)電壓變得恒定。即使通過等離子體CVD設(shè)備在晶片上方形成的薄膜厚度不同，終止控制器12探測(cè)電壓變得基本上恒定在某一電壓或更大電壓時(shí)的時(shí)間點(diǎn)，由此可以自動(dòng)地探測(cè)清洗的適宜的終點(diǎn)。
下面將示出使用如實(shí)施例2所述的自動(dòng)探測(cè)清洗終點(diǎn)的方法是否不利地影響通過等離子體CVD設(shè)備形成的薄膜質(zhì)量的檢查結(jié)果。在該實(shí)施例2中，當(dāng)通過遠(yuǎn)程等離子體清洗時(shí)，從射頻電源9提供電力到由底電極4和上電極5構(gòu)成的電極對(duì)。另一方面，在使用遠(yuǎn)程等離子體的常規(guī)清洗時(shí)，電力沒有饋送到電極對(duì)。因此檢查在清洗時(shí)提供電力到電極對(duì)是否對(duì)清洗之后晶片上方的薄膜形成有不良影響。
如圖8所示，射頻電源9、RF傳感器10、電子模塊11以及終止控制器12連接到處理室22a且根據(jù)實(shí)施例2進(jìn)行清洗的自動(dòng)端點(diǎn)探測(cè)。另一方面，在處理室22b中，不執(zhí)行清洗的自動(dòng)端點(diǎn)探測(cè)。具體地描述，在通過自動(dòng)終點(diǎn)探測(cè)完成處理室22a的清洗時(shí)，處理室22b的清洗也完成。在清洗時(shí)，電力沒有饋送到處理室22b中的電極對(duì)。通過比較處理室22a中的其上形成有薄膜的晶片和處理室22b中的其上方形成有薄膜的晶片，可以研究清洗時(shí)提供電力到電極對(duì)是否對(duì)清洗之后晶片上方的薄膜形成有不利地影響。薄膜厚度的范圍從760nm到840nm。
圖16圖示了處理室22a中的晶片上方形成的薄膜厚度和處理室22b中形成的薄膜厚度的比較結(jié)果。在圖16中，沿縱坐標(biāo)繪制薄膜厚度，而沿橫坐標(biāo)繪制第n個(gè)(n代表正整數(shù))處理的晶片。如從圖16可以明顯看出，處理室22a中的晶片上形成的薄膜厚度范圍從約800nm至約820nm，而處理室22b中形成的薄膜厚度范圍從約790nm至約810nm。由此在處理室22a中的晶片上方形成的薄膜和處理室22b中形成的薄膜之間厚度不存在顯著的區(qū)別。從晶片上方形成的薄膜厚度的觀點(diǎn)應(yīng)當(dāng)理解，實(shí)施例2中的清洗的自動(dòng)終點(diǎn)探測(cè)方法沒有不利地影響清洗之后晶片上方的薄膜形成。薄膜厚度的允許范圍從約760nm至約840nm。由這些范圍來判斷，處理室22a和22b中的薄膜形成是正常地進(jìn)行。
圖17圖示了處理室22a中的晶片上方形成的薄膜和處理室22b中形成的薄膜之間的薄膜厚度的均勻性的比較結(jié)果。在圖17中，沿縱坐標(biāo)繪制薄膜厚度的均勻性，而沿橫坐標(biāo)繪制第n個(gè)(n代表正整數(shù))處理的晶片。在該示圖中，由(晶片的最大厚度-晶片的最小厚度)/(晶片的最大厚度+晶片的最小厚度)×100決定均勻性。如從圖17可以明顯看出，處理室22a中的薄膜厚度的均勻性范圍從1.5％至2％，而處理室22b中的薄膜厚度的均勻性范圍從1％至1.5％。由此處理室22a和處理室22b之間不存在顯著的區(qū)別。從晶片上方的薄膜厚度的的均勻性的觀點(diǎn)發(fā)現(xiàn)，實(shí)施例2中的清洗的自動(dòng)終點(diǎn)探測(cè)方法沒有不利地影響清洗之后晶片上方的薄膜形成。薄膜厚度的均勻性的允許范圍是5％或更小。由該范圍來判斷，在處理室22a和22b中正常地進(jìn)行薄膜形成。
圖18圖示了處理室22a中形成的晶片和處理室22b中形成的晶片之間的晶片上的外來物質(zhì)的數(shù)目的比較結(jié)果。在圖18中，沿縱坐標(biāo)繪制每片晶片的外來物質(zhì)數(shù)目，而沿橫坐標(biāo)繪制第n個(gè)(n代表正整數(shù))處理的晶片。如從圖18可以明顯看出，處理室22a中形成的晶片上的外來物質(zhì)數(shù)目約為20或更小，而處理室22b中形成的晶片上的外來物質(zhì)數(shù)目約為10或更小。由此處理室22a和處理室22b之間不存在顯著的區(qū)別。從晶片上的外來物質(zhì)的數(shù)目發(fā)現(xiàn)，實(shí)施例2中的清洗的自動(dòng)終點(diǎn)探測(cè)方法沒有不利地影響清洗之后在晶片上方進(jìn)行的薄膜形成。外來物質(zhì)的數(shù)目的容許范圍是30或更小。由該范圍來判斷，在處理室22a和22b中正常地進(jìn)行薄膜形成。
圖19圖示了處理室22a中的晶片上形成的薄膜應(yīng)力和處理室22b中的晶片上形成的形成的薄膜應(yīng)力的比較結(jié)果。在圖19中，沿縱坐標(biāo)繪制薄膜應(yīng)力(Mpa)，而沿橫坐標(biāo)繪制第n個(gè)(n代表正整數(shù))處理的晶片。薄膜應(yīng)力用作評(píng)價(jià)薄膜質(zhì)量如硬度的指數(shù)。如從圖19可以明顯看出，處理室22a中的晶片上方形成薄膜應(yīng)力范圍從-100(Mpa)至-90(Mpa)，處理室22b中的晶片上方形成薄膜應(yīng)力范圍從-110(Mpa)至-100(Mpa)。由此在處理室22a和22b之間不存在顯著的區(qū)別。換句話說，在晶片上方形成的薄膜質(zhì)量沒有顯著的區(qū)別。從薄膜應(yīng)力的觀點(diǎn)發(fā)現(xiàn)實(shí)施例2中的清洗終點(diǎn)的自動(dòng)探測(cè)方法沒有不利地影響清洗之后在晶片上方進(jìn)行的薄膜形成。薄膜應(yīng)力的容許范圍從-120(Mpa)至-80(MPa)，以致在處理室22a和22b中都正常地進(jìn)行薄膜形成。
從各種觀點(diǎn)檢查是否實(shí)施例2中的清洗終點(diǎn)的自動(dòng)探測(cè)方法不利地影響清洗之后在晶片上方進(jìn)行的薄膜形成。上述結(jié)果表示自動(dòng)探測(cè)方法沒有副作用。
下面將描述通過使用等離子體CVD設(shè)備的半導(dǎo)體集成電路器件的制造方法，該等離子體CVD設(shè)備采用實(shí)施例2中的清洗終點(diǎn)的自動(dòng)探測(cè)方法。
圖20是根據(jù)實(shí)施例2的制造步驟過程中MIS晶體管Q1和MIS晶體管Q2的剖面圖。參考圖6，下面將描述MIS晶體管Q1和MIS晶體管Q2制造步驟。
如圖20所示，制備具有例如約1至10Ωcm的電阻率的晶片30。該晶片30由p型單晶硅制成且在其主表面上方具有元件隔離區(qū)31。這些元件隔離區(qū)31每個(gè)由例如氧化硅薄膜構(gòu)成，且通過STI(淺溝槽隔離)或LOCOS(硅的局部氧化)形成。
然后在由晶片30上方形成的元件隔離區(qū)31隔開的有源區(qū)中形成p阱32，亦即，在其中將形成n溝道型MIS晶體管Q1的區(qū)域。例如，通過離子注入引入硼(B)或氟化硼(BF2)形成p阱32。同樣地，在其中將形成p溝道型MIS晶體管Q2的區(qū)域中形成n阱33。例如，通過離子注入引入磷(p)或砷(As)形成該n阱33。
在晶片20上方形成柵絕緣薄膜34。柵絕緣薄膜34例如由薄氧化硅薄膜構(gòu)成且例如可以通過熱氧化方法形成。
在絕緣薄膜34上方，形成柵電極36a和36b。以下列方式形成柵電極36a和36b。在晶片30上方的柵絕緣薄膜上方形成多晶硅薄膜35之后，通過光刻和刻蝕構(gòu)圖多晶硅薄膜35，由此形成由多晶硅薄膜35制成的柵電極36a和36b。
在柵電極36a的兩側(cè)，形成輕摻雜的n型雜質(zhì)擴(kuò)散區(qū)37和38。通過使用例如離子注入在p阱32中引入n型雜質(zhì)如磷形成這些輕摻雜的n型雜質(zhì)擴(kuò)散區(qū)37和38。同樣地，在柵電極36b的兩側(cè)上的區(qū)域中形成輕摻雜p型雜質(zhì)擴(kuò)散區(qū)39和40。通過使用例如離子注入在n阱33中引入n型雜質(zhì)如硼或氟化硼形成這些輕摻雜的n型雜質(zhì)擴(kuò)散區(qū)39和40。
在每個(gè)柵電極36a和36b的側(cè)壁上方形成側(cè)壁隔片41?？梢酝ㄟ^例如CVD在晶片30上方淀積氧化硅薄膜然后各向異性地刻蝕因此淀積的氧化硅薄膜形成側(cè)壁隔片41。
在形成側(cè)壁隔片41之后。在柵電極36a的兩側(cè)上的區(qū)域中形成重?fù)诫sn型雜質(zhì)擴(kuò)散區(qū)42和43?？梢酝ㄟ^使用例如離子注入在p阱32中引入n型雜質(zhì)如磷形成這些重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43。重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43具有比上述輕摻雜的n型雜質(zhì)擴(kuò)散區(qū)37和38更高的雜質(zhì)濃度。同樣地，在柵電極36b的兩側(cè)上的區(qū)域中形成重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45。通過利用例如離子注入引入p型雜質(zhì)如硼或氟化硼形成這些重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45。在這些重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45中，以比輕摻雜p型雜質(zhì)擴(kuò)散區(qū)39和40中更高的濃度引入p型雜質(zhì)。
在曝光重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43以及重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45的表面之后，例如通過CVD在晶片30上方淀積鈷(Co)薄膜。然后熱處理該晶片以形成硅化鈷薄膜46。因此可以形成由多晶硅薄膜35和硅化鈷薄膜46制成的柵電極36a和36b。硅化鈷薄膜46還可以形成在重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43以及重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45上方。這些使之可以降低柵電極36a和36b的電阻，同時(shí)降低重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43以及重?fù)诫s的p型雜質(zhì)擴(kuò)散區(qū)44和45的薄層電阻。然后除去鈷薄膜的未反應(yīng)的部分。
在上述方法中，可以形成n溝道型MIS晶體管Q1和p溝道型MIS晶體管Q2。
下面將描述金屬化步驟。在晶片上方，例如通過CVD淀積絕緣薄膜47，絕緣薄膜47將是層間介電薄膜。然后通過光刻和刻蝕，形成貫穿絕緣薄膜47的接觸孔48。在接觸孔48的底部，露出在重?fù)诫s的n型雜質(zhì)擴(kuò)散區(qū)42和43以及重?fù)诫s的p型區(qū)44和45的每一個(gè)上方形成的硅化鈷薄膜。
然后通過在接觸孔48中埋置鈦/氮化鈦薄膜49a以及鎢薄膜49b形成栓塞50。例如可以以下列方式形成栓塞50。在包括接觸孔48的內(nèi)部的絕緣薄膜47上方，例如通過濺射形成鈦/氮化鈦薄膜49a，接著例如通過CVD形成鎢薄膜49b，以將它埋置在接觸孔48中。然后通過利用CMP或深腐蝕除去在絕緣薄膜47上方形成的鈦/氮化鈦薄膜49a以及鎢薄膜49b的不必要的部分，由此形成栓塞50。
在其中形成有栓塞50的絕緣薄膜47上，依次形成鈦/氮化鈦薄膜51a、鋁薄膜51b以及鈦/氮化鈦薄膜51c?？梢杂衫鏑VD形成這些薄膜。然后通過利用光刻和刻蝕構(gòu)圖鈦/氮化鈦薄膜51a、鋁薄膜51b以及鈦/氮化鈦薄膜51c，以形成互連52。然后例如通過CVD在絕緣薄膜47和互連52上方形成絕緣薄膜53。絕緣薄膜53例如由氧化硅薄膜制成。以此方式，可以形成具有如圖20所示結(jié)構(gòu)的晶片30。
然后在實(shí)施例2中使用的圖8的等離子體CVD設(shè)備中裝載具有如圖20所示結(jié)構(gòu)的晶片30。具體地描述，晶片30被傳送到等離子體CVD設(shè)備的處理室22a中，且該晶片30布置在底電極4上。在將作為原材料氣體的TEOS和氧氣引入處理室22a之后，從射頻電源9提供電力到由底電極4和上電極5構(gòu)成的電極對(duì)。在電極對(duì)之間，出現(xiàn)電壓且原材料氣體變?yōu)榈入x子體。
通過等離子體形式的原材料氣體的化學(xué)反應(yīng)，然后形成如圖21所示的介電薄膜54(等離子體CVD薄膜形成工序2-1)。該介電薄膜54構(gòu)成層間介電薄膜且由氧化硅薄膜制成。為了便于理解，從圖21至28圖省略介電薄膜47底下的結(jié)構(gòu)。
在形成介電薄膜54之后，從圖8的處理室22a卸載晶片30。將NF3氣體(與氬氣等氣體混合)引入圖8的等離子氣體發(fā)生器23。在等離子氣體發(fā)生器23中，清洗氣體變?yōu)榈入x子體且等離子體形式的清洗氣體被饋送到處理室22a中。當(dāng)?shù)入x子體形式的清洗氣體被引入處理室22a中時(shí)，它與處理室22a中形成的薄膜起反應(yīng)。通過該反應(yīng)，除去處理室22a中形成的薄膜，且反應(yīng)產(chǎn)物被排出在處理室22a的外面。
在通過等離子體形式的清洗氣體清洗處理室22a內(nèi)部的過程中，從射頻電源9提供電力到電極對(duì)。此時(shí)電力小于在處理室22a中將原材料氣體轉(zhuǎn)變?yōu)榈入x子體時(shí)供給的電力。換句話說，供給為保持等離子體形式的清洗氣體所必需的最小電力。電極對(duì)之間出現(xiàn)電壓且通過圖8的RF傳感器10探測(cè)該電壓。在電子模塊11中放大之后，該電壓被輸入到終止控制器12。在處理室22a中清洗過程中終止控制器12繼續(xù)監(jiān)控從RF傳感器10的輸入的電壓。當(dāng)輸入電壓變得基本上恒定在預(yù)定值或更大的電壓時(shí)，終止控制器12斷定處理室22a中的清洗完成，并停止從等離子氣體發(fā)生器23饋送等離子體清洗氣，以及終止清洗。當(dāng)輸入到終止控制器12的電壓沒有變得恒定在預(yù)定的時(shí)間內(nèi)時(shí)，控制器探測(cè)等離子氣體發(fā)生器23的異常并激活聯(lián)鎖系統(tǒng)。以此方式，可以適當(dāng)?shù)靥綔y(cè)清洗終點(diǎn)。
在實(shí)施例2的CVD設(shè)備中具有如21所示的其上形成有介電薄膜54的晶片被傳送到后續(xù)步驟。如圖22所示，然后通過利用光刻和刻蝕形成到達(dá)互連52的連接孔55。在包括連接孔55的內(nèi)部的介電薄膜54上方順序的形成鈦/氮化鈦薄膜56a和鎢薄膜56b之后，通過CMP(化學(xué)機(jī)械拋光)除去介電薄膜54上方形成的鈦/氮化鈦薄膜56a和鎢薄膜56b的不必要的部分，由此形成具有連接孔55的栓塞57，在連接孔55中嵌入這些薄膜，如圖23所示。
在介電薄膜54上方，依次形成鈦/氮化鈦薄膜58a、鋁薄膜58b、鈦/氮化鈦薄膜58c、介電薄膜58d(等離子體CVD薄膜形成工序2-2)以及抗反射薄膜58e(等離子體CVD薄膜形成工序2-3)?？梢酝ㄟ^濺射形成鈦/氮化鈦薄膜58a、鋁薄膜58b以及鈦/氮化鈦薄膜58c。介電薄膜58d由氧化硅薄膜制成且可以通過使用TEOS作為原材料的等離子體CVD來形成。抗反射薄膜58e用來抑制構(gòu)圖時(shí)來自底下薄膜的反射光的影響且例如由氮氧化硅薄膜制成。該抗反射薄膜58e也由等離子體CVD形成。
如圖24所示，通過光刻和刻蝕構(gòu)圖這些依次淀積的薄膜，以形成互連59。然后在互連59和介電薄膜54上方形成介電薄膜60(等離子體CVD薄膜形成工序2-4)，如圖25所示。介電薄膜60例如由氧化硅薄膜制成且可以通過使用TEOS作為原材料的等離子體CVD形成。然后在介電薄膜60上方形成介電薄膜61，介電薄膜61例如由SOG(旋涂玻璃)薄膜制成。具體地描述，介電薄膜61由通過在晶片30的主表面上方旋涂硅石溶劑如乙醇的溶液然后通過熱處理蒸發(fā)該溶劑形成的氧化硅薄膜制成。
在介電薄膜61上方，形成介電薄膜62(等離子體CVD薄膜形成工序2-5)。介電薄膜62例如由氧化硅薄膜制成且可以通過使用TEOS作為原材料的等離子體CVD形成。然后，通過CMP平整介電薄膜62的表面。
如圖26所示，在通過光刻和刻蝕形成到達(dá)互連59的連接孔之后，在該連接孔中嵌入鈦/氮化鈦薄膜63a和鎢薄膜63b，以形成栓塞64。在該栓塞64和介電薄膜62上方，依次形成鈦/氮化鈦薄膜65a、鋁薄膜65b、鈦/氮化鈦薄膜65c、介電薄膜65d以及抗反射薄膜65e。例如可以通過濺射形成鈦/氮化鈦薄膜65a、鋁薄膜65b以及鈦/氮化鈦薄膜65c。介電薄膜65d(等離子體CVD薄膜形成工序2-6)由氧化硅薄膜制成且可以通過使用TEOS作為原材料的等離子體CVD形成?？狗瓷浔∧?5e(等離子體CVD薄膜形成工序2-7)由例如氮氧化硅薄膜制成。該抗反射薄膜65e也由等離子體CVD形成。
如圖27所示，通過光刻和刻蝕構(gòu)圖薄膜疊層形成互連66。如圖28所示，然后在該互連66和介電薄膜62上方形成介電薄膜67。介電薄膜67(等離子體CVD薄膜形成工序2-8)由氧化硅薄膜制成且可以通過使用TEOS作為原材料的等離子體CVD形成。
在用氫氣退火之后，在介電薄膜67上方形成介電薄膜68(等離子體CVD薄膜形成工序2-9)。介電薄膜68由氮化硅薄膜制成且可以通過使用等離子體CVD形成。由氮化硅薄膜制成的該介電薄膜68用作鈍化薄膜(表面保護(hù)薄膜)。它扮演防止芯片受機(jī)械應(yīng)力或雜質(zhì)侵入的角色。以此方式，可以在晶片30上形成MIS晶體管Q1和Q2以及多級(jí)互連。在將晶片30切割(包括激光切割，下面將同樣地應(yīng)用)為各個(gè)芯片之后，每個(gè)芯片被安裝在引線框上。通過引線鍵合電連接引線框和芯片，接著用用于封裝的樹脂密封。以此方式，可以制造半導(dǎo)體集成電路器件。
該在實(shí)施例2中使用的等離子體CVD設(shè)備用于介電薄膜54的形成步驟。實(shí)施例2中采用的等離子體CVD設(shè)備不僅可以用于這些步驟，而且可以用于其它步驟，例如，用于通過使用TEOS作為原材料的CVD形成介電薄膜58d、介電薄膜60、介電薄膜62、介電薄膜65d或介電薄膜67。換句話說，具有清洗終點(diǎn)的自動(dòng)探測(cè)功能的等離子體CVD設(shè)備可以用于形成上述薄膜的步驟。實(shí)施例2中采用的等離子體CVD設(shè)備甚至還可以用于形成由氮化硅薄膜制成的介電薄膜(鈍化薄膜)的步驟。
半導(dǎo)體集成電路器件的上述制造方法的工序順序，在處理室22a形成由氧化硅薄膜制成的介電薄膜54的情況下，將參考29至37描述之后在處理室22a中的清洗。
圖29至37圖示了當(dāng)在通過使用TEOS作為原材料的等離子體CVD在晶片30上方形成氧化硅薄膜(介電薄膜54)之后清洗處理室22a內(nèi)部時(shí)等離子體CVD設(shè)備的各種參數(shù)的時(shí)間相依變化。這些圖中，圖29圖示了處理室22a中的壓力(Torr(＝133.3Pa))和時(shí)間(秒)之間的關(guān)系，而圖30圖示了從圖8的射頻電源9提供給電極對(duì)的RF輸出(W)與時(shí)間之間的關(guān)系。
圖31圖示了底電極4中的加熱器溫度與時(shí)間之間以及加熱器位置(mils(＝25.4μm))與時(shí)間之間的關(guān)系。底電極4包括垂直可動(dòng)的加熱器，以致通過步進(jìn)改變加熱器位置。該加熱器位置指底電極4與上電極5之間的距離。
圖32圖示了TEOS的流速(sccm(＝1cc/分))與時(shí)間之間的關(guān)系，TEOS是原材料。圖33圖示了氦氣(He)的流速與時(shí)間之間的關(guān)系。圖34是氧氣(O2)的流速與時(shí)間之間的關(guān)系。圖35圖示了NF3的流速與時(shí)間之間的關(guān)系，NF3是清洗氣體。圖36圖示了氬氣的流速與時(shí)間之間的關(guān)系；以及圖37圖示了待輸入到圖8的終止控制器12的電壓和與時(shí)間之間的關(guān)系。在圖29至37中，以時(shí)間順序示出步驟S1至S12。
下面按步驟S1至S12的順序描述工序順序。
在等離子體CVD設(shè)備的處理室22a中裝載晶片30(步驟S1)。如圖29所示，處理室22a被高度地抽空。具體地描述，在晶片30的裝載階段(步驟S1)，沒有氣體引入處理22a，如圖32至36所示，以便保持處理室22a中的高真空條件。
如圖31所示，當(dāng)晶片30被裝載時(shí)，加熱器的溫度約為400℃。加熱器位置約為2200(mils)，暗示底電極4與上電極5相對(duì)地隔開。
然后進(jìn)行在晶片30上方形成氧化硅薄膜(介電薄膜54)的準(zhǔn)備(步驟S2)。如圖32至34所示，TEOS、氦氣和氧氣被引入處理室22a。如圖29所示，處理室22a中的壓力逐漸增加且變?yōu)榧s8(Torr)。如圖31所示，通過升高包括加熱器的底電極4，加熱器位置被調(diào)整為約300(mils)，相對(duì)減窄底電極4和上電極5之間的距離。縮短底電極4和上電極5之間的距離，以便將電極對(duì)之間的氣體轉(zhuǎn)變?yōu)榈入x子體。加熱器的溫度保持約400℃。
當(dāng)引入處理室22a中的氣體的壓力變得穩(wěn)定在約8(Torr)時(shí)，開始在晶片上方形成氧化硅薄膜(介電薄膜54)(步驟3)。此時(shí)，以2000sccm的流速引入TEOS、氦和氧氣，如圖32至34所示。如圖30所示，將約700(W)的電力提供給電極對(duì)。電力提供到電極對(duì)導(dǎo)致在電極對(duì)之間產(chǎn)生電位差。這將電極對(duì)之間存在的原材料氣體如TEOS轉(zhuǎn)變?yōu)榈入x子體形式。通過等離子體原材料氣體的化學(xué)反應(yīng)，在晶片30上形成氧化硅薄膜(介電薄膜54)。
當(dāng)在晶片30上方形成預(yù)定厚度的薄膜時(shí)，停止對(duì)電極對(duì)提供電力，如圖30所示和如圖32-至34所示，也停止將TEOS、氦氣和氧氣饋送到處理室22a，以完成薄膜形成(步驟S4)。通過抽氣泵將處理室22a中剩下的氣體排出到外面。處理室22a中的壓力從約8(Torr)減小為高真空條件，如圖29所示。如圖31所示，加熱器位置變?yōu)榧s2200(mils)，以加寬底電極4和上電極5之間的距離。
其上方形成有氧化硅薄膜(介電薄膜54)的晶片被卸載到處理室22a的外面(步驟S5)。進(jìn)行處理室中清洗的準(zhǔn)備(步驟S6)。換句話說，開始以等離子體形式引入氬氣或NF3氣體。如圖31所示，加熱器位置變?yōu)榧s600(mils)，以減窄底電極4和上電極5之間的距離。
然后通過在處理室22a中引入清洗氣體進(jìn)行清洗(步驟S7)。更具體，以約1000(sccm)的流速引入等離子體形式的NF3氣體，如圖35所示，同時(shí)以2000(sccm)的流速引入氬氣，如圖36所示。處理室22a中的壓力上升為從約3(Torr)，如圖29所示。如圖8所示的RF傳感器10、電子模塊11以及終止控制器12的每一個(gè)開始工作。
等離子體的NF3氣體與處理室22a中形成的氧化硅薄膜富反應(yīng)性地起反應(yīng)，以致除去在處理室22a中形成的氧化硅薄膜。此時(shí)，將約20W的電力提供給電極對(duì)，如圖30所示。該電力是保持NF3氣體的等離子態(tài)所必需的最小電力。在提供有電力的電極對(duì)中產(chǎn)生電壓，且通過RF傳感器10探測(cè)該電壓。通過電子模塊11放大由RF傳感器10探測(cè)的電壓，且輸入到終止控制器12。如圖37所示，在開始清洗之后僅一些變化之后，輸入到終止控制器12的電壓增加，并變得基本上恒定。當(dāng)輸入到終止控制器12的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，控制器斷定處理室22a的清洗完成，如圖35和36所示，停止將等離子體形式的氬氣和NF3氣體饋送到處理室22a。此外，終止控制器12停止對(duì)電極對(duì)提供電力。以此方式，可以正確地探測(cè)清洗的終點(diǎn)。
然后留在將處理室22a中的氬氣或NF3氣體排出處理室22a的外面(步驟S8)。如圖29所示，處理室22a中的壓力從約3(Torr)降低為高真空條件。
然后進(jìn)行干燥(seasoning)的準(zhǔn)備(步驟S9)。術(shù)語“干燥”指通過在處理室22a中進(jìn)行清洗防止已分散在空氣中的外來物質(zhì)(如氧化硅薄膜物質(zhì))停留。通過進(jìn)行少量的薄膜形成將它們固定到處理室22a的內(nèi)壁，抑制外來物質(zhì)的產(chǎn)生。
至于干燥的準(zhǔn)備，將TEOS、氦和氧氣引入處理室22a，如圖32至34所示。如圖29所示，處理室22a中的壓力增加約8(Torr)，與上述薄膜形成時(shí)的相同。如圖31所示，加熱器位置從約600(mils)減小到約300(mils)，與上述薄膜形成時(shí)的相同，以減窄底電極4和上電極5之間的距離。
然后進(jìn)行干燥處理(步驟S10)。具體地描述，以2000(sccm)的流速繼續(xù)饋送TEOS、氦和氧氣，如圖32至34所示。通過這些氣體饋送，處理室22a中的壓力維持在約8(Torr)，如圖29所示。此時(shí)，在電極對(duì)之間短時(shí)間提供約700(W)的電力，該時(shí)間比上述薄膜形成的時(shí)間短。提供電力到電極對(duì)在其間引起電位差。這些將電極對(duì)之間存在的原材料氣體如TEOS轉(zhuǎn)變?yōu)榈入x子體形式。通過等離子體形式的原材料氣體的化學(xué)反應(yīng)，在處理室22a的內(nèi)壁上方形成少量的氧化硅薄膜。在該處理期間，停留在處理室22a中的空間中的外來物質(zhì)也被固定到處理室22a的內(nèi)壁。
然后完成干燥處理(步驟S11)。更具體，停止提供電力到電極對(duì)，如圖30所示。停止將TEOS、氦和氧氣饋送到處理室22a，同時(shí)將留在處理室22a中的TEOS、氦以及氧氣排出外面，如圖32至34所示。然后處理室22a中的壓力從約8(Torr)減小為高真空條件，如圖29所示。加熱器位置從約300(mils)變化到約2200(mils)，以加寬底電極4和上電極5之間的距離，如圖31所示。然后在處理室22a中裝載其上將形成薄膜的其它晶片(步驟S12)，并重復(fù)上述操作順序。
半導(dǎo)體集成電路器件的上述制造方法的工序順序在處理室22a中形成由氮化硅薄膜制成的介電薄膜68，下面將參考圖38至46描述的處理室22a的清洗。
圖38至46圖示了當(dāng)通過等離子體CVD在晶片30上方形成氮化硅薄膜(介電薄膜68)之后執(zhí)行處理室22a中的清洗時(shí)等離子體CVD設(shè)備的各個(gè)參數(shù)依時(shí)間的變化。
圖38圖示了處理室22a中的壓力(Torr)與時(shí)間(秒)之間的關(guān)系，而圖39圖示了從圖8的射頻電源9提供給電極對(duì)的RF輸出(W)與時(shí)間之間的關(guān)系。
圖40圖示了底電極4中的加熱器的溫度與時(shí)間以及加熱器位置(mils)與時(shí)間之間的關(guān)系。圖41圖示了硅烷氣體(SiH4)的流速(sccm))與時(shí)間之間的關(guān)系。圖42圖示氨氣(NH3)的流速與時(shí)間之間的關(guān)系。
圖43圖示了氮?dú)?N2)的流速與時(shí)間之間的關(guān)系。圖44圖示了NF3氣的流速與時(shí)間之間的關(guān)系，NF3氣作為清洗氣體。圖45圖示了氬氣的流速與時(shí)間之間的關(guān)系；以及圖46圖示了待輸入到圖8的終止控制器12的電壓和與時(shí)間之間的關(guān)系。在圖38至46中，以時(shí)間順序示出步驟S1至S12。
下面按步驟S1至S12的順序描述工序順序。
在等離子體CVD設(shè)備的處理室22a中裝載晶片30(步驟S1)。如圖38所示，處理室22a處于高達(dá)約0.5Torr的真空條件。
如圖40所示，當(dāng)裝載晶片30時(shí)加熱器的溫度約為380℃。加熱器位置約為2200(mils)，暗示底電極4與上電極5相對(duì)地隔開。
然后進(jìn)行在晶片30上方形成氮化硅薄膜(介電薄膜68)的準(zhǔn)備(步驟S2)。如圖41至43所示，將硅烷和氮?dú)庖胩幚硎?2a。更具體，以約150(sccm)的流速引入硅烷氣體以及以約8000(sccm)的流速引入氮?dú)獾教幚硎?2a中。如圖38所示，處理室22a中的壓力逐漸增加。如圖40所示，通過升高包括加熱器的底電極4，加熱器位置被調(diào)整為約500(mils)，相對(duì)減窄底電極4和上電極5之間的距離。底電極4和上電極5之間的距離被縮短，以便將電極對(duì)之間的氣體轉(zhuǎn)變?yōu)榈入x子體。加熱器的溫度保持約380℃。
開始在晶片30方上形成氮化硅薄膜(介電薄膜68)(步驟3)。此時(shí)，以400(sccm)、約300(sccm)以及約8000(sccm)的流速將硅烷氣體、氨氣以及氮?dú)庖胩幚硎?2a，如圖41至43所示。如圖39所示，將約700(W)的電力提供給電極對(duì)。電力供應(yīng)到電極對(duì)在電極對(duì)之間引起電位差。這些將電極對(duì)之間存在的硅烷氣體和氨氣轉(zhuǎn)變?yōu)榈入x子體形式。通過等離子氣體的化學(xué)反應(yīng)，在晶片30上方形成氮化硅薄膜(介電薄膜68)。
當(dāng)在晶片30上方形成預(yù)定厚度的薄膜時(shí)，停止對(duì)電極對(duì)提供電力，如圖39所示，以及如圖41至43所示，也停止饋送硅烷、氨氣和氮?dú)獾教幚硎?2a，以完成薄膜形成(步驟S4)。通過抽氣泵將處理室中剩下的氣體排出到外面。如圖38所示，處理室22a中的壓力減小為高真空條件。如圖40所示，加熱器位置移到約2200(mils)，以加寬底電極4和上電極5之間的距離。
其上方形成有氮化硅薄膜(介電薄膜68)的晶片30被卸載到處理室22a的外面(步驟S5)。進(jìn)行處理室中的清洗的準(zhǔn)備(步驟S6)。換句話說，如圖40所示，加熱器位置變?yōu)榧s600(mils)，以減窄底電極4和上電極5之間的距離。
然后通過在處理室22a中引入清洗氣體進(jìn)行清洗(步驟S7)。更具體，以約1000(sccm)的流速將等離子體形式的NF3氣體引入處理室22a，如圖44所示，同時(shí)以2000(sccm)的流速引入氬氣，如圖45所示。處理室22a中的壓力增加到約3(Torr)，如圖38所示。如圖8所示的RF傳感器10、電子模塊11以及終止控制器12的每一個(gè)開始工作。
當(dāng)?shù)入x子體NF3氣體被饋送到處理室22a時(shí)，它與處理室22a中形成的氮化硅薄膜起反應(yīng)，以致除去處理室22a中形成的氮化硅薄膜。此時(shí)，將約20W的微弱電力提供給電極對(duì)，如圖39所示。該電力是保持NF3氣體的等離子態(tài)所必需的最小電力。在提供有電力的電極對(duì)中產(chǎn)生電壓，且通過RF傳感器10探測(cè)該電壓。通過電子模塊11放大由RF傳感器10探測(cè)的電壓并輸入到終止控制器12。如圖46所示，在開始階段時(shí)的一定變化之后，輸入到終止控制器12的電壓增加且變得基本上恒定。當(dāng)輸入到終止控制器12的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，控制器斷定處理室22a的清洗完成，如圖44和45所示，停止將等離子體形式的氬氣和NF3氣體饋送到處理室22a。此外，終止控制器12停止對(duì)電極對(duì)提供電力，如圖39所示。以此方式，可以正確地探測(cè)清洗的終點(diǎn)。
將留在將處理室22a中的氬氣或NF3氣體排出其外部(步驟S8)。如圖38所示，處理室22a中的壓力從約3(Torr)降低為高真空條件。
然后進(jìn)行干燥的準(zhǔn)備(步驟S9)。如圖41至43所示，將硅烷、氨和氮?dú)庖胩幚硎?2a。如圖38所示，處理室22a中的壓力增加到約4(Torr)，該壓力與上述薄膜形成時(shí)的相同。如圖40所示，加熱器位置從約600(mils)減小到約500(mils)，與上述薄膜形成時(shí)的相同，以減窄底電極4和上電極5之間的距離。
然后進(jìn)行干燥處理(步驟S10)。具體地描述，分別以約400(sccm)、約300(sccm)以及約8000(sccm)的流速繼續(xù)饋送硅烷、氨以及氮?dú)?，如圖41至43所示。通過這些氣體的饋送，處理室22a中的壓力維持在約4(Torr)，如圖38所示。此時(shí)，在電極對(duì)之間短時(shí)間提供約700(W)的電力，該時(shí)間比上述薄膜形成的時(shí)間短。這些將電極對(duì)之間存在的原材料氣體如硅烷氣體轉(zhuǎn)變?yōu)榈入x子體形式。通過變?yōu)榈入x子體的原材料氣體的化學(xué)反應(yīng)，在處理室22a的內(nèi)壁上形成微量的氧化硅薄膜。通過該工序，將停留處理室22a中的空間中的外來物質(zhì)固定到處理室22a的內(nèi)壁。
然后完成干燥處理(步驟S11)。更具體，停止提供到電極對(duì)的電力，如圖39所示。也停止將硅烷、氨以及氮?dú)怵佀偷教幚硎?2a，如圖41至43所示，同時(shí)，將留在處理室22a中的硅烷、氨以及氮?dú)馀懦鐾饷妗Ｈ缓筇幚硎?2a中的壓力從約4(Torr)減小為高真空條件，如圖38所示。加熱器位置從約500(mils)變化到約2200(mils)，以加寬底電極4和上電極5之間的距離，如圖40所示。然后在處理室22a中裝載在其上將形成薄膜的其它晶片(步驟S12)，然后重復(fù)上述操作順序。
半導(dǎo)體集成電路器件的上述制造方法的工序包括在處理室22a中形成由氮氧化硅薄膜制成的抗反射薄膜58e，下面參考圖47至55描述處理室22a的清洗。
圖47至55圖示了通過離子體CVD在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)之后執(zhí)行處理室22a中的清洗時(shí)等離子體CVD設(shè)備的各個(gè)參數(shù)依時(shí)間的變化。
圖47圖示了處理室22a中的壓力(Torr)和時(shí)間(秒)之間的關(guān)系，而圖48圖示了從圖8的射頻電源9提供給電極對(duì)的RF輸出(W)與時(shí)間之間的關(guān)系。
圖49圖示了底電極4中的加熱器的溫度與時(shí)間以及加熱器位置(mils)與時(shí)間之間的關(guān)系。圖50圖示了硅烷氣體(SiH4)的流速(sccm)與時(shí)間之間的關(guān)系。圖51圖示了N2O氣體的流速與時(shí)間之間的關(guān)系。
圖52圖示了氦氣(He)的流速與時(shí)間之間的關(guān)系。圖53是NF3氣體的流速與時(shí)間之間的關(guān)系，NF3是清洗氣體。圖54圖示了氬氣的流速與時(shí)間之間的關(guān)系；以及圖55圖示了待輸入到圖8的終止控制器12的電壓和與時(shí)間之間的關(guān)系。在圖47至55中，以時(shí)間順序示出步驟S1至S12。
下面按步驟S1至S12的順序描述工序。
在等離子體CVD設(shè)備的處理室22a中裝載晶片30(步驟S1)。如圖47所示，處理室22a處于高達(dá)約0.5乇的真空條件。
如圖49所示，當(dāng)晶片30被裝載時(shí)加熱器的溫度約為400℃。加熱器位置約為2200(mils)，暗示底電極4與上電極5相對(duì)隔開。
然后進(jìn)行在晶片30上形成氮氧化硅薄膜(抗反射薄膜58e)的準(zhǔn)備(步驟S2)。如圖50至52所示，將硅烷、N2O以及氦氣引入處理室22a。更具體地，分別以約130(sccm)、約300(sccm)以及約4000(sccm)的流速將硅烷氣體、N2O氣體及氦氣引入處理室22a。如圖47所示，處理室22a中的壓力逐漸增加到約5.5(Torr)。如圖49所示，通過升高包括加熱器的底電極4，加熱器位置被調(diào)整為約500(mils)，相對(duì)地減窄底電極4和上電極5之間的距離?？s短了底電極4和上電極5之間的距離，以便將電極對(duì)之間的氣體轉(zhuǎn)變?yōu)榈入x子體。加熱器的溫度保持在大約400℃。
開始在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)(步驟3)。如圖48所示，將約130(W)的電力提供給電極對(duì)。提供電力到電極對(duì)在電極對(duì)之間引起電位差。這些將電極對(duì)之間存在的硅烷氣體和N2O氣轉(zhuǎn)變?yōu)榈入x子體形式。通過變?yōu)榈入x子體的原材料氣體的化學(xué)反應(yīng)，在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)。
當(dāng)在晶片30上方形成預(yù)定厚度的薄膜時(shí)，停止對(duì)電極對(duì)提供電力，如圖48所示，以及如圖50至52所示，也停止饋送硅烷、N2O和氦氣到處理室22a，以完成薄膜形成(步驟S4)。通過抽氣泵將處理室中剩下的氣體排出到外面。如圖47所示，處理室22a中的壓力減小為高真空條件。如圖49所示，加熱器位置轉(zhuǎn)變?yōu)榧s2200(mils)，以加寬底電極4和上電極5之間的距離。
其上方形成有氮氧化硅薄膜(抗反射薄膜58e)的晶片被卸載到處理室22a的外面(步驟S5)。進(jìn)行處理室中的清洗的準(zhǔn)備(步驟S6)。換句話說，如圖54所示，開始引入氬氣到處理室22a中。如圖49所示，加熱器位置變?yōu)榧s600(mils)，以減窄底電極4和上電極5之間的距離。
然后通過在處理室22a中引入清洗氣體進(jìn)行清洗(步驟S7)。更具體，以約1000(sccm)的流速引入等離子體形式的NF3氣體到處理室22a中，如圖53所示，同時(shí)以2000(sccm)的流速引入氬氣，如圖54所示。處理室22a中的壓力增加到約3(Torr)，如圖38所示。如圖8所示的RF傳感器10、電子模塊11以及終止控制器12的每一個(gè)開始工作。
當(dāng)?shù)入x子體形式的NF3氣體被饋送到處理室22a時(shí)，它與處理室22a中形成的氮氧化硅薄膜起反應(yīng)，以致除去處理室22a中形成的氮氧化硅薄膜。此時(shí)，將約20W的微弱電力提供給電極對(duì)，如圖48所示。該電力是保持NF3氣體的等離子態(tài)所必需的最小電力。在提供有電力的電極對(duì)中產(chǎn)生電壓，且通過RF傳感器10探測(cè)該電壓。通過電子模塊11放大由RF傳感器10探測(cè)的電壓并輸入到終止控制器12。如圖55所示，在開始階段時(shí)的一定變化之后，輸入到終止控制器12的電壓增加且變得基本上恒定。當(dāng)輸入到終止控制器12的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，控制器斷定處理室22a的清洗完成，如圖53和54所示，停止將等離子體形式的氬氣和NF3氣體饋送到處理室22a。此外，終止控制器12停止對(duì)電極對(duì)提供電力，如圖48所示。以此方式，可以正確地探測(cè)清洗的終點(diǎn)。
然后留在將處理室22a中的氬氣或NF3氣體排出處理室22a的外面(步驟S8)。如圖38所示，處理室22a中的壓力從約3(Torr)降低為高真空條件。
然后進(jìn)行干燥的準(zhǔn)備(步驟S9)。如圖50至51所示，將硅烷、N2O和氦氣引入處理室22a。如圖47所示，處理室22a中的壓力逐漸升至約3(Torr)。如圖49所示，加熱器位置從約600(mils)減小到約500(mils)，與上述薄膜形成時(shí)的相同，以減窄底電極4和上電極5之間的距離。
然后進(jìn)行干燥處理(步驟S10)。具體地描述，分別以約250(sccm)的流量和約4000(sccm)的流量饋送硅烷和N2O氣體，如圖50至51所示。通過這些氣體饋送，處理室22a中的壓力維持在約3(Torr)，如圖47所示。此時(shí)，在電極對(duì)之間短時(shí)間提供約700(W)的電力，該時(shí)間比上述薄膜形成提供的時(shí)間短。這些將電極對(duì)之間存在的原材料氣體如硅烷氣體轉(zhuǎn)變?yōu)榈入x子體。通過等離子體形式的原材料氣體的化學(xué)反應(yīng)，在處理室22a的內(nèi)壁上方形成微量的氮氧化硅薄膜。在該工序過程中，停留在處理室22a中的空間中的外來物質(zhì)也被固定到處理室22a的內(nèi)壁。
然后完成干燥處理(步驟S11)。更具體，停止提供電力到電極對(duì)，如圖48所示。停止將硅烷和N2O氣體饋送到處理室22a，如圖50至51所示，同時(shí)將留在處理室22a中的硅烷和N2O氣體排出外面。然后處理室22a中的壓力從約3(Torr)減小為高真空條件，如圖47所示。加熱器位置從約500(mils)變化到約2200(mils)，以加寬底電極4和上電極5之間的距離，如圖49所示。然后在處理室22a中裝載在其上將形成薄膜的其它晶片(步驟S12)，然后重復(fù)上述操作順序。
(實(shí)施例3)在實(shí)施例2中，描述了本發(fā)明應(yīng)用于具有鋁互連(具有鋁作為主要成分的相互連接的互連結(jié)構(gòu))的半導(dǎo)體集成電路器件的制造方法的實(shí)例。在實(shí)施例3中，將參考圖56至62描述本發(fā)明應(yīng)用于具有使用金屬鑲嵌或雙金屬鑲嵌方法形成的銅互連(具有銅作為主要成分的相互連接的互連結(jié)構(gòu))的半導(dǎo)體集成電路器件的制造方法的實(shí)例。
在圖56中，在晶片30上方形成MIS晶體管Q3?？梢酝ㄟ^進(jìn)行與實(shí)施例2中描述的MIS晶體管Q1的步驟相似的步驟來形成MIS晶體管Q3。
在具有MIS晶體管Q3的晶片30的主表面之上，例如使用CVD形成介電薄膜47a。該介電薄膜47a由氮化硅薄膜制成。在介電薄膜47a上方形成介電薄膜47，該介電薄膜47由氧化硅薄膜制成。然后通過光刻和刻蝕在這些介電薄膜47和47a中形成連接孔70。
在包括連接孔70的內(nèi)部的晶片的主表面上方形成鈦/氮化鈦薄膜71a和鎢薄膜71b之后，通過CMP除去在連接孔70外的介電薄膜47上方形成的鈦/氮化鈦薄膜71a和鎢薄膜71b的不必要部分，由此形成栓塞72。
在其中形成有栓塞72的介電薄膜47上方形成介電薄膜73。該介電薄膜(含硅絕緣擴(kuò)散阻擋薄膜)73由碳化硅薄膜(SiC、SiCN等)或氮化硅薄膜(SiN)制成且可以通過使用例如CVD來形成。其上方形成有介電薄膜73的晶片30被裝載在如圖8所示的等離子體CVD設(shè)備的處理室22a中并布置在底電極4上。在處理室22a中引入作為原材料氣體的TEOS和氧氣之后，從射頻電源9提供電力到由底電極4和上電極5構(gòu)成的電極對(duì)。然后在電極對(duì)之間產(chǎn)生電壓且原材料氣體變?yōu)榈入x子體。通過等離子體形式的原材料氣體的化學(xué)反應(yīng)，在介電薄膜73上方形成由氧化硅薄膜制成的介電薄膜74(等離子體CVD薄膜形成工序3-1)。
在從處理室22a卸載其上方形成有介電薄膜74的晶片30之后，以實(shí)施例2中所述的類似方式清洗處理室22a的內(nèi)部。更具體地，將在如圖8所示的等離子氣體發(fā)生器23中形成的等離子體清洗氣引入處理室22a。當(dāng)?shù)入x子體清洗氣被引入處理室22a時(shí)，它與處理室22a中形成的薄膜起反應(yīng)，由此除去處理室22a中形成的不必要的薄膜。
在通過等離子體清洗氣清洗處理室22a的過程中，從射頻電源9提供電力到電極對(duì)。此時(shí)，在電極對(duì)之間出現(xiàn)電壓且通過圖8如所示的RF傳感器10探測(cè)該電壓。在電子模塊11中放大之后，該電壓被輸入到終止控制器12。在處理室22a中進(jìn)行清洗的過程中，終止控制器12繼續(xù)監(jiān)控從RF傳感器10的輸入的電壓。當(dāng)輸入電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止控制器12斷定處理室22a中的清洗完成，并停止從等離子氣體發(fā)生器23饋送等離子體清洗氣，以及終止清洗。當(dāng)輸入到終止控制器12的電壓沒有變得恒定在預(yù)定時(shí)間內(nèi)時(shí)，控制器斷定等離子氣體發(fā)生器23中發(fā)生異常并激活聯(lián)鎖系統(tǒng)。以此方式，可以正確地探測(cè)清洗的終點(diǎn)。
如圖57所示，通過光刻和刻蝕其上方形成有介電薄膜74的晶片30，在介電薄膜74中形成互連溝槽75以及在其下形成介電薄膜73。從互連溝槽75的底部露出栓塞72。如圖58所示，在晶片30的主表面上方形成由鈦薄膜和氮化鈦薄膜的薄膜疊層制成的鈦/氮化鈦薄膜76a。在該互連溝槽75的內(nèi)壁上方形成鈦/氮化鈦薄膜76a。可以通過例如濺射形成該鈦/氮化鈦薄膜76a。該鈦/氮化鈦薄膜76a具有導(dǎo)電阻擋薄膜的功能。換句話說，它具有防止待嵌入互連溝槽75中的銅擴(kuò)散到硅中的功能，之后將描述互連溝槽75。代替鈦薄膜或氮化鈦薄膜，可以使用鉭薄膜、鎢薄膜、難熔金屬氮化物薄膜如氮化鉭薄膜或氮化鎢薄膜、硅化鈦氮化物薄膜或硅化鎢氮化物薄膜作為這種導(dǎo)電阻擋薄膜。使用其合金作為主要材料的薄膜也可以使用。上述薄膜不僅可以用作單物質(zhì)薄膜而且可以用作薄膜疊層。
在鈦/氮化鈦薄膜76a上方形成由銅(Cu)薄膜制成的相對(duì)薄的籽晶薄膜。例如可以通過濺射形成該籽晶薄膜。形成該籽晶薄膜以便提高銅薄膜76b、之后將描述的主導(dǎo)體薄膜以及鈦/氮化鈦薄膜76a之間粘附力。該籽晶薄膜也用作之后將描述的電鍍時(shí)的電極。
在晶片30的整個(gè)表面上方形成比籽晶薄膜更厚的銅薄膜76b以將它嵌入互連溝槽75中。該銅薄膜76b例如通過電鍍?nèi)珉婂兓蚧瘜W(xué)鍍形成。它還可以通過直接濺射在鈦/氮化鈦薄膜76a上方形成銅薄膜76b然后通過回流平整化來形成；或通過CVD淀積銅薄膜76b來形成。
然后通過除去絕緣薄膜74上方形成的鈦/氮化鈦薄膜76a和銅薄膜76b的多余部分形成如圖59所示的互連77，同時(shí)留下掩埋在互連溝槽75中的鈦/氮化鈦薄膜76a和銅薄膜76b。例如可以采用CMP除去鈦/氮化鈦薄膜76a和銅薄膜76b的多余的部分。
如圖60所示，然后在其中形成有互連74的介電薄膜74上方形成介電薄膜78(等離子體CVD薄膜形成工序3-2)，接著在介電薄膜78上方形成介電薄膜79(等離子體CVD薄膜形成工序3-3)。介電薄膜78由碳氮化硅薄膜制成，而介電薄膜79由通過使用TEOS作為原材料的等離子體CVD形成的氧化硅薄膜制成。
通過光刻和刻蝕在介電薄膜78和79中形成互連溝槽80和連接孔81。從連接孔81的底部露出互連77。在包括互連溝槽80的內(nèi)壁以及連接孔81的晶片30的主表面上方形成鈦/氮化鈦薄膜82a。
在其上方形成有鈦/氮化鈦薄膜82a的晶片30上方，例如通過濺射形成由銅薄膜制成的相對(duì)薄的籽晶薄膜。然后形成比籽晶薄膜更厚的銅薄膜82b以嵌入互連溝槽80和連接孔81。
通過除去形成在介電薄膜79上方的鈦/氮化鈦薄膜82a和銅薄膜82b的多余部分形成互連83和栓塞84，同時(shí)留下嵌入互連80和連接孔81中的鈦/氮化鈦薄膜82a和銅薄膜82b。至于鈦/氮化鈦薄膜82a和銅薄膜82b的多余部分的除去例如可以采用CMP。
如圖61所示，在其中形成有互連80和栓塞81的介電薄膜79上方依次形成介電薄膜85至89。介電薄膜85(等離子體CVD薄膜形成工序3-4)是碳氮化硅薄膜；介電薄膜87是氮化硅薄膜；介電薄膜86(等離子體CVD薄膜形成工序3-5)和介電薄膜88(等離子體CVD薄膜形成工序3-6)各個(gè)是通過使用TEOS作為原材料的等離子體CVD形成的氧化硅薄膜；以及介電薄膜89(等離子體CVD薄膜形成工序3-7)是抗反射薄膜。
通過光刻和刻蝕在介電薄膜85至89中形成互連溝槽90和連接孔91。從連接孔91的底部露出互連83。在包括互連溝槽90的內(nèi)壁以及連接孔91的晶片30的主表面上方形成鈦/氮化鈦薄膜92a。
在其上方形成有鈦/氮化鈦薄膜92a的晶片30上方，例如通過濺射形成由銅薄膜制成的相對(duì)薄的籽晶薄膜。然后形成比籽晶薄膜更厚的銅薄膜92b以嵌入互連溝槽90和連接孔91。
通過除去形成在介電薄膜89上方的鈦/氮化鈦薄膜92a和銅薄膜92b的多余部分形成互連93和栓塞94，同時(shí)留下嵌入互連溝槽90和連接孔91中的鈦/氮化鈦薄膜92a和銅薄膜92b。至于鈦/氮化鈦薄膜92a和銅薄膜92b的多余部分的除去例如可以采用CMP。
如圖62所示，然后在其中具有互連93的介電薄膜89上方形成介電薄膜95。該介電薄膜95(等離子體CVD薄膜形成工序3-8)用作表面保護(hù)薄膜(鈍化薄膜)且由例如通過等離子體CVD形成的氮化硅薄膜形成。如上所述，本發(fā)明可以應(yīng)用于具有銅互連的半導(dǎo)體集成電路器件的制造方法。換句話說，使用裝備著清洗終點(diǎn)的自動(dòng)探測(cè)功能的等離子體CVD設(shè)備可以制造具有銅互連的半導(dǎo)體集成電路器件。
描述了實(shí)施例3中使用的等離子體CVD設(shè)備應(yīng)用于介電薄膜74的形成步驟的實(shí)例。它不僅對(duì)于介電薄膜74的形成步驟而且對(duì)于通過使用TEOS作為原材料的CVD形成介電薄膜79、86或88的步驟，可以使用實(shí)施例3中使用的等離子體CVD設(shè)備。換句話說，具有清洗終點(diǎn)的自動(dòng)探測(cè)功能的等離子體CVD設(shè)備可以用于上述薄膜的形成步驟。也可以將實(shí)施例3中使用的等離子體CVD設(shè)備應(yīng)用于形成由氮氧化硅薄膜制成的介電薄膜89或由氮化硅薄膜制成的介電薄膜95的步驟。
(實(shí)施例4)在實(shí)施例2中使用的等離子體CVD設(shè)備中，只要在處理室22a和22b中處理晶片，就進(jìn)行處理室22a和22b的內(nèi)部清洗。在實(shí)施例4中，將描述只要在處理室22a和22b中處理兩片晶片，就在處理室22a和22b中進(jìn)行清洗的實(shí)例。實(shí)施例4中使用的等離子體CVD設(shè)備具有與圖5和8中描述的CVD設(shè)備相似的結(jié)構(gòu)。
在圖63中，將描述通過實(shí)施例4中使用的等離子體CVD在晶片上方進(jìn)行薄膜形成以及在處理室22a至22f中進(jìn)行清洗的簡化順序。如從圖63可以明顯看出，在等離子體CVD設(shè)備的每個(gè)處理室22a至22f中裝載第一晶片。在其中裝載有晶片的處理室22a至22f中，在晶片上方形成薄膜。在薄膜形成完成之后，從處理室22a至22f卸載所得的晶片。在處理室22a至22f的每個(gè)中裝載第二晶片且在晶片上方形成薄膜。在第二晶片上方完成薄膜形成之后，接著在處理室22a至22f中進(jìn)行清洗。同樣地，其后重復(fù)由在晶片上方形成薄膜兩次和在處理室22a至22f中進(jìn)行清洗組成的一系列操作。第25片晶片與下一片晶片盒(晶片傳送容器)的晶片一起被同樣地處理。一般，可以設(shè)置多片晶片盒子(兩個(gè)、四個(gè)等)且通過這樣做，可以提高實(shí)施例4中使用的等離子體CVD設(shè)備的生產(chǎn)量。
在實(shí)施例2中，在第一晶片上方完成薄膜形成之后接著進(jìn)行清洗且根據(jù)如圖7所示的順序進(jìn)行該操作。具體地描述，如圖7所示，從包含二十五片晶片的盒子27取出十二片晶片且它們被布置在存儲(chǔ)升降機(jī)24中。在六個(gè)處理室22a至22f中進(jìn)行第一晶片的薄膜形成。這里，六片晶片全部被處理。當(dāng)在處理室22a至22f中完成第一晶片的處理時(shí)，開始處理室的清洗。此時(shí)，六個(gè)未處理的晶片留在存儲(chǔ)升降機(jī)24中。這些未處理的晶片等候直到清洗完成。換句話說，在由圖7中的虛線包圍的清洗中，在存儲(chǔ)升降機(jī)24中未處理的晶片等候處理。這些引起時(shí)間損失和降低生產(chǎn)量。在實(shí)施例2中，只要處理一片晶片該室就被清洗。這些是有利的，因?yàn)榫戏降谋∧ば纬煽梢砸恢痹谇鍧嵉奶幚硎?2a至22f中開始，但是在該方法中生產(chǎn)量降低。
在實(shí)施例4中，根據(jù)圖64所示的順序進(jìn)行操作。在圖64中，從包含二十五片晶片的盒子27取出十二片晶片，并將這十二片晶片放置在存儲(chǔ)升降機(jī)24中。然后在六個(gè)處理室22a至22f中的第一晶片上形成薄膜。其上形成有薄膜的六片晶片返回到存儲(chǔ)升降機(jī)24且同時(shí)所有未處理的(六個(gè))晶片被裝載到處理室22a至22f。在處理室22a至22f中，執(zhí)行第二晶片上方的薄膜形成。在薄膜形成之后，晶片從處理室22a至22f返回存儲(chǔ)升降機(jī)24。因此存儲(chǔ)升降機(jī)24中的所有十二片晶片上的薄膜形成完成。其上方形成有薄膜的十二片晶片從存儲(chǔ)升降機(jī)24返回盒子27以及新的未處理晶片從盒子27裝載到存儲(chǔ)升降機(jī)24。當(dāng)在存儲(chǔ)升降機(jī)24和盒子27之間進(jìn)行晶片的裝卸時(shí)，在處理室22a至22f中不進(jìn)行操作。因此通過利用該空閑時(shí)間進(jìn)行清洗。在該實(shí)施例4中，處理室22a至22f僅在其空閑時(shí)間清洗，這提高效率和提高生產(chǎn)量。換句話說，在該實(shí)施例4中，執(zhí)行處理室22a至22f的清洗，而不保持晶片等候，而是通過利用存儲(chǔ)升降機(jī)24和盒子27之間的晶片的傳送時(shí)間，以致可以提高生產(chǎn)量。根據(jù)該實(shí)施例4，與實(shí)施例2相比較不僅通過減小清洗周期而且通過消除晶片的等待時(shí)間可以提高生產(chǎn)量。當(dāng)使用300Φ或更大的晶片處理中通常采用的叫作“foup”的氣密密封型晶片傳送容器(氣密地密封，但是通過空氣過濾器連接到外部)時(shí)，每批量是小的，例如，由12片晶片構(gòu)成，以致在傳送容器和室之間的晶片的傳送時(shí)期(從室卸載晶片到將新的晶片裝載到室的時(shí)期或從室卸載晶片到裝載從新的傳送容器取出的新的晶片到室)的過程中的清洗有效地提高生產(chǎn)量。
如上所述，根據(jù)實(shí)施例4，假定通過該設(shè)備可以同樣地處理的晶片數(shù)目是P以及在該設(shè)備中可以等候的晶片數(shù)目是W，那么只要通過整個(gè)設(shè)備處理W片晶片就可以執(zhí)行清洗，且已經(jīng)等候的晶片可以流暢地處理而不進(jìn)一步等候。
在如上所述的小批量的情況下，如果當(dāng)2P＝B時(shí)，其中B表示批量大小，即使該設(shè)備沒有等候機(jī)構(gòu)也可以實(shí)現(xiàn)快速處理。如果每當(dāng)處理一片晶片執(zhí)行清洗，那么在P＝B的晶片線中可以實(shí)現(xiàn)每批的快速進(jìn)程。
實(shí)施例4中的清洗終點(diǎn)探測(cè)性能的構(gòu)成與操作類似于實(shí)施例2中的那些。實(shí)施例4的工序由從S1至S5兩次的步驟以及從S6至S12的后續(xù)步驟組成，上面參考圖29至55描述了實(shí)施例2的相關(guān)工序。
(實(shí)施例5)在實(shí)施例2中，只要在處理室22a至22f中處理一片晶片時(shí)就進(jìn)行處理室22a至22f中的清洗。在該實(shí)施例5中，將描述在處理室22a至22f中的n(代表3或更大的整數(shù))片晶片上方形成薄膜之后清洗處理室22a至22f的內(nèi)部的實(shí)例。實(shí)施例5中采用的等離子體CVD設(shè)備的結(jié)構(gòu)圖5和圖8所示的結(jié)構(gòu)類似。
圖65圖示了在實(shí)施例5中使用的等離子體CVD設(shè)備中的晶片上方進(jìn)行薄膜形成以及在處理室22a至22f進(jìn)行清洗的簡化的工序。如從圖65可以明顯看出，在等離子體CVD設(shè)備的處理室22a至22f中裝載晶片，其中在晶片上方形成薄膜。晶片上方的薄膜形成完成之后，從處理室22a至22f卸載晶片。對(duì)于每個(gè)處理室22a至22f中的n(n代表3或更大的整數(shù))片晶片重復(fù)該操作。接著在其中進(jìn)行清洗。重復(fù)由在處理室22a-22f中的晶片上進(jìn)行n次相似的薄膜形成處理和清洗組成的一系列操作。這些使之可以提高實(shí)施例5中使用的等離子體CVD設(shè)備的生產(chǎn)量。具體，當(dāng)考慮實(shí)施例4時(shí)，當(dāng)n代表偶數(shù)時(shí)可以消除清洗過程中晶片的等待時(shí)間，以致可以實(shí)現(xiàn)生產(chǎn)量的進(jìn)一步提高。
從生產(chǎn)量的觀點(diǎn)，數(shù)字n增加是所希望的，但是數(shù)字n增加意味著處理室22a至22f中的清洗周期減小。當(dāng)處理室22a至22f中的清洗周期減小時(shí)，在薄膜形成時(shí)易于出現(xiàn)外來物質(zhì)，導(dǎo)致形成次品晶片和降低產(chǎn)品的成品率。為了防止在處理室22a至22f中產(chǎn)生外來物質(zhì)，必須抑制數(shù)字n的上限。當(dāng)在薄膜形成空閑時(shí)間(晶片至傳送容器的返回時(shí)間和晶片從傳送容器到薄膜形成室的傳送時(shí)間)過程中進(jìn)行清洗時(shí)，數(shù)字n優(yōu)選是4或更小。另一方面，即使當(dāng)在薄膜形成空閑時(shí)間不能進(jìn)行清洗時(shí)，數(shù)字n優(yōu)選是10或更小。
圖66圖示了等離子體CVD設(shè)備中的累積的薄膜厚度(nm)與外來物質(zhì)的數(shù)目之間的關(guān)系。在圖66中，沿縱坐標(biāo)繪制每片晶片的外來物質(zhì)數(shù)目，而沿橫坐標(biāo)繪制等離子體CVD設(shè)備中的累積的薄膜厚度(nm)。該累積的薄膜厚度意味著通過連續(xù)的薄膜形成而沒有清洗形成的薄膜厚度。橫坐標(biāo)上的1600nm的厚度意味著處理四片晶片而沒有清洗，假定在一片晶片上方形成400nm厚度的薄膜，或意味著處理八片晶片，假定在一片晶片上方形成200nm厚度的薄膜。
如從圖66可以明顯看出，當(dāng)累積的薄膜厚度是400nm至3200nm時(shí)，外來物質(zhì)的數(shù)目在每片晶片10至20的范圍內(nèi)。當(dāng)累積的薄膜厚度變?yōu)槌^3200nm的3600nm時(shí)，外來物質(zhì)的數(shù)目表現(xiàn)出急劇的增加且它變?yōu)槊科?00。因此優(yōu)選選擇數(shù)字n，以致累積的薄膜厚度不超過3200nm(圖66的薄膜是通常采用的通過等離子體TEOS形成的氧化硅薄膜，但是這也應(yīng)用于硅-氧化物-基介電薄膜如SiOC以及含硅的非氧化物基介電薄膜如氮化硅-基薄膜)。通過選擇數(shù)字n，以便將累積的薄膜厚度抑制為3200nm或更小，可以提高步驟的生產(chǎn)量以及產(chǎn)品的成品率。
實(shí)施例5中的清洗終點(diǎn)探測(cè)性能的結(jié)構(gòu)與操作類似于實(shí)施例2中的那些。實(shí)施例5的工序由從S1至S5重復(fù)n次以及從S6至S12的后續(xù)步驟組成，上面參考圖29至55描述了實(shí)施例2的相關(guān)工序。
(實(shí)施例6)在實(shí)施例2中，描述了在處理室22a-22f的清洗中通過使用RF傳感器10自動(dòng)地探測(cè)清洗的終點(diǎn)的實(shí)例。在實(shí)施例6中，將描述通過使用光電傳感器(如光電二極管、光電元件、圖像傳感器、光電倍增器、條紋管、微通道板或半導(dǎo)體光敏器件)自動(dòng)地探測(cè)清洗的終點(diǎn)的實(shí)例。
實(shí)施例6中使用的等離子體CVD設(shè)備的結(jié)構(gòu)類似于參考圖5描述的結(jié)構(gòu)。圖67圖示了處理室22a和22b的結(jié)構(gòu)，其中在晶片上方進(jìn)行薄膜形成以及進(jìn)行清洗。圖67與其中圖示了實(shí)施例2的處理室22a和22b的圖8幾乎類似，以致接下來僅僅描述不同的部分。
圖8和圖67之間的差異是在圖8中通過RF傳感器10探測(cè)由底電極4和上電極5構(gòu)成的電極對(duì)之間產(chǎn)生的電壓，而在圖67中通過光電傳感器10a探測(cè)電極對(duì)之間的等離子體清洗氣的光發(fā)射。同樣以此方式，通過光電傳感器10a探測(cè)等離子體清洗氣的光發(fā)射可以自動(dòng)地探測(cè)清洗終點(diǎn)。在實(shí)施例6中，利用等離子體的光學(xué)性能作為等離子體的物理或化學(xué)性能。
接下來參考圖67描述實(shí)施例6中實(shí)際的清洗操作。在處理室22a和22b中的晶片上方成薄膜之后，從處理室22a和22b卸載其上方形成有薄膜的晶片。將NF3氣體(與氬氣混合)引入等離子氣體發(fā)生器23。在等離子氣體發(fā)生器23中，因此引入的清洗氣體變?yōu)榈入x子體且等離子體形式的清洗氣體被引入處理室22a和22b中。等離子體清洗氣的富反應(yīng)性導(dǎo)致與處理室22a和22b的內(nèi)部形成的薄膜起化學(xué)反應(yīng)并形成反應(yīng)產(chǎn)物。通過這些，除去處理室22a和22b的內(nèi)部形成的薄膜，完成其清洗。反應(yīng)產(chǎn)物被排出在處理室22a和22b的外面。
在用等離子體清洗氣清洗的過程中，從射頻電源9提供電力到電極對(duì)，且等離子體形式保持電極對(duì)之間存在的清洗氣體。提供給電極對(duì)的電力比薄膜形成時(shí)提供的電力小得多。提供為保持清洗氣體的等離子體形式所必需的最小電力。這些使之可以降低等離子體引起的部件的退化。
等離子體形式的清洗氣體含有氟原子團(tuán)。例如，氟原子團(tuán)處于激發(fā)態(tài)，且當(dāng)電子從激發(fā)態(tài)到正常狀態(tài)躍遷時(shí)，發(fā)射光。通過光電傳感器10a探測(cè)這些發(fā)光并通過光電轉(zhuǎn)換變?yōu)殡妷?。在通過電子模塊放大之后將通過光電轉(zhuǎn)換獲得的電壓輸入到終止控制器12。當(dāng)因此輸入的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止控制器12根據(jù)清洗完成的裁判，停止從等離子氣體發(fā)生器23饋送等離子體清洗氣到處理室22a和22b并終止清洗。以此方式，可以正確地探測(cè)處理室22a和22b中的清洗終點(diǎn)。
在處理室22a和22b中的清洗過程中，等離子體清洗氣用于與處理室22a中形成的薄膜反應(yīng)。因?yàn)楹訄F(tuán)的等離子體清洗氣被消耗，所以通過氟原子團(tuán)的發(fā)光相對(duì)減小。隨著除去處理室22a和22b中形成的薄膜的進(jìn)展，等離子體清洗氣的消耗量降低且處理室22a和22b中的氟原子團(tuán)的數(shù)量變得恒定。來自氟原子團(tuán)的發(fā)光量也變得恒定。與發(fā)光量成比例的電壓變得恒定。因此可以正確地判斷清洗終點(diǎn)。
在實(shí)施例6中，采用了光電傳感器10a。具有光電傳感器10的表面被等離子體清洗氣玷污的可能性，這可能干擾探測(cè)。但是，在實(shí)施例6中，提供給電極對(duì)將清洗氣體轉(zhuǎn)變?yōu)榈入x子體所必需的最小電力，以致在電極對(duì)之間相對(duì)窄的區(qū)域內(nèi)有力地發(fā)生清洗氣體轉(zhuǎn)變?yōu)榈入x子體。假定在遠(yuǎn)離電極對(duì)的光電傳感器10a中等離子體清洗氣的影響是小的。在該實(shí)施例中，主要對(duì)光學(xué)發(fā)射光譜測(cè)定法進(jìn)行描述，但是在某些情況下，吸收光譜測(cè)定法是有效的。例如通過引入具有預(yù)定帶寬的光到薄膜形成室并觀察從相對(duì)側(cè)透射的光的波譜進(jìn)行吸收光譜測(cè)定。
在實(shí)施例6中，只要在如實(shí)施例2所述的處理室22a和22b中處理第一晶片時(shí)或只要在如實(shí)施例4所述的處理室22a和22b中處理第一和第二晶片時(shí)，就可以清洗處理室22a和22b。另外地，可以在如實(shí)施例5所述的處理室22a和22b中處理n(n代表3或更大的整數(shù))片晶片之后進(jìn)行清洗。
(實(shí)例和其他要點(diǎn)之間的相互關(guān)系)已根據(jù)某些實(shí)施例具體地描述了由本發(fā)明人進(jìn)行的本發(fā)明。但是應(yīng)該注意本發(fā)明不局限于這些。不用說在不脫離本發(fā)明的范圍內(nèi)可以對(duì)其改進(jìn)。
本發(fā)明可以應(yīng)用于在室中進(jìn)行清洗以及通過加熱分解原材料氣體進(jìn)行薄膜形成的采用遠(yuǎn)程等離子體方法的熱CVD設(shè)備。在此情況下，通過將約100W的射頻電源和上述實(shí)施例所述的任意一種結(jié)構(gòu)安裝到該設(shè)備可以有效地進(jìn)行清洗終點(diǎn)的自動(dòng)探測(cè)。
不用說集成電路制造晶片工藝如實(shí)施例2中公開的制造工藝，具體鋁互連工藝(從形成鎢栓塞的步驟到形成保護(hù)薄膜的最終步驟)以及如實(shí)施例3中公開的制造工藝，具體銅互連工藝(從形成鎢栓塞的步驟到形成保護(hù)薄膜的最終步驟)可以應(yīng)用于實(shí)施例1至6。相反地，不用說實(shí)施例1、2、4、5以及6中公開的CVD中的端點(diǎn)探測(cè)和晶片處理技術(shù)可以應(yīng)用于實(shí)施例2或3的集成電路制造晶片工藝。
如由本申請(qǐng)公開的用于ILD的氧化硅基介電薄膜材料以及與其相關(guān)的工藝可以應(yīng)用于等離子體CVD薄膜形成工藝2-1、2、4、5、6以及8以及3-1、3以及6。
如由本申請(qǐng)公開的用于抗反射薄膜的氧化硅薄膜基介電薄膜材料(如SiON)以及與其相關(guān)的工藝可以應(yīng)用于等離子體CVD薄膜形成工藝2-3和2-7以及3-7。
由本申請(qǐng)公開的非氧化硅薄膜基介電薄膜材料(如SiN、SIC以及SICN)及工藝可以應(yīng)用于等離子體CVD薄膜形成工藝2-9和3-2、4、5以及8。
根據(jù)本發(fā)明的半導(dǎo)體集成電路器件的制造方法可以廣泛地應(yīng)用于包括半導(dǎo)體集成電路器件、液晶顯示器、等離子體顯示器、其他集成電路器件以及半導(dǎo)體器件的電子器件。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻在其中不包含待處理晶片的等離子體CVD設(shè)備的第一薄膜形成室的內(nèi)部淀積的不希望的薄膜部件，同時(shí)在所述第一薄膜形成室中引入在所述薄膜形成室的外面產(chǎn)生的包含第一原子團(tuán)的第一氣體；(b)在步驟(a)期間，以第一強(qiáng)度的第一射頻功率使所述第一薄膜形成室中的所述第一氣體經(jīng)歷等離子體激發(fā)且通過觀察所激發(fā)的等離子體的物理或化學(xué)性能探測(cè)所述蝕刻的終點(diǎn)；(c)根據(jù)步驟(b)的結(jié)果終止所述蝕刻；(d)從所述第一薄膜形成室排出所述第一氣體；(e)在步驟(c)和(d)之后，在所述第一薄膜形成室中存儲(chǔ)待處理的第一晶片，(f)通過大于所述第一強(qiáng)度的第二強(qiáng)度的第二射頻功率使第二氣體經(jīng)歷等離子體激發(fā)，同時(shí)將所述第二氣體引入包含所述第一晶片的所述第一薄膜形成室，由此在所述第一晶片的第一主表面上或其上方形成第一薄膜部件；以及(g)在步驟(f)之后，從所述第一薄膜形成室取出所述第一晶片。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中等離子體的所述物理或化學(xué)性能是與所述等離子體的阻抗有關(guān)的電性能。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中等離子體的所述物理或化學(xué)性能是所述等離子體的光學(xué)性能。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中所述第一強(qiáng)度是所述第二強(qiáng)度的0.05％至40％。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中所述第一強(qiáng)度是所述第二強(qiáng)度的0.1％至30％。
6.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中所述第一強(qiáng)度是所述第二強(qiáng)度的0.5％至20％。
7.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件的制造方法，其中所述第一強(qiáng)度是所述第二強(qiáng)度的1％至10％。
8.一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻在其中不包含待處理晶片的CVD設(shè)備的第一薄膜形成室的內(nèi)部淀積的不希望的薄膜部件，同時(shí)在所述第一薄膜形成室中引入在所述第一薄膜形成室的外面形成的包含第一原子團(tuán)的第一氣體；(b)在步驟(a)期間，通過第一強(qiáng)度的第一射頻功率使處于所述第一薄膜形成室中的所述第一氣體經(jīng)歷等離子體激發(fā)且通過觀察所激發(fā)的等離子體的物理或化學(xué)性能探測(cè)所述蝕刻的終點(diǎn)；(c)根據(jù)步驟(b)的結(jié)果終止所述蝕刻；(d)從所述第一薄膜形成室排出所述第一氣體；(e)在步驟(c)和(d)之后，將待處理的第一晶片放置在所述第一薄膜形成室中；(f)通過比所述第一射頻功率高的射頻功率在待處理的所述第一晶片的第一主表面上或其上方形成第一薄膜部件而不引起等離子體激發(fā)，同時(shí)將第二氣體引入其中包含所述第一晶片的所述第一薄膜形成室中；以及(g)在步驟(f)之后，從所述第一薄膜形成室取出所述第一晶片。
9.根據(jù)權(quán)利要求8的半導(dǎo)體集成電路器件的制造方法，其中等離子體的所述物理或化學(xué)性能是與所述等離子體的阻抗有關(guān)的電性能。
10.根據(jù)權(quán)利要求8的半導(dǎo)體集成電路器件的制造方法，其中所述等離子體的所述物理或化學(xué)性能是所述等離子體的光學(xué)性能。
11.根據(jù)權(quán)利要求8的半導(dǎo)體集成電路器件的制造方法，其中通過熱CVD形成所述第一薄膜部件。
12.一種半導(dǎo)體集成電路器件的制造方法，包括以下步驟(a)蝕刻在其中不包含待處理晶片的等離子體CVD設(shè)備的第一薄膜形成室的內(nèi)部淀積的不希望的薄膜部件，同時(shí)在所述第一薄膜形成室中引入在所述第一薄膜形成室的外面形成的包含第一原子團(tuán)的第一氣體；(b)在步驟(a)期間，探測(cè)所述蝕刻的終點(diǎn)；(c)根據(jù)步驟(b)的結(jié)果終止所述蝕刻；(d)從所述第一薄膜形成室排出所述第一氣體；(e)在步驟(c)和(d)之后，將待處理的第一晶片存儲(chǔ)在所述第一薄膜形成室中；(f)通過使第二氣體經(jīng)歷等離子體激發(fā)，在所述第一晶片的第一主表面上或其上方形成第一薄膜部件，同時(shí)將所述第二氣體引入包含待處理的所述第一晶片的所述第一薄膜形成室；(g)在步驟(f)之后，從所述第一薄膜形成室取出所述第一晶片；(h)在步驟(g)之后，將待處理的第二晶片存儲(chǔ)在所述第一薄膜形成室中，而不刻蝕在步驟(f)期間在所述第一薄膜形成室中淀積的不希望的薄膜部件；(i)通過使所述第二氣體經(jīng)歷等離子體激發(fā)，在所述第二晶片的第一主表面上或其上方形成所述第一薄膜部件，同時(shí)將所述第二氣體引入包含所述第二晶片的所述第一薄膜形成室；以及(j)在步驟(i)之后，從所述第一薄膜形成室取出所述第二晶片。
13.根據(jù)權(quán)利要求12的半導(dǎo)體集成電路器件的制造方法，其中通過測(cè)量與所述第一薄膜形成室中激發(fā)的所述第一氣體等離子體的阻抗有關(guān)的電性能探測(cè)蝕刻的終點(diǎn)。
14.根據(jù)權(quán)利要求12的半導(dǎo)體集成電路器件的制造方法，其中通過測(cè)量所述第一薄膜形成室中激發(fā)的所述第一氣體等離子體的光學(xué)性能探測(cè)蝕刻的終點(diǎn)。
全文摘要
本發(fā)明的目的是提供一種通過自動(dòng)地探測(cè)室中的清洗終點(diǎn)能夠提高生產(chǎn)量、降低清洗氣體的成本以及延長工藝套件的壽命的半導(dǎo)體集成電路器件的制造方法。將在等離子氣體發(fā)生器中轉(zhuǎn)變?yōu)榈入x子體的清洗氣體引入室，以除去室的內(nèi)壁或電極上方淀積的不必要薄膜。通過調(diào)整RF電源為薄膜形成時(shí)的低輸出，將高頻電壓施加到底電極和上電極。通過RF傳感器探測(cè)該電壓并通過電子模塊放大。將通過電子模塊因此放大的電壓輸入到終止控制器。當(dāng)因此輸入的電壓變得基本上恒定在預(yù)定電壓或更大的電壓時(shí)，終止控制器自動(dòng)地判斷清洗的終止。
文檔編號(hào)C23C16/44GK1574231SQ20041004812
公開日2005年2月2日 申請(qǐng)日期2004年6月16日 優(yōu)先權(quán)日2003年6月16日
發(fā)明者小澤毅, 佐藤康幸 申請(qǐng)人:株式會(huì)社瑞薩科技, 株式會(huì)社瑞薩東日本半導(dǎo)體