本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其驅(qū)動方法、顯示裝置。

背景技術(shù)：

LCD(英文全稱：Liquid Crystal Display，中文全稱：液晶顯示器)作為一種平板顯示裝置，因其具有體積小、功耗低、無輻射以及制作成本相對較低等特點，而越來越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。

LCD包括相互對盒的陣列基板和對盒基板。其中，陣列基板上如圖1a所示，設(shè)置有橫縱交叉的柵線Gate和數(shù)據(jù)線Data。其中，在柵線Gate和數(shù)據(jù)線Data的交叉位置處設(shè)置有TFT(英文全稱：Thin Film Transistor，中文全稱：薄膜晶體管)。當(dāng)一行柵線Gate接收掃描信號，以將與該柵線Gate相連接的TFT均導(dǎo)通時，不同的數(shù)據(jù)線Date將數(shù)據(jù)信號通過導(dǎo)通的TFT，分別輸出至各個像素單元。

具體的，一行柵線Gate接收的掃描信號時序圖如圖1b所示，在一圖像幀P內(nèi)，與該柵線Gate相連接TFT僅在開啟時間段t1內(nèi)打開，而其余時間處于關(guān)閉的狀態(tài)。其中，上述開啟時間段t1大約占一圖像幀P的1％。這樣一來，TFT將長時間處于單向偏壓狀態(tài)。例如，當(dāng)該TFT為N型TFT時，該TFT將在一圖像幀P內(nèi)的99％的時間內(nèi)處于負(fù)向偏壓的狀態(tài)。此時，TFT的閾值電壓會發(fā)生負(fù)向偏移，從而導(dǎo)致TFT不能夠正常工作，造成顯示異常。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供一種陣列基板及其驅(qū)動方法、顯示裝置，用于避免TFT將長時間處于單向偏壓狀態(tài)。

為達(dá)到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：

本發(fā)明實施例提供一種陣列基板，其特征在于，包括多個呈矩陣形式排列的像素組，每一個像素組包括第一像素單元和第二像素單元；所述第一像素單元包括與該第一像素單元的像素電極相連接的第一開關(guān)模塊，所述第一開關(guān)模塊連接數(shù)據(jù)線、第一柵線以及公共柵線；在所述第一開關(guān)模塊的關(guān)閉階段，所述第一柵線和所述公共柵線輸出的信號相異，所述第一開關(guān)模塊的關(guān)閉階段包含第一子階段和第二子階段，所述第一柵線和所述公共柵線，在所述第一子階段和所述第二子階段的輸出信號相反。所述第二像素單元包括與該第二像素單元的像素電極相連接的第二開關(guān)模塊，所述第二開關(guān)模塊連接所述數(shù)據(jù)線、第二柵線以及公共柵線；所述第二開關(guān)模塊的關(guān)閉階段包含第三子階段和第四子階段，所述第二柵線和所述公共柵線，在所述第三子階段和所述第四子階段的輸出信號相反。

優(yōu)選的，所述第一開關(guān)模塊和所述第二開關(guān)模塊中的任意一個開關(guān)模塊包括至少兩個串聯(lián)的晶體管；所述至少兩個串聯(lián)的晶體管中的一個晶體管的第一極連接數(shù)據(jù)線，另一個晶體管的第二極連接該晶體管所在像素單元的像素電極；且所述至少兩個串聯(lián)的晶體管的柵極連接不同的柵線。

優(yōu)選的，所述第一開關(guān)模塊包括第一晶體管和第二晶體管；所述第一晶體管的柵極連接所述第一柵線，第一極連接所述數(shù)據(jù)線，第二極連接所述第二晶體管的第一極；所述第二晶體管的柵極連接所述公共柵線，第二極連接所述第一像素單元的像素電極。

優(yōu)選的，所述第二開關(guān)模塊包括第三晶體管和第四晶體管；所述第三晶體管的柵極連接所述第二柵線，第一極連接所述數(shù)據(jù)線，第二極連接所述第四晶體管的第一極；所述第四晶體管的柵極連接所述公共柵線，第二極連接所述第二像素單元的像素電極。

優(yōu)選的，所述第二開關(guān)模塊包括第三晶體管和第四晶體管；所述第三晶體管的柵極連接所述公共柵線，第一極連接所述數(shù)據(jù)線，第二極連接所述第四晶體管的第一極；所述第四晶體管的柵極連接所述第二柵線，第二極連接所述第二像素單元的像素電極。

本發(fā)明實施例的另一方面，提供一種顯示裝置包括如上所述的任意一種陣列基板。

本發(fā)明實施例的又一方面，提供一種用于驅(qū)動如上所述任意一種陣列基板的方法，所述方法包括：在第一開關(guān)模塊的關(guān)閉階段，第一柵線和公共柵線輸出相異的信號，所述第一開關(guān)模塊的關(guān)閉階段包含第一子階段和第二子階段，所述第一柵線和所述公共柵線，在所述第一子階段和第二子階段的輸出信號相反；在第二開關(guān)模塊的關(guān)閉階段，第二柵線和所述公共柵線輸出相異的信號，所述第二開關(guān)模塊的關(guān)閉階段包含第三子階段和第四子階段，所述第二柵線和所述公共柵線，在第三子階段和第四子階段的輸出信號相反。

優(yōu)選的，在第一開關(guān)模塊包括第一晶體管、第二晶體管，第二開關(guān)模塊包括第三晶體管、第四晶體管；第一晶體管、第二晶體管、第三晶體管和第四晶體管均為N型晶體管；且所述第一子階段和所述第二子階段分別為相鄰兩圖像幀的非掃描階段；所述三子階段和所述第四子階段分別為相鄰兩圖像幀的非掃描階段的情況下，所述方法包括：在所述第一子階段，所述第一柵線輸出低電平，所述公共柵線輸出高電平；在所述第二子階段，所述第一柵線輸出高電平，所述公共柵線輸出低電平；在所述第三子階段，所述第二柵線輸出低電平，所述公共柵線輸出高電平；在所述第四子階段，所述第二柵線輸出高電平，所述公共柵線輸出低電平。

優(yōu)選的，所述第一柵線和所述第二柵線輸出信號的占空比相同。

優(yōu)選的，所述相鄰兩圖像幀具有消隱時間；在所述消隱時間，所述第一柵線輸入低電平；和/或，在所述消隱時間，所述第二柵線輸入低電平。

本發(fā)明實施例提供一種陣列基板及其驅(qū)動方法、顯示裝置。該陣列基板包括多個呈矩陣形式排列的像素組，每一個像素組包括第一像素單元和第二像素單元。第一像素單元包括與該第一像素單元的像素電極相連接的第一開關(guān)模塊。該第一開關(guān)模塊連接數(shù)據(jù)線、第一柵線以及公共柵線。在第一開關(guān)模塊的關(guān)閉階段，第一柵線和公共柵線輸出的信號相異，第一開關(guān)模塊的關(guān)閉階段包含第一子階段和第二子階段，第一柵線和公共柵線，在第一子階段和第二子階段的輸出信號的相位相差180。此外，第二像素單元包括與該第二像素單元的像素電極相連接的第二開關(guān)模塊。該第二開關(guān)模塊連接上述數(shù)據(jù)線、第二柵線以及公共柵線。在第二開關(guān)模塊的關(guān)閉階段，第二柵線和公共柵線輸出的信號相異，第二開關(guān)模塊的關(guān)閉階段包含第三子階段和第四子階段，第二柵線和公共柵線，在第三子階段和第四子階段的輸出信號相反。

綜上所述，由于第一柵線和公共柵線，在第一子階段和第二子階段的輸出信號的相位相差180，且第二柵線和第二公共柵線，在第三子階段和第四子階段的輸出信號相反，因此，在上述第一子階段和第二子階段可以使得第一開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)，或者在第三子階段和第四子階段，可以使得第二開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)。這樣一來，在上述第一子階段，第一開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第二子階段，第一開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第一子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第一開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第一子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。同樣，在上述第三子階段，第二開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第四子階段，第二開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第三子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第二開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第三子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。

在此情況下，通過對上述第一開關(guān)模塊和第二開關(guān)模塊中TFT的開啟和關(guān)閉狀態(tài)進(jìn)行控制，能夠避免TFT長時間處于單向偏壓，使得TFT的閾值電壓保持穩(wěn)定。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a為現(xiàn)有技術(shù)提供的一種陣列基板的結(jié)構(gòu)示意圖；

圖1b為用于驅(qū)動圖1a所示的陣列基板的信號流程圖；

圖2為本發(fā)明實施例提供的一種陣列基板的結(jié)構(gòu)示意圖；

圖3為圖2中第一開關(guān)模塊和第二開關(guān)模塊的一種結(jié)構(gòu)示意圖；

圖4為圖2中第一開關(guān)模塊和第二開關(guān)模塊的另一種結(jié)構(gòu)示意圖；

圖5為用于驅(qū)動圖3或圖4所示的陣列基板的一種信號時序圖；

圖6為用于驅(qū)動圖3或圖4所示的陣列基板的另一種信號時序圖；

圖7為用于驅(qū)動圖3或圖4所示的陣列基板的又一種信號時序圖。

附圖標(biāo)記：

10-像素組；101-第一像素單元；102-第二像素單元；20-第一開關(guān)模塊；21-第二開關(guān)模塊。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實施例提供一種陣列基板，如圖2所示，包括多個呈矩陣形式排列的像素組10，每一個像素組10包括第一像素單元101和第二像素單元102。

其中，第一像素單元101包括與第一像素單元101的像素電極(圖中未示出)相連接的第一開關(guān)模塊20。該第一開關(guān)模塊20連接數(shù)據(jù)線Data、第一柵線G1以及公共柵線G3。

需要說明的是，每一個像素單元中的像素電極和公共電極(接收公共電壓Vcom)之間形成液晶電容C。

在此情況下，在第一開關(guān)模塊20的關(guān)閉階段，上述第一柵線G1和公共柵線G3輸出的信號相異。在此基礎(chǔ)上，第一開關(guān)模塊20的關(guān)閉階段，如圖5所示包含第一子階段P11和第二子階段P21，第一柵線G1和公共柵線G3，在上述第一子階段P11和第二子階段P21的輸出信號相反。

其中，第一柵線G1和公共柵線G3，在上述第一子階段P11和第二子階段P21的輸出信號相反是指，在其中一個子階段，第一柵線G1輸出高電平，則在另一個子階段第一柵線G1輸出低電平。或者，在其中一個子階段，公共柵線G3輸出高電平，則在另一個子階段公共柵線G3輸出低電平。

本發(fā)明中,第一子階段P11和第二子階段P21，第一柵線G1(或公共柵線G3)輸出的高電平和低電平的幅值可以相等，也可以不相等。例如，當(dāng)幅值相等時，第一柵線G1(或公共柵線G3)分別在第一子階段P11和第二子階段P21輸出的信號的相位相差180°。

此外，由于在第一開關(guān)模塊20的關(guān)閉階段，上述第一柵線G1和公共柵線G3輸出的信號相異，因此在同一個子階段，第一柵線G1輸出高電平，則公共柵線G3輸出低電平；或者第一柵線G1輸出低電平，則公共柵線G3輸出高電平。

需要說明的是，本發(fā)明實施例中，上述第一開關(guān)模塊20的關(guān)閉階段中的第一子階段P11和第二子階段P21可以是在該陣列基板的驅(qū)動過程中，第一開關(guān)模塊20處于關(guān)閉狀態(tài)時任意存在的兩個時間段。因此，上述第一子階段P11和第二子階段P21可以為相鄰的兩個時間段，例如如圖5所示，第一子階段P11和第二子階段P21分別為相鄰兩圖像幀P1和P2的非掃描階段?；蛘?，上述第一子階段P11和第二子階段P21也可以為不相鄰的兩個時間段。本發(fā)明對此不做限定。

此外，第二像素單元102包括與該第二像素單元102的像素電極相連接的第二開關(guān)模塊21。該第二開關(guān)模塊21連接上述數(shù)據(jù)線Data，即第二開關(guān)模塊21與第一開關(guān)模塊20連接同一條數(shù)據(jù)線Data。此外，該第二開關(guān)模塊21還連接第二柵線G2以及公共柵線G3。

在此情況下，在第二開關(guān)模塊21的關(guān)閉階段，第二柵線G2和公共柵線G3輸出的信號相異，第二開關(guān)模塊21的關(guān)閉階段，如圖5所示，包含第三子階段P12和第四子階段P22，第二柵線G2和第二公共柵線G3，在第三子階段P12和所述第四子階段P22的輸出信號相反。

需要說明的是，本發(fā)明實施例中，上述第二開關(guān)模塊21的關(guān)閉階段中的第三子階段P12和第四子階段P22與上述第一開關(guān)模塊20的關(guān)閉階段中的第一子階段P11和第二子階段P21相同，可以為相鄰的兩個時間段，例如如圖5所示，第三子階段P12和第四子階段P22分別為相鄰兩圖像幀P1和P2的非掃描階段。或者，上述第三子階段P12和第四子階段P22也可以為不相鄰的兩個時間段。

此外，位于同一列的相鄰兩個像素組10中，其中一個像素組10的第二像素單元102和另一個像素組10的第一像素單元101分別具有獨立的像素電極。即如圖2所示，位于同一列的相鄰兩個像素組10中，其中一個像素組10的第二像素單元102和另一個像素組10的第一像素單元101之間雖然沒有設(shè)置柵線，但是其中一個像素組10的第二像素單元102和另一個像素組10的第一像素單元101可以通過分別設(shè)置獨立的像素電極，達(dá)到單獨控制灰階的目的。

在此基礎(chǔ)上，為了使得陣列基板上像素單元排布整齊，提高空間的利用率。優(yōu)選的，如圖2所示，第一柵線S1、第二柵線S2以及公共柵線S3設(shè)置于第一像素單元101和第二像素單元102之間，且上述公共柵線S3位于第一柵線S1和第二柵線S2之間。

綜上所述，由于第一柵線和公共柵線，在第一子階段和第二子階段的輸出信號的相位相差180，且第二柵線和第二公共柵線，在第三子階段和第四子階段的輸出信號相反，因此，在上述第一子階段和第二子階段可以使得第一開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)，或者在第三子階段和第四子階段，可以使得第二開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)。這樣一來，在上述第一子階段，第一開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第二子階段，第一開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第一子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第一開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第一子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。同樣，在上述第三子階段，第二開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第四子階段，第二開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第三子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第二開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第三子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。

在此情況下，通過對上述第一開關(guān)模塊和第二開關(guān)模塊中TFT的開啟和關(guān)閉狀態(tài)進(jìn)行控制，能夠避免TFT長時間處于單向偏壓，使得TFT的閾值電壓保持穩(wěn)定。

在此基礎(chǔ)上，為了在上述第一子階段P11和第二子階段P21，使得第一開關(guān)模塊20中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)?；蛘咴谏鲜龅谌与A段P12和第四子階段P22，使得第二開關(guān)模塊21中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)。優(yōu)選的，上述第一開關(guān)模塊20和第二開關(guān)模塊21的任意一個開關(guān)模塊包括至少兩個串聯(lián)的TFT。上述至少兩個串聯(lián)的晶體管中的一個晶體管的第一極連接數(shù)據(jù)線Data，另一個TFT的第二極連接該TFT所在像素單元的像素電極。此外，上述至少兩個串聯(lián)的TFT的柵極連接不同的柵線。這樣一來，可以在上述第一子階段P11和第二子階段P21，交替控制第一開關(guān)模塊20中的一部分TFT開啟，另一部分TFT關(guān)閉?；蛘咴谏鲜龅谌与A段P12和第四子階段P22控制第二開關(guān)模塊21中的一部分TFT開啟，另一部分TFT關(guān)閉。

以下以第一開關(guān)模塊20和第二開關(guān)模塊21分別包括兩個串聯(lián)的TFT為例對上述第一開關(guān)模塊20和第二開關(guān)模塊21的結(jié)構(gòu)進(jìn)行詳細(xì)的舉例說明。

具體的，如圖3所示，第一開關(guān)模塊20包括第一晶體管T1和第二晶體管T2。

其中，第一晶體管T1的柵極連接第一柵線G1，第一極連接數(shù)據(jù)線Data，第二極連接第二晶體管T2的第一極。

第二晶體管T2的柵極連接公共柵線G3，第二極連接第一像素單元101的像素電極。

在此基礎(chǔ)上，上述第二開關(guān)模塊21如圖3或圖4所示，可以包括第三晶體管T3和第四晶體管T4。

其中，上述第三晶體管T3和第四晶體管T4的連接方式可以如圖3所示，第三晶體管T3的柵極連接第二柵線G2，第一極連接數(shù)據(jù)線Data，第二極連接第四晶體管T4的第一極。

第四晶體管T4的柵極連接公共柵線G3，第二極連接第二像素單元102的像素電極。

需要說明的是，本發(fā)明對上述TFT的類型不做限定，可以均為N型TFT或者均為P型TFT。以下實施例為了方便說明均是以上上述所有TFT均為N型TFT為例進(jìn)行的說明。此外，上述TFT的第一極可以為源極，第二極為漏極，或者第一極為漏極，第二極為源極。

接下來，以第一開關(guān)模塊20的關(guān)閉階段中的第一子階段P11和第二子階段P21分別為相鄰兩圖像幀P1和P2的非掃描階段，且第二開關(guān)模塊21的關(guān)閉階段中的第三子階段P12和第四子階段P22分別為相鄰兩圖像幀P1和P2的非掃描階段為例，對控制第一開關(guān)模塊20和第二開關(guān)模塊21中的TFT分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)的方法進(jìn)行詳細(xì)的說明。

具體的，如圖5所示，在第一圖像幀P1內(nèi)，公共柵線G3大部分時間內(nèi)保持高電平輸出。此時在該第一圖像幀P1的掃描階段內(nèi)，第一柵線G1輸出高電平，第一晶體管T1、第二晶體管T2導(dǎo)通，從而使得數(shù)據(jù)線Data上的數(shù)據(jù)電壓通過第一晶體管T1和第二晶體管T2向第一像素單元101充電，使得第一像素單元101處于充電狀態(tài)。或者當(dāng)?shù)诙啪€G2輸出高電平時，第三晶體管T3以及第四晶體管T4導(dǎo)通，該數(shù)據(jù)線Data上的數(shù)據(jù)電壓通過第三晶體管T3和第四晶體管T4向第二像素單元102充電，使得第二像素單元102處于充電階段。

接下來，同上所述，在第二圖像幀P2的掃描階段內(nèi)，公共柵線G3輸出高電平。在此情況下，當(dāng)?shù)谝粬啪€G1輸出高電平時，第一像素單元101處于充電狀態(tài)。當(dāng)?shù)诙啪€G2輸出高電平時，第二像素單元102處于充電階段。

此外，在第一圖像幀P1或第二圖像幀P2的非掃描階段，即上述第一子階段P11和第二子階段P21內(nèi)，當(dāng)公共柵線G3和第一柵線G1輸出的信號相異時，第一像素單元101處于非充電狀態(tài)，或者公共柵線G3和第二柵線G2輸出的信號相異時，第二像素單元102處于非充電狀態(tài)。

具體的，對于第一開關(guān)模塊20而言，在第一子階段P11，如圖5所示，第一柵線G1輸出低電平，第一晶體管T1截止。公共柵線G3輸出高電平，第二晶體管T2導(dǎo)通，此時由于第一晶體管T1和第二晶體管T2串聯(lián)，因此數(shù)據(jù)線Data上的數(shù)據(jù)電壓無法通過第一晶體管T1向該第一像素單元101的像素電極充電。在此情況下，在占據(jù)第一圖像幀P1大約99％的非掃描階段，即該第一子階段P11，第一晶體管T1長時間處于負(fù)向偏壓的狀態(tài)，閾值電壓負(fù)向偏移，第二晶體管T2長時間處于正向偏壓的狀態(tài)，閾值電壓正向偏移。

接下來，在第二子階段P21，如圖5所示，第一柵線G1輸出高電平，第一晶體管T1導(dǎo)通，公共柵線G3輸出低電平，第二晶體管T2截止。在此情況下，在占據(jù)第二圖像幀P2大約99％的非掃描階段，即該第二子階段P21，第一晶體管T1長時間處于正向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)向偏移的閾值電壓進(jìn)行正向補償，使得第一晶體管T1的閾值電壓保持穩(wěn)定。此外，在占據(jù)該二圖像幀P1大約99％的非掃描階段，即該第二子階段P21，第二晶體管T2長時間處于負(fù)向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)正偏移的閾值電壓進(jìn)行負(fù)向補償，使得第二晶體管T2的閾值電壓保持穩(wěn)定。

同理，對于第二開關(guān)模塊21而言，在上述第三子階段P12，第二柵線G2輸出低電平，第三晶體管T3截止，公共柵線G3輸出高電平，第四晶體管T4導(dǎo)通。在此情況下，在占據(jù)第一圖像幀P1大約99％的非掃描階段，即該第三子階段P12，第三晶體管T3長時間處于負(fù)向偏壓的狀態(tài)，閾值電壓負(fù)向偏移，第四晶體管T4長時間處于正向偏壓的狀態(tài)，閾值電壓正向偏移。

接下來，在第四子階段P22，第二柵線G2輸出高電平，第三晶體管T3導(dǎo)通，公共柵線G3輸出低電平，第四晶體管T4截止。在此情況下，在占據(jù)第二圖像幀P2大約99％的非掃描階段，即該第四子階段P22，第三晶體管T3長時間處于正向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)向偏移的閾值電壓進(jìn)行正向補償，使得第三晶體管T3的閾值電壓保持穩(wěn)定。此外，在占據(jù)該二圖像幀P1大約99％的非掃描階段，即該第四子階段P22，第四晶體管T4長時間處于負(fù)向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)正偏移的閾值電壓進(jìn)行負(fù)向補償，使得第四晶體管T4的閾值電壓保持穩(wěn)定。

由上述方法可知，由于在第一圖像幀P1內(nèi)第一柵線G1和第二柵線G2處于高電平的時間較短，因此第一晶體管T1和第三晶體管T3在第一圖像幀P1內(nèi)開啟時間較短，第一晶體管T1和第三晶體管T3導(dǎo)通時產(chǎn)生的電容之和較小，從而使得與第一晶體管T1和第三晶體管T3的第一極相連接的數(shù)據(jù)線Data的負(fù)載較小。同理，在第二圖像幀P2內(nèi)第一柵線G1和第二柵線G2處于高電平的時間較長，第一晶體管T1和第三晶體管T3導(dǎo)通時產(chǎn)生的電容之和較大，因此數(shù)據(jù)線Data的負(fù)載較大。從而造成了相鄰兩圖像幀內(nèi)，數(shù)據(jù)線Data的負(fù)載存在差異。

為了解決上述問題，在第二開關(guān)模塊21在包括第三晶體管T3和第四晶體管T4的情況下，該第三晶體管T3和第四晶體管T4的連接方式如圖4所示，可以為：

第三晶體管T3的柵極連接公共柵線G3，第一極連接數(shù)據(jù)線Data，第二極連接第四晶體管T4的第一極。

第四晶體管T4的柵極連接所述第二柵線G2，第二極連接第二像素單元102的像素電極。

在此情況下，如圖5所示，在第一圖像幀P1內(nèi)第一柵線G1處于高電平的時間較短，因此第一晶體管T1在第一圖像幀P1內(nèi)開啟時間較短；但公共柵線G3處于高電平的時間較長，因此第三晶體管T3在第一圖像幀P1內(nèi)開啟時間較長。同理，在第二圖像幀P2內(nèi)第一柵線G1處于高電平的時間較長，因此第一晶體管T1在第二圖像幀P2內(nèi)開啟時間較長；但公共柵線G3處于高電平的時間較短，因此第三晶體管T3在第二圖像幀P2內(nèi)開啟時間較長。這樣一來，相鄰兩圖像幀中，第一晶體管T1和第三晶體管T3導(dǎo)通時產(chǎn)生的電容之和相當(dāng)。因此能夠避免面相鄰兩圖像幀內(nèi)，數(shù)據(jù)線Data的負(fù)載存在差異。

本發(fā)明實施例提供一種顯示裝置包括如上所述的任意一種陣列基板，具有與前述實施例相同的結(jié)構(gòu)和有益效果。由于前述實施例已經(jīng)對陣列基板的結(jié)構(gòu)和有益效果進(jìn)行了詳細(xì)的描述，此處不再贅述。

本發(fā)明實施例提供一種用于驅(qū)動上述任意一種陣列基板的方法，包括：

在第一開關(guān)模塊20的關(guān)閉階段，上述第一柵線G1和公共柵線G3輸出的信號相異，第一開關(guān)模塊20的關(guān)閉階段，如圖5所示包含第一子階段P11和第二子階段P21，第一柵線G1和公共柵線G3，在上述第一子階段P11和第二子階段P21的輸出信號相反。

在第二開關(guān)模塊21的關(guān)閉階段，第二柵線G2和公共柵線G3輸出的信號相異，第二開關(guān)模塊21的關(guān)閉階段，如圖5所示，包含第三子階段P12和第四子階段P22，第二柵線G2和第二公共柵線G3，在第三子階段P12和所述第四子階段P22的輸出信號相反。

其中，上述第一開關(guān)模塊20的關(guān)閉階段中的第一子階段P11和第二子階段P21，或者第二開關(guān)模塊21的關(guān)閉階段中的第三子階段P12和第四子階段P22，可以為相鄰的兩個時間段，例如如圖5所示，第一子階段P11和第二子階段P21分別為相鄰兩圖像幀P1和P2的非掃描階段，或者第三子階段P12和第四子階段P22分別為相鄰兩圖像幀P1和P2的非掃描階段。此外，上述第一子階段P11和第二子階段P21，或者第三子階段P12和第四子階段P22也可以為不相鄰的兩個時間段。

綜上所述，由于第一柵線和公共柵線，在第一子階段和第二子階段的輸出信號的相位相差180，且第二柵線和第二公共柵線，在第三子階段和第四子階段的輸出信號相反，因此，在上述第一子階段和第二子階段可以使得第一開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)，或者在第三子階段和第四子階段，可以使得第二開關(guān)模塊中的TFT能夠分別處于正向偏壓和負(fù)向偏壓交替的狀態(tài)。這樣一來，在上述第一子階段，第一開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第二子階段，第一開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第一子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第一開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第一子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。同樣，在上述第三子階段，第二開關(guān)模塊中的部分TFT開啟，以長時間處于正向偏壓狀態(tài)，另一部分TFT關(guān)閉，以長時間處于負(fù)向偏壓狀態(tài)。接下來，在第四子階段，第二開關(guān)模塊中原本開啟的TFT關(guān)閉，并長時間處于負(fù)向偏壓狀態(tài)，從而對在第三子階段中，由于長時間處于正向偏壓而正向偏移的TFT的閾值電壓進(jìn)行補償；而第二開關(guān)模塊中原本關(guān)閉的TFT開啟，并長時間處于正向偏壓狀態(tài)，從而對第三子階段中，由于長時間處于負(fù)向偏壓而負(fù)向偏移的TFT的閾值電壓進(jìn)行補償。

在此基礎(chǔ)上，在第一開關(guān)模塊20如圖3或圖4所示，包括第一晶體管T1、第二晶體管T2。第二開關(guān)模塊21包括第三晶體管T3、第四晶體管T4，上述晶體管均為N型晶體管；且如圖5所示，第一子階段P11和第二子階段P21分別為相鄰兩圖像幀P1和P2的非掃描階段，第三子階段P12和第四子階段P22分別為相鄰兩圖像幀P1和P2的非掃描階段的情況下，上述驅(qū)動方法包括：

對于第一開關(guān)模塊20而言，在第一子階段P11，第一柵線G1輸出低電平，公共柵線G3輸出高電平。

具體的，如圖5所示，在第一子階段P11，第一晶體管T1截止，第二晶體管T2導(dǎo)通，此時由于第一晶體管T1和第二晶體管T2串聯(lián)，因此數(shù)據(jù)線Data上的數(shù)據(jù)電壓無法通過第一晶體管T1向該第一像素單元101的像素電極充電。在此情況下，在占據(jù)第一圖像幀P1大約99％的非掃描階段，即該第一子階段P11，第一晶體管T1長時間處于負(fù)向偏壓的狀態(tài)，閾值電壓負(fù)向偏移，第二晶體管T2長時間處于正向偏壓的狀態(tài)，閾值電壓正向偏移。

接下來，在第二子階段P21，第一柵線G1輸出高電平，公共柵線G3輸出低電平。

具體的，如圖5所示，在第二子階段P21，第一晶體管T1導(dǎo)通，第二晶體管T2截止。在此情況下，在占據(jù)第二圖像幀P2大約99％的非掃描階段，即上述第二子階段P21，第一晶體管T1長時間處于正向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)向偏移的閾值電壓進(jìn)行正向補償，使得第一晶體管T1的閾值電壓保持穩(wěn)定。此外，在占據(jù)該二圖像幀P1大約99％的非掃描階段，即上述第二子階段P21，第二晶體管T2長時間處于負(fù)向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)正偏移的閾值電壓進(jìn)行負(fù)向補償，使得第二晶體管T2的閾值電壓保持穩(wěn)定。

此外，對于第二開關(guān)模塊21而言，在第三子階段P12，第二柵線G2輸出低電平，公共柵線G3輸出高電平。

具體的，在第三子階段P12，第三晶體管T3截止，第四晶體管T4導(dǎo)通。在此情況下，在占據(jù)第一圖像幀P1大約99％的非掃描階段，即該第三子階段P12，第三晶體管T3長時間處于負(fù)向偏壓的狀態(tài)，閾值電壓負(fù)向偏移，第四晶體管T4長時間處于正向偏壓的狀態(tài)，閾值電壓正向偏移。

接下來，在第四子階段P22，第二柵線G2輸出高電平，公共柵線G3輸出低電平。

具體的，在第四子階段P22，第三晶體管T3導(dǎo)通，第四晶體管T4截止。在此情況下，在占據(jù)第二圖像幀P2大約99％的非掃描階段，即該第四子階段P22，第三晶體管T3長時間處于正向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)向偏移的閾值電壓進(jìn)行正向補償，使得第三晶體管T3的閾值電壓保持穩(wěn)定。此外，在占據(jù)該二圖像幀P1大約99％的非掃描階段，即該第四子階段P22，第四晶體管T4長時間處于負(fù)向偏壓的狀態(tài)，從而能夠?qū)ζ渥陨碡?fù)正偏移的閾值電壓進(jìn)行負(fù)向補償，使得第四晶體管T4的閾值電壓保持穩(wěn)定。

在此基礎(chǔ)上，優(yōu)選的，如圖6所示，第一柵線G1和第二柵線G2輸出信號的占空比相同。即第一柵線G1輸出信號的波形與第二柵線G2輸出信號的波形大致相同。在此基礎(chǔ)上，由于柵極驅(qū)動模塊需要分別對連接相鄰兩行像素單元的第一柵線G1和第二柵線G2進(jìn)行逐行掃描，因此第一柵線G1和第二柵線G2輸出信號的波形存在一定的相位差。這樣一來，由于第一柵線G1輸出信號的波形與第二柵線G2輸出信號的波形大致相同，僅存在一定的相位差，因此在逐行對柵線進(jìn)行掃描的過程中，能夠減小相鄰行之間的控制時序，以及TFT偏執(zhí)電壓的差異。

進(jìn)一步的，為了避免上一圖像幀充入像素單元中的電壓對本圖像幀充入像素單元的電壓造成影響。優(yōu)選的，當(dāng)相鄰兩圖像幀P1和P2具有如圖7所示的消隱時間P3時，在上述消隱時間P3，第一柵線G1輸入低電平，從而將第一開關(guān)模塊20關(guān)閉，以避免上一圖像幀充入第一像素單元101的電壓對本圖像幀充入該第一像素單元101的電壓進(jìn)行反向充電，從而可以提高每一圖像幀第一像素單元101的電壓的一致性，以及TFT偏執(zhí)電壓的一致性。

或者，在上述消隱時間P3，第二柵線G2輸入低電平，從而將第二開關(guān)模塊21關(guān)閉，以避免上一圖像幀充入第二像素單元102的電壓對本圖像幀充入該第二像素單元102的電壓進(jìn)行反向充電，從而可以提高每一圖像幀第二像素單元102的電壓的一致性，以及TFT偏執(zhí)電壓的一致性。

需要說明的是，在一圖像幀內(nèi)，柵極驅(qū)動模塊會對各行柵線逐行掃描，例如從上到下逐行掃描。當(dāng)掃描結(jié)束后，柵極驅(qū)動模塊從最后一行回到第一行，以在下一圖像幀開始時，重新從上到下逐行對柵線進(jìn)行掃描。因此，柵線在上述相鄰兩圖像幀之間具有一定的反應(yīng)時間，以使得柵極驅(qū)動模塊從最后一行回到第一行，該反應(yīng)時間稱之為消隱時間P3。消隱時間P3的長短可以根據(jù)柵極驅(qū)動模塊的性能，以及在消隱時間P3內(nèi)執(zhí)行其他控制操作，例如觸控階段的時間長短需要進(jìn)行調(diào)整。本發(fā)明對消隱時間P3的長短不做限定。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。