專利名稱：掩膜版設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及掩膜版設(shè)計(jì)方法。
背景技術(shù)：
掩膜版在集成電路制造工藝中有廣泛應(yīng)用，其上包含電路圖案。掩膜版通常用于 將該電路圖案轉(zhuǎn)移至硅片上，常見的轉(zhuǎn)移過程為步驟al，提供一半導(dǎo)體基體，該基體可能包含一些器件結(jié)構(gòu)；步驟a2，在基體上涂布光刻膠；步驟a3，將包含電路圖案的掩膜版置于光刻膠上方；步驟a4，用光波照射掩膜版，使得透過電路圖案的光波與光刻膠發(fā)生反應(yīng)；步驟a5，再將基體置于顯影液中顯影，通過顯影去除部分光刻膠，未去除的光刻膠 形成對(duì)應(yīng)該電路圖案的光刻膠圖案。然后通過其它后續(xù)常規(guī)過程，通過光刻膠圖案在基體上形成電路。業(yè)界常用掩膜版透光率(mask transmission rate)來衡量掩膜版上電路圖案的 疏密程度，對(duì)于去除型(clear tone)的光罩，透光率越低說明電路圖案越稀疏，透光率越高 說明電路圖案越密集。出于設(shè)計(jì)需要，有些電路圖案中低閾值電壓的金屬氧化物半導(dǎo)體(M0S， Metal-Oxide-Semiconductor)器件對(duì)應(yīng)的區(qū)域的密度很小，對(duì)應(yīng)的掩膜版透光率很低，例 如小于0. 5%。但在使用透光率很低的掩膜版進(jìn)行電路圖案轉(zhuǎn)移時(shí)，經(jīng)常發(fā)現(xiàn)在顯影后需要保留 以形成光刻膠圖案的光刻膠出現(xiàn)翹起(lifting)和崩塌(scum)現(xiàn)象。本申請發(fā)明人通過分析發(fā)現(xiàn)在將上述透光率很低的掩膜版的電路圖案轉(zhuǎn)移至半 導(dǎo)體基體的過程中，電路圖案稀疏，在將基體置于顯影液中顯影去除光刻膠時(shí)將去除大量 光刻膠，剩余稀疏的光刻膠構(gòu)成與電路圖案對(duì)應(yīng)的光刻膠圖案。由于需要剩余的光刻膠很 稀疏，因此在顯影時(shí)，容易受到顯影液的沖擊而出現(xiàn)光刻膠lifting和scum現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明提供掩膜版設(shè)計(jì)方法，以避免采用現(xiàn)有掩膜版進(jìn)行電路圖案轉(zhuǎn)移時(shí)存在的 光刻膠lifting和scum現(xiàn)象。本發(fā)明提出的掩膜版設(shè)計(jì)方法包括當(dāng)包含電路圖案的掩膜版的透光率小于預(yù)定 值時(shí)，在該掩膜版上添加輔助圖案。可選的，所述預(yù)定值為0.5%?？蛇x的，添加輔助圖案后，需使得所述掩膜版的透光率大于1%。可選的，所述輔助圖案為輔助有源區(qū)圖案和/或輔助多晶硅柵圖案?？蛇x的，還包括確定輔助圖案與電路圖案距離的步驟?？蛇x的，所述距離需滿足條件采用輔助圖案制造出的結(jié)構(gòu)對(duì)采用電路圖案制造的電路的性能影響處于預(yù)定范圍。可選的，還包括確定輔助圖案形狀的步驟?？蛇x的，還包括確定輔助圖案尺寸的步驟?？蛇x的，所述輔助圖案為方形?？蛇x的，所述方形輔助圖案的邊長為0. 5微米，關(guān)鍵尺寸大于0. 18微米；輔助圖案 間的距離為1微米。本發(fā)明提出的一種掩膜版設(shè)計(jì)方法中，通過在透光率小于預(yù)定值的包含電路圖案 的掩膜版上添加輔助圖案，可以增加掩膜版的透光率，從而避免了現(xiàn)有透光率過低掩膜版 導(dǎo)致的光刻膠lifting和scum現(xiàn)象。本發(fā)明提出的另一種掩膜版設(shè)計(jì)方法中，通過確定輔助圖案的形狀和/或尺寸， 以確定出合適的輔助圖案，來盡可能提高制程的穩(wěn)定及簡單。本發(fā)明提出的另一種掩膜版設(shè)計(jì)方法中，通過確定輔助圖案與掩膜版上電路圖案 的距離，來防止電路圖案對(duì)應(yīng)的結(jié)構(gòu)受輔助圖案對(duì)應(yīng)的結(jié)構(gòu)的影響，提高電路的穩(wěn)定性。本發(fā)明提出的另一種掩膜版設(shè)計(jì)方法中，輔助圖案設(shè)計(jì)為方形，使得制程穩(wěn)定和簡單。本發(fā)明提供的另一種掩膜版設(shè)計(jì)方法中，方形輔助圖案的邊長為0. 5微米，關(guān)鍵 尺寸大于0. 18微米；輔助圖案間的距離為1微米，有效的避免了透光率較低導(dǎo)致的光刻膠 lifting和scum現(xiàn)象，并且制程穩(wěn)定簡單。


圖1為本發(fā)明實(shí)施例提供的掩膜版設(shè)計(jì)方法的流程圖。圖2為本發(fā)明實(shí)施例提供的輔助圖案的示意圖。
具體實(shí)施例方式盡管下面將參照附圖對(duì)本發(fā)明進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施 例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然實(shí)現(xiàn)本發(fā)明的有利效果。 因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限 制。為了清楚，不描述實(shí)際版圖結(jié)構(gòu)的全部特征。在下列描述中，不詳細(xì)描述公認(rèn)已知 的結(jié)構(gòu)和版圖構(gòu)成，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際 版圖結(jié)構(gòu)優(yōu)化與開發(fā)中，必須作出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān) 系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作 可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準(zhǔn)的比率，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。圖1為本發(fā)明實(shí)施例提供的掩膜版設(shè)計(jì)方法的流程圖，結(jié)合該圖，該方法包括步驟1 當(dāng)掩膜版的透光率小于預(yù)定值時(shí)，在該掩膜版上添加輔助圖案，其中該掩 膜版包括電路圖案。
由于制造工藝節(jié)點(diǎn)不同或電路圖案對(duì)應(yīng)的電路不同等因素，該預(yù)定值有多種選 擇，本實(shí)施例中，該預(yù)定值為0. 5%，即在掩膜版的透光率小于0. 5%時(shí)，就可添加輔助圖案。添加輔助圖案可以增加掩膜版的透光率，因此能夠避免背景技術(shù)的問題，為保證 較好的實(shí)施效果，本實(shí)施例中，通過添加輔助圖案將透光率增加至1 %以上較佳。在添加輔助圖案時(shí)，通過確定合適的輔助圖案類型、形狀、尺寸和輔助圖案與電路 圖案的間距等，可以保證較佳的實(shí)施效果。本實(shí)施例中，輔助圖案為輔助有源區(qū)圖案或輔助多晶硅柵區(qū)圖案，其中所述輔助 有源區(qū)及輔助多晶硅柵區(qū)是指在電路圖案外添加的輔助有源區(qū)圖案及多晶硅柵區(qū)圖案。輔助圖案的形狀與制程的簡便性和穩(wěn)定性有關(guān)，因此為保證制程的簡便與穩(wěn)定， 本實(shí)施例還包括確定輔助圖案形狀的步驟。本實(shí)施例中，輔助圖案的形狀為方形，這樣制程 比較簡單穩(wěn)定。輔助圖案的尺寸通常也需要確定，因此本實(shí)施例提供的掩膜版設(shè)計(jì)方法中還包括 確定輔助圖案尺寸的步驟。輔助圖案的尺寸一般包括下述尺寸關(guān)鍵尺寸，例如最小線條的 寬度等；結(jié)構(gòu)尺寸，例如線條的間距等。關(guān)鍵尺寸與該掩膜版適用的制造工藝節(jié)點(diǎn)有關(guān)，例 如關(guān)鍵尺寸大于0. 18微米。結(jié)構(gòu)尺寸一般根據(jù)輔助圖案的面積來確定，而確定輔助圖案面 積需要考慮到制程的簡便性和穩(wěn)定性等，這也和制程的工藝節(jié)點(diǎn)有關(guān)，可根據(jù)工藝節(jié)點(diǎn)來 確定。對(duì)于方形的輔助圖案，本實(shí)施例提出其尺寸較佳如下邊長d為0. 5微米，關(guān)鍵尺寸 cd大于0. 18微米；輔助圖案之間的距離db為1微米，請參見圖2，其中標(biāo)號(hào)21代表電路圖 案，標(biāo)號(hào)22代表通常為制造工藝需要而在電路圖案以外有源區(qū)和多晶硅區(qū)添加的制造輔 助圖案，這些制造輔助圖案是用于輔助完成電路圖案制造用的，標(biāo)號(hào)23代表本發(fā)明實(shí)施例 添加的輔助有源區(qū)圖案和輔助多晶硅柵區(qū)圖案，用于增加透光率。為防止輔助圖案對(duì)應(yīng)的結(jié)構(gòu)影響電路圖案對(duì)應(yīng)的結(jié)構(gòu)的性能，輔助圖案與電路圖 案較佳的保持一定距離，以減少或避免所述性能影響。本實(shí)施例的掩膜版設(shè)計(jì)方法還包括 確定輔助圖案與電路圖案距離的步驟，所述距離可以避免或減少所述性能影響為條件來確 定。例如使該距離滿足條件需使得輔助圖案對(duì)應(yīng)的結(jié)構(gòu)對(duì)電路圖案對(duì)應(yīng)結(jié)構(gòu)的性能影響 在預(yù)定范圍內(nèi)，例如3微米。所述預(yù)定范圍可以根據(jù)試驗(yàn)得出。通過至少保持所述距離，一 方面可以減少或避免上述性能影響，另一方面可以防止工藝偏差而增大上述性能影響。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
一種掩膜版設(shè)計(jì)方法，該掩膜版包含電路圖案，其特征在于，包括當(dāng)所述掩膜版的透光率小于預(yù)定值時(shí)，在該掩膜版上添加輔助圖案。
2.如權(quán)利要求1所述的方法，其特征在于，所述預(yù)定值為0.5%。
3.如權(quán)利要求1所述的方法，其特征在于，添加輔助圖案后，需使得所述掩膜版的透光 率大于1%。
4.如權(quán)利要求1所述的方法，其特征在于，所述輔助圖案為輔助有源區(qū)圖案和/或輔助 多晶硅柵區(qū)圖案。
5.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案與電路圖案距離的步馬聚ο
6.如權(quán)利要求5所述的方法，其特征在于，所述距離需滿足條件采用輔助圖案制造出 的結(jié)構(gòu)對(duì)采用電路圖案制造的電路的性能影響處于預(yù)定范圍。
7.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案形狀的步驟。
8.如權(quán)利要求1所述的方法，其特征在于，還包括確定輔助圖案尺寸的步驟。
9.如權(quán)利要求1所述的方法，其特征在于，所述輔助圖案為方形。
10.如權(quán)利要求9所述的方法，其特征在于，所述輔助圖案的邊長為0.5微米，關(guān)鍵尺寸 大于0. 18微米；輔助圖案間的距離為1微米。
11.如權(quán)利要求10所述的方法，其特征在于，所述輔助圖案與電路圖案的間距大于3微米。
全文摘要
本發(fā)明提供掩膜版設(shè)計(jì)方法，以避免采用現(xiàn)有掩膜版進(jìn)行電路圖案轉(zhuǎn)移時(shí)存在的光刻膠lifting和scum現(xiàn)象，該方法包括當(dāng)所述掩膜版的透光率小于預(yù)定值時(shí)，在該掩膜版上添加輔助圖案。
文檔編號(hào)G03F1/38GK101881924SQ20091005069
公開日2010年11月10日 申請日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者任亞然, 程潔, 舒強(qiáng), 陳明, 黃宜斌 申請人:中芯國際集成電路制造(上海)有限公司