專利名稱：可增加輸出電壓范圍的電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動(dòng)電路技術(shù)，特別是涉及可增加輸出電壓的電路及其控制方法。傳統(tǒng)上，受限于液晶的電壓轉(zhuǎn)換特性，為提升對(duì)比度以呈現(xiàn)較佳顯像效果，薄晶體管液晶顯示器(TFTLCD)的驅(qū)動(dòng)電路通常會(huì)采用8-12V的操作電壓。然而，目前的半導(dǎo)體CMOS制作過程多屬5V、3.3V、甚或更低者，因此薄膜晶體管液晶顯示器屬使用的電壓范圍屬「較高電壓」。由于一般CMOS制作過程中，柵極氧化壓在7-9V間即可能已發(fā)生崩潰(breakdown)現(xiàn)象，故無(wú)法適用在8-12V的電壓環(huán)境下，因此另需高電壓制作過程來(lái)制造液晶顯示器所需的驅(qū)動(dòng)電路。
然而，為能避免開發(fā)新制作過程的成本，美國(guó)專利第5,578,957號(hào)及5,510,748號(hào)等，提出了一種“具有不同電源以在保持小的器件尺寸的同時(shí)增大輸出電壓范圍的集成電路”(“Integrated Circuit HavingDifferent Power Supplies for Increased Output Voltage Range WhileRetaining Small Device Geometries”)，它采用5V標(biāo)準(zhǔn)制作過程實(shí)現(xiàn)液晶顯示器所需的驅(qū)動(dòng)電路。請(qǐng)參照第1圖，所示為美國(guó)專利第5,578,957號(hào)及第5,510,748號(hào)所揭示的列驅(qū)動(dòng)電路(column drivercircuit)的方框示意圖。
第一圖中標(biāo)號(hào)40是包含有數(shù)個(gè)位元的數(shù)字輸入信號(hào)，用以表示液晶顯示器中某一像素(pixel)所需的的亮度值。根據(jù)液晶顯示器所需的灰度(黑白顯示器)或色度(彩色顯示器)，數(shù)字輸入信號(hào)40可以包含四個(gè)甚或更多個(gè)位元。標(biāo)號(hào)48和52分屬兩個(gè)電路區(qū)塊，其中，電路區(qū)塊48由VDD2(約+12V)和VSS2(約+6V)提供電源，包含一位移器46、一數(shù)字/模擬轉(zhuǎn)換器(下文以簡(jiǎn)稱為DAC電路)54、以及一取樣和保持電路(下文以S/H路稱之)56等。電路區(qū)塊52由VDD1(約+6V)和VSS1(約OV)提供電力，包含一位移器50、一DAC電路68、以及一S/H電路70等。
位移器(level shifter)46接收數(shù)字信號(hào)40，而將信號(hào)的電壓范圍提升至+6V至+12VV的電壓范圍；另外，由位移器50接收數(shù)字信號(hào)50，而將信號(hào)的電壓范圍限定于0V至+6V間的電壓范圍。然后，經(jīng)過位移器46和50調(diào)整電壓范圍后的數(shù)字信號(hào)，分別及于DAC電路54和68，轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)62和76。其中，模擬信號(hào)62介于+6V至+12V間的電壓范圍，模擬信號(hào)76介于0V至+6V間的電壓范圍。接著，模擬信號(hào)62和76分被送到S/H電路56和70，而S/H電路56和70在有新的輸入信號(hào)40出現(xiàn)在位移器46和50時(shí)，便會(huì)被選通(strobed)，分別用以對(duì)模擬信號(hào)62和76進(jìn)行取樣儲(chǔ)存，而分別以信號(hào)63和78輸出至緩沖電路64。
再如第1圖所示，某一位元信號(hào)126被個(gè)別地輸入至位移器128和132處，以產(chǎn)生控制信號(hào)ENH和ENL。位移器128由VDD2提供電力，位移器132由VDD1提供電力。如美國(guó)專利第5,578,957號(hào)及第5,51O,748號(hào)所述，當(dāng)位元信號(hào)126為高電平時(shí)，控制信號(hào)ENH便經(jīng)由位移器128切換為VSS2電壓，控制信號(hào)ENL便經(jīng)由位移器132切換為VSS1電壓；當(dāng)位元信號(hào)126為低電平時(shí)，控制信號(hào)ENH便切換為VDD2電壓，控制信號(hào)ENL便切換為VDD1電壓。
因此，輸出緩沖電路64便根據(jù)控制信號(hào)ENH和ENL，對(duì)信號(hào)63和78進(jìn)行選取。輸出緩沖電路64的詳細(xì)電路即如第2圖所示。
實(shí)際上，輸出緩沖電路64就如同多工器(multiplexer)，用以對(duì)S/H電路56和70輸出的模擬信號(hào)63和78進(jìn)行選取。如第2圖所示，模擬信號(hào)63及于一PMOS晶體管136的源極端，比PMOS晶體管136之柵極經(jīng)信號(hào)ENH所控制，而以漏極端與另一PMOS晶體管140的源極連接成一電路節(jié)點(diǎn)A。PMOS晶體管140的柵極用以接收VSS2，而以漏極端耦接輸出端66。
當(dāng)控制信號(hào)ENH為低電平(也就是VSS2)時(shí)，PMOS晶體管136開啟導(dǎo)通，故將信號(hào)63耦合至電路節(jié)點(diǎn)A。由于PMOS晶體管140亦呈開啟導(dǎo)通狀態(tài)，故又將信號(hào)63自電路節(jié)點(diǎn)A耦合至輸出端66。由于信號(hào)63于VSS2至VDD2的電壓范圍內(nèi)做變動(dòng)，故只要位元信號(hào)126為高電平時(shí)，輸出端66的輸出信號(hào)便得以在相同的電壓范圍內(nèi)做變動(dòng)。
再如第2圖所示，模擬信號(hào)78及于一NMOS晶體管142的漏極端，比NMOS晶體管142的柵極經(jīng)信號(hào)ENL所控制，而以源極端與另一NMOS晶體管146的漏極連接成一電路節(jié)點(diǎn)B。NMOS晶體管146的柵極用以接收VDD1，而以源極端耦接輸出端66。
當(dāng)控制信號(hào)ENL為高電平(也就是VDD1)時(shí)，NMOS晶體管142開啟導(dǎo)通，故將信號(hào)78耦合至電路節(jié)點(diǎn)B。由于NMOS晶體管146亦呈開啟導(dǎo)通狀態(tài)，故又將信號(hào)78自電路節(jié)點(diǎn)B耦合至輸出端66。由于信號(hào)78于VDD1-VDD1的電壓范圍內(nèi)做變動(dòng)，故只要位元信號(hào)126為低電平時(shí)，輸出端66的輸出信號(hào)便得以在相同的電壓范圍內(nèi)做變動(dòng)。
據(jù)此，當(dāng)輸出端66電位因NMOS晶體管146的導(dǎo)通趨向VSS1電位時(shí)，PMOS晶體管136呈關(guān)斷狀態(tài)，而PMOS晶體管140卻可以使節(jié)點(diǎn)A處的電位不低于VSS2，確保PMOS晶體管136的柵-源極、或柵-漏極間壓降不超過6V，因而保護(hù)晶體管136的柵極氧化層不致發(fā)生崩潰現(xiàn)象。同理，當(dāng)輸出端66電位因PMOS晶體管140的導(dǎo)通趨向VDD2電位時(shí)，NMOS晶體管142成關(guān)斷狀態(tài)，而NMOS晶體管146的柵-漏極、柵-源極間壓降不超過6C，因而保護(hù)NMOS晶體管142的柵極氧化層不致發(fā)生崩潰現(xiàn)象。
然而，美國(guó)專利第5,578,957號(hào)及第5,510,748號(hào)的輸出緩沖電路64需根據(jù)控制信號(hào)ENH和ENL的控制方式，在模擬輸出端做切換控制，此舉恐會(huì)劣化操作頻率。再者，為同時(shí)獲得模擬信號(hào)輸出頻寬與高電壓操作，晶片面積必定不能太小，因此又會(huì)增加晶片面積。
因此，本發(fā)明的一目的，在于提供一種可增加輸出電壓范圍的電路及其控制方法，用于在DAC電路處做切換控制，屬數(shù)字形式的控制方式，故沒有操作頻率劣比的問題，并可以最小的制作尺寸進(jìn)行設(shè)計(jì)，而減低對(duì)整體晶片面積的需求。
為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種可增加輸出電壓范圍的電路。根據(jù)本發(fā)明的驅(qū)動(dòng)電路包括第一電路裝置、第二電路裝置、以及輸出電路。第一電路裝置經(jīng)由一第一電壓源與一第二電壓源提供予電源，并接收一輸入信號(hào)，且根據(jù)一選擇信號(hào)輸出一第一預(yù)設(shè)電壓和一第一輸出信號(hào)之一。第一輸出信號(hào)對(duì)應(yīng)于輸入信號(hào)，且位于第一電壓源與第二電壓源所界定的一個(gè)第一電壓范圍內(nèi)。第二電路裝置經(jīng)由一第三電壓源與一第四電壓源提供予電源，并接收輸入信號(hào)，且根據(jù)選擇信號(hào)輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一。第二輸出信號(hào)對(duì)應(yīng)于輸入信號(hào)，且位于第三電壓源與第四電壓源所界定的一個(gè)第二電壓范圍內(nèi)。輸出電路同第一電路裝置和第二電路裝置耦合，當(dāng)?shù)谝浑娐费b置輸出第一預(yù)設(shè)電壓且第二電路裝置輸出第二預(yù)設(shè)電壓時(shí)，輸出電路將第一輸出信號(hào)自輸出端輸出。
再者，本發(fā)明提供一種可增加輸出電壓范圍的電路，包括一個(gè)第一數(shù)字模擬轉(zhuǎn)換器、一個(gè)第二數(shù)字模擬轉(zhuǎn)換器、以及一個(gè)輸出電路。一個(gè)第一數(shù)字模擬轉(zhuǎn)換器經(jīng)由一第一電壓源與一第二電壓源提供予電源，根據(jù)一選擇信號(hào)輸出一第一預(yù)設(shè)電壓和一第一輸出信號(hào)之一；其中，第一輸出信號(hào)位于第一電壓源與第二電壓源所界定的一個(gè)第一電壓范圍內(nèi)。第二數(shù)字模擬轉(zhuǎn)換器經(jīng)由一第三電壓源與一第四電壓源提供予電源。根據(jù)選擇信號(hào)輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一；其中，第二輸出信號(hào)位于第三電壓源與第四電壓源所界定的一個(gè)第二電壓范圍內(nèi)。輸出電路耦接第一數(shù)字模擬轉(zhuǎn)換器和第二數(shù)字模擬轉(zhuǎn)換器；當(dāng)?shù)谝粩?shù)字模擬轉(zhuǎn)換器輸出第一預(yù)設(shè)電壓、第二數(shù)字模擬轉(zhuǎn)換器輸出第二輸出信號(hào)時(shí)，輸出電路將第一輸出信號(hào)、第二數(shù)字模擬轉(zhuǎn)換器輸出第二預(yù)設(shè)電壓時(shí)，輸出電路將第一輸出信號(hào)自輸出端輸出。
因此，本發(fā)明在數(shù)字模擬轉(zhuǎn)換器電路處做切換控制，屬數(shù)字形式的控制方式，故無(wú)操作頻率劣化的問題，亦可以最小的制作過程尺寸做設(shè)計(jì)，而減省對(duì)整體晶片面積的需求。
為讓本發(fā)明的上述和其他目的、特徵、和優(yōu)點(diǎn)能更明顯易懂，以下特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明。
圖示的簡(jiǎn)單說(shuō)明

圖1是顯示美國(guó)專利第5,578,957號(hào)及第5,510,748號(hào)所揭示的列驅(qū)動(dòng)電路的方框示意圖圖2是顯示圖1輸出緩沖電路64的詳細(xì)電路圖；圖3是顯示根據(jù)本發(fā)明第一較佳實(shí)施例的方框示意圖；圖4是顯示根據(jù)本發(fā)明第二較佳實(shí)施例方框示意圖；圖5是顯示根據(jù)本發(fā)明第三較佳實(shí)施例的方框示意圖；圖6是顯示圖3、4、或5輸出緩沖電路的詳細(xì)電路圖。
在附圖中，1表示數(shù)字輸信號(hào)；3表示輸出緩沖電路；6表示編碼器；10表示高電壓范圍電路區(qū)塊；11表示位移器；12表示位移器；13表示S/H電路；20表示低電壓范圍電路區(qū)塊；21表示位移器；22表示DAC電路；23表示S/H電路；31表示PMOS晶體管；以及，32表示NMOS晶體管。
本例中，位移器11接收數(shù)字輸入碼1及一選擇信號(hào)U/D，而將數(shù)字輸入碼1與選擇信號(hào)U/D的電壓范圍提升至+6V-+12V間的電壓范圍，分別成為信號(hào)14和15自位移器11輸出。另外，由位移器21接收數(shù)字輸入碼1與選擇信號(hào)U/D，而將數(shù)字輸入碼1與選擇信號(hào)U/D的電壓范圍限定于0V-+6V間的電壓范圍，成信號(hào)24和25自位移器21輸出。
然后，經(jīng)過位移器11調(diào)整電壓范圍后的數(shù)字碼14和選擇信號(hào)15，輸出至DAC電路12。假若選擇信號(hào)U/D為高電平，則DAC電路12便會(huì)將數(shù)字碼14轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)16，而比模擬信號(hào)16便會(huì)介于+6V-+12C間的電壓范圍。假若選擇信號(hào)U/D為低電平，則DAC電路12便會(huì)輸出VSS2預(yù)定電壓。
而經(jīng)過位移器21調(diào)整電壓范圍后的數(shù)字碼24和選擇信號(hào)25，輸出至DAC電路22。假若選擇信號(hào)U/D為低電平，則DAC電路22便會(huì)將數(shù)字碼24轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)26，而此模擬信號(hào)26便會(huì)介于0V至+6V間的電壓范圍。假若選擇信號(hào)U/D為高電平，則DAC電路22便會(huì)輸出VDD1預(yù)定電壓。
DAC電路12和22分別經(jīng)由模擬信號(hào)16/VSS2和模擬信號(hào)26/VDD1，耦接至S/H電路13和23。而S/H電路13和23在有新的輸入信號(hào)1出現(xiàn)在位移器11和21時(shí)，便會(huì)被選通(strobed)，分別用以對(duì)模擬信號(hào)16/VSS2和模擬信號(hào)26/VDD1進(jìn)行取樣儲(chǔ)存，而分別以連接線17和27輸出至緩沖電路。然而，S/H電路13和23僅是選擇性電路，故可將S/H電路13和23予以移除，同樣可以獲得本發(fā)明的目的。第二實(shí)施例第4圖是顯示根據(jù)本發(fā)明另一較佳實(shí)施例的方框示意圖。其中，與第3圖相同的標(biāo)號(hào)代表相同或相對(duì)應(yīng)的部分。
本實(shí)施例中，是以一解碼器6接收數(shù)字輸入碼1及選擇信號(hào)U/D，經(jīng)過解碼處理后分別以數(shù)字碼7和8及于位移器11和21。若選擇信號(hào)U/D為高電平，角碼器6所輸出數(shù)字碼7即便是原輸入數(shù)字碼1，而數(shù)字碼8即便是對(duì)應(yīng)于VDD1的數(shù)字碼。假若選擇信號(hào)U/D為低電平，解碼器6所輸出的數(shù)字碼8即便是原輸入數(shù)字碼1，而數(shù)字碼7即便是對(duì)應(yīng)于VSS2的數(shù)字碼。
然后，位移器11接收數(shù)字碼7，將數(shù)字7的電壓范圍提升至+6V～12V間的電壓范圍后，輸出信號(hào)18。另外，位移器21接收數(shù)字碼8，將數(shù)字碼8的電壓范圍限定于0V～+6V間的電壓范圍，呈信號(hào)28輸出。然后，經(jīng)過位移器11調(diào)整電壓范圍后的數(shù)字碼18和28，分別輸出至DAC電路12和22。
已如上述，當(dāng)選擇信號(hào)U/D為高電平，數(shù)字碼7即是原輸入數(shù)字碼1，而數(shù)字碼8即對(duì)應(yīng)于VDD1。故到達(dá)DAC電路12和22的信號(hào)18和28，即分別代表經(jīng)過位移器11處理的數(shù)字輸入碼1與代表VDD1的數(shù)字碼。據(jù)此，DAC電路12將經(jīng)移位后的數(shù)字輸入碼1轉(zhuǎn)換為相對(duì)應(yīng)的模擬信號(hào)16(介于+6V～+12V間的電壓范圍)輸出，DAC電路22將代表VDD1的數(shù)字碼轉(zhuǎn)換為模擬VDD1預(yù)定電壓輸出。
再者，當(dāng)選擇信號(hào)U/D為低電平，數(shù)字碼7即對(duì)應(yīng)于VDD2而數(shù)字碼8即原輸入數(shù)字碼1。故到達(dá)DAC電路12和22的信號(hào)18和28，即便分別代表VSS2的數(shù)字碼與經(jīng)過位移器21處理的數(shù)字輸入碼1。據(jù)此，DAC電路12將代表VSS2的數(shù)字碼轉(zhuǎn)換為模擬VSS2預(yù)定電壓輸出，DAC電路22將經(jīng)移位的數(shù)字輸入碼1轉(zhuǎn)為相對(duì)應(yīng)的模擬信號(hào)26(介于0V～+6V間的電壓范圍)輸出。
至于S/H電路13和23、以及輸出緩沖電路3的部?jī)r(jià)，均與第3圖所示實(shí)施例者相同，故不再贅述。第三實(shí)施例第5圖是顯示根據(jù)本發(fā)明再另一較佳實(shí)施例的方框示意圖。其中，采用第3圖相同標(biāo)號(hào)者，代表相同相對(duì)應(yīng)的部分。
本實(shí)施例中，選擇信號(hào)U/D是直接及于DAC電路12和22。假若選擇信號(hào)U/D為高電平，則DAC電路12便會(huì)將數(shù)字碼14轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)16,DAC電路22便會(huì)輸出VDD1預(yù)定電壓。假若選擇信號(hào)U/D為低電平，則DAC電路12便會(huì)輸出VSS2預(yù)定電壓，DAC電路22便會(huì)將數(shù)字碼24轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)26。至于選擇信號(hào)U/D的控制方式可以采取觸發(fā)(toggle)的方式。
根據(jù)上述諸實(shí)施例所述，輸出緩沖電路3便可予以簡(jiǎn)化，如以下所詳細(xì)描述的。
請(qǐng)參照第6圖，所示為圖3、4或5的DAC電路12、22與輸出緩沖電路3的詳細(xì)電路圖，圖示中已將S/H電路13和23略去。第6圖中，模擬信號(hào)16/VSS2被送到一PMOS晶體管31的源/漏極構(gòu)成的電路節(jié)點(diǎn)C，此PMOS晶體管31的柵極接收VSS2電壓，而以另一源/漏極端耦接輸出端30。另外，模擬信號(hào)26VDD1被送至一NMOS晶體管32的一源/漏極端所成的一電路節(jié)點(diǎn)D，此NMOS晶體管32之間用以接收VDD1，而以另一源/漏極端耦接輸出端30。
當(dāng)選擇信號(hào)U/D為高電平時(shí)，DAC電路12便將數(shù)字碼14(第3、5圖)或18(第4圖)轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)16輸出，DAC電路22便會(huì)輸出VDD1預(yù)定電壓。此時(shí)，模擬信號(hào)16高于VSS2電壓，故PMOS晶體管31導(dǎo)通，模擬信號(hào)16便經(jīng)由PMOS晶體管31耦合至輸出端30。因而使輸出端30的電壓高于VDD1，使NMOS晶體管32成關(guān)斷狀態(tài)。
因此，縱使輸出端30電位因PMOS晶體管31的導(dǎo)通而趨向VDD2電位時(shí)，DAC電路22會(huì)輸出VDD1預(yù)定電壓至節(jié)點(diǎn)D，使節(jié)點(diǎn)D不會(huì)高于VDD1，確保NMOS電晶32的柵-漏極、或柵-源極間壓降不超過6V，因而保護(hù)NMOS晶體管32的柵極氧化層不致遭致崩潰破壞。
當(dāng)選擇信號(hào)U/D為低電平時(shí)，DAC電路22便會(huì)將數(shù)字碼24(第3、5圖)或28(第4圖)轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)26輸出，DAC電路12便會(huì)輸出VSS2預(yù)定電壓。此時(shí)，模擬信號(hào)26低于VDD1電壓，故令NMOS晶體管32導(dǎo)通，模擬信26便經(jīng)由NMOS晶體管32耦合至輸出端30。因而輸出端30的電壓低于VSS2電壓，令PMOS晶體管31成關(guān)斷狀態(tài)。
據(jù)此，縱使輸出端30電位因NMOS晶體管32的導(dǎo)通而趨向VSS1電位時(shí)，DAC電路12會(huì)輸出VSS2預(yù)定電壓節(jié)點(diǎn)C，使節(jié)點(diǎn)C不會(huì)低于VSS2，確保PMOS晶體管31的柵-漏極、或柵-源極間壓降不超過6V，因而保護(hù)PMOS晶體管32的柵極氧化層不致遭致崩潰破壞。
再者，DAC電路12和22輸出預(yù)定電壓時(shí)，并不以VSS2和VDD1為限。DAC電路12所輸出的預(yù)定電壓可以是介于(VSS2+｜VTP｜)與VSS2間的范圍，VTP代表PMOS晶體管31的閾值電壓(threshold voltage)；而DAC電路22所輸出的預(yù)定電壓可以是介于(VDD1-VTN)與VDD1間的范圍，VTN代表NMOS晶體管32的閾值電壓。
另外，模擬信號(hào)16與VSS2間的電位差可以大于一晶體管的閾值電壓，模擬信號(hào)26與VDD1間的電位差亦可大于一晶體管的閾值電壓。
綜合上述，根據(jù)本發(fā)明的可增加輸出電壓范圍的電路，是于DAC電路處做切換控制，屬數(shù)字形式的控制方式，故無(wú)操作頻率劣化的問題，亦可以最小的制作尺寸進(jìn)行設(shè)計(jì)，而降低對(duì)晶片面積的整體需求。
雖然本發(fā)明已以較佳實(shí)施例作了如上披露，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，均可對(duì)其作更動(dòng)與修正，因此本發(fā)明的保護(hù)范圍當(dāng)以后附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1．一種驅(qū)動(dòng)電路，包括一第一電路裝置，它由一第一電壓源與一第二電壓源提供電力，該第一電路裝置接收一輸入信號(hào)，且根據(jù)一選擇信號(hào)輸出一第一預(yù)設(shè)電壓和一第一輸出信號(hào)之一；該第一輸出信號(hào)對(duì)應(yīng)于該輸入信號(hào)，且位于該第一電壓源與第二電壓源所界定的一個(gè)第一電壓范圍內(nèi)；一第二電路裝置，由一第三電壓源與一第四電壓源提供電力，該第二電路裝置接收該輸入信號(hào)，且根據(jù)該選擇信號(hào)輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一；該第二輸出信號(hào)對(duì)應(yīng)于該輸入信號(hào)，且位于該第三電壓源與第四電壓源所界定的一個(gè)第二電壓范圍內(nèi)；以及一輸出電路，它與該第一電路裝置和第二電路裝置耦合；當(dāng)該第一電路裝置輸出該第一預(yù)設(shè)電壓且該第二電路裝置輸出該第二輸出信號(hào)時(shí)，該輸出電路將該第二輸出信號(hào)自一輸出端輸出；當(dāng)該第一電路裝置輸出該第一輸出信號(hào)且該第二電路裝置輸出該第二預(yù)設(shè)電壓時(shí)，該輸出電路將該第一輸出信號(hào)自該輸出端輸出。
2．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)為第一邏輯狀態(tài)時(shí)，該第一路裝置輸出該第一預(yù)設(shè)電壓，該第二電路裝置輸出該第二輸出信號(hào)。
3．如權(quán)利要求2所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)為第二邏輯狀態(tài)時(shí)，該第一電路裝置輸出該第一輸出信號(hào)，該第二電路裝置輸出該第二預(yù)設(shè)電壓。
4．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，該第二電壓源與第三電壓源的電位約略相等。
5．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位差小于一場(chǎng)效應(yīng)晶體管的閾值電壓；該第一輸出信號(hào)與該第二電壓源間的電位差大于該閾值電壓。
6．如權(quán)利要求5所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位約略相等。
7．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間的電位差小于一場(chǎng)效晶體管的閾值電壓；該第二輸出信號(hào)與該第三電壓源間的電位差大于該閾值電壓。
8．如權(quán)利要求7所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間的電位約略相等。
9．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，該輸出電路包括一第一場(chǎng)效晶體管，其源/漏極中的一個(gè)接收該第一預(yù)設(shè)電壓和該第一輸出信號(hào)中的所述一個(gè)，其柵極連接該第二電壓源，其源/漏極中的另一個(gè)耦接該輸出端；以及一第二場(chǎng)效晶體管，以其源/漏極之一接收該第二預(yù)設(shè)電壓和該第二輸出信號(hào)中的所述一個(gè)、以柵極連接該第三電壓源、以源/漏極中之另一個(gè)耦接該輸出端。
10．如權(quán)利要求9所述的驅(qū)動(dòng)電路，其中，該第一場(chǎng)效晶體管是PMOS晶體管，該第二場(chǎng)效晶體管是NMOS晶體管。
11．如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中該輸入信號(hào)是數(shù)字輸出碼。
12．如權(quán)利要求11所述的驅(qū)動(dòng)電路，其中該第一電路裝置包括一位移器，對(duì)該數(shù)字輸入碼進(jìn)行電位調(diào)整。
13．如權(quán)利要求12所述的驅(qū)動(dòng)電路，其中該第一電路裝置包括一數(shù)字模擬轉(zhuǎn)換器，將該數(shù)字輸入碼轉(zhuǎn)換為該第一輸出信號(hào)。
14．如權(quán)利要求13所述的驅(qū)動(dòng)電路，其中該數(shù)字模擬轉(zhuǎn)換器是根據(jù)該選擇信號(hào)，輸出該第一預(yù)設(shè)電壓和該第一輸出信號(hào)中的所述一個(gè)。
15．如權(quán)利要求14所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)是經(jīng)由該位移器耦合至該數(shù)字模擬轉(zhuǎn)換器的。
16．如權(quán)利要求14所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)是直接耦合至該數(shù)字模擬轉(zhuǎn)換器的。
17．如權(quán)利要求14所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)經(jīng)由一解碼器耦合至該數(shù)字模擬轉(zhuǎn)換器。
18．如權(quán)利要求11所述的驅(qū)動(dòng)電路，其中，該第二電路裝置包括一位移器，對(duì)該數(shù)字輸入碼進(jìn)行電位調(diào)整。
19．如權(quán)利要求18所述的驅(qū)動(dòng)電路，其中，該第二電路裝置包括一數(shù)字模擬轉(zhuǎn)換器，將該數(shù)字輸入碼轉(zhuǎn)換為該第二輸出信號(hào)。
20，如權(quán)利要求19所述的驅(qū)動(dòng)電路，其中，該數(shù)字模擬轉(zhuǎn)換器是根據(jù)該選擇信號(hào)，輸出該第二預(yù)設(shè)電壓和該第二輸出信號(hào)中的所述一個(gè)。
21．如權(quán)利要求20所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)經(jīng)由該位移器耦合至該數(shù)字模擬轉(zhuǎn)換器。
22．如權(quán)利要求20所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)直接耦合至該數(shù)字模擬轉(zhuǎn)換器。
23．如權(quán)利要求20所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)經(jīng)由一解碼器耦合至該數(shù)字模擬轉(zhuǎn)換器。
24．一種驅(qū)動(dòng)電路，包括一第一數(shù)字模擬轉(zhuǎn)換器，由一第一電壓源與一第二電壓源提供電力，根據(jù)一選擇信號(hào)輸出一第一預(yù)設(shè)電壓和一第一輸出信號(hào)之一；其中，該第一輸出信號(hào)位于該第一電壓源與第二電壓源所界定的一個(gè)第一電壓范圍內(nèi)；一第二數(shù)字模擬轉(zhuǎn)換器，由一第三電壓源與一第四電壓源提供電力，根據(jù)該選擇信號(hào)輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一；其中，該第二輸出信號(hào)位于該第三電壓源與第四電壓源所界定的一個(gè)第二電壓范圍內(nèi)；以及一輸出電路，耦接所述第一數(shù)字模擬轉(zhuǎn)換器和第二數(shù)字模擬轉(zhuǎn)換器；當(dāng)該第一數(shù)字模擬轉(zhuǎn)換器輸出該第一預(yù)設(shè)電壓、該第二數(shù)字模擬轉(zhuǎn)換器輸出該第二輸出信號(hào)時(shí)，該輸出電路將該第二輸出信號(hào)自一輸出端輸出；當(dāng)該第一數(shù)字模擬轉(zhuǎn)換器輸出該第一輸出信號(hào)、該第二數(shù)字模擬轉(zhuǎn)換器輸出該第二預(yù)設(shè)電壓時(shí)，該輸出電路將該第一輸出信號(hào)自該輸出端輸出。
25．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)為第一邏輯狀態(tài)時(shí)，該第一數(shù)字模擬轉(zhuǎn)換器輸出該第一預(yù)設(shè)電壓，該第二數(shù)字模擬轉(zhuǎn)換器輸出該第二輸出信號(hào)。
26．如權(quán)利要求25所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)為第二邏輯狀態(tài)時(shí)，該第一數(shù)字模擬轉(zhuǎn)換器輸出該第一輸出信號(hào)，該第二數(shù)字模擬轉(zhuǎn)換器輸出該第二預(yù)設(shè)電壓。
27．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該第二電壓源與第三電壓源的電位約略相等。
28．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位差小于一場(chǎng)效晶體管的閾值電壓；該第一輸出信號(hào)與該第二電壓源間的電位差大于該閾值電壓。
29．如權(quán)利要求28所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位約略相等。
30．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間這電位差小于一場(chǎng)效晶體管的閾值電壓；該第二輸出信號(hào)與該第三電壓源間的電位差大于該閾值電壓。
31．如權(quán)利要求30所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間的電位約略相等。
32．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該輸出電路包括一第一場(chǎng)效晶體管，以一源/漏極接收該第一預(yù)設(shè)電壓和該第一輸出信號(hào)中的所述一個(gè)、以一柵極連接該第二電壓源、以另一源/漏極耦接該輸出端；以及一第二場(chǎng)效晶體管，以一源/漏極接收該第二預(yù)設(shè)電壓和該第二輸出信號(hào)中之該一者、以一柵極連接該第三電壓源、以另一源/漏極耦接該輸出端。
33．如權(quán)利要求32所述的驅(qū)動(dòng)電路，其中，該第一場(chǎng)效晶體管是一PMOS晶體管，該第二場(chǎng)效晶體管是一NMOS晶體管。
34．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該第一數(shù)字模擬轉(zhuǎn)換器將第一數(shù)字碼轉(zhuǎn)換為該第一輸出信號(hào)。
35．如權(quán)利要求34所述的驅(qū)動(dòng)電路，當(dāng)包括一位移器，對(duì)一數(shù)字輸入信號(hào)進(jìn)行電位調(diào)整后，產(chǎn)生該第一數(shù)字碼。
36．如權(quán)利要求35所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)是經(jīng)由該位移器耦合至該第一數(shù)字模擬轉(zhuǎn)換器。
37．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該第二數(shù)字模擬轉(zhuǎn)換器將第二數(shù)字碼轉(zhuǎn)換為該第二輸出信號(hào)。
38．如權(quán)利要求37所述的驅(qū)動(dòng)電路，進(jìn)一步包括一位移器，用于在對(duì)一數(shù)字輸入信號(hào)進(jìn)行電位調(diào)整后，產(chǎn)生該第二數(shù)字碼。
39．如權(quán)利要求38所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)經(jīng)由該位移器耦合至該第一數(shù)字模擬轉(zhuǎn)換器。
40．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)直接耦合至該第一和第二數(shù)字模擬轉(zhuǎn)換器。
41．如權(quán)利要求24所述的驅(qū)動(dòng)電路，其中，該選擇信號(hào)經(jīng)由一解碼器耦合至該第一和第二數(shù)字模擬轉(zhuǎn)換器。
42．一種驅(qū)動(dòng)方法，適用于具有一第一電路裝置、一第二電路裝置、以及一輸出裝置之一電路中；該驅(qū)動(dòng)方法包括根據(jù)一選擇信號(hào)，該第一電路裝置輸出一第一預(yù)設(shè)電壓和一第一輸出信號(hào)之一，該第一輸出信號(hào)是位于一第一電壓源與一第二電壓源所界定的一個(gè)第一電壓范圍內(nèi)；根據(jù)該選擇信號(hào)，該第二電路裝置輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一，該第二輸出信號(hào)是位于一第三電壓源與一第四電壓源所界定的一個(gè)第二電壓范圍內(nèi)；以及當(dāng)該第一電路裝置輸出該第一預(yù)設(shè)電壓、該第二電路裝置輸出該第二輸出信號(hào)時(shí)，該輸出裝置輸出該第二輸出信號(hào)；當(dāng)?shù)谝浑娐费b置輸出該第一輸出信號(hào)、該第二電路裝置輸出該第二預(yù)設(shè)電壓時(shí)，該輸出裝置輸出該第一輸出信號(hào)。
43．如權(quán)利要求42所述的驅(qū)動(dòng)電路，其中，當(dāng)該選擇信號(hào)為第一邏輯狀態(tài)時(shí)，使該第一電路裝置輸出該第一預(yù)設(shè)電壓，使該第二電路裝置輸出該第二輸出信號(hào)，而該輸出電路輸出該第二輸出信號(hào)。
44．如權(quán)利要求43所述的驅(qū)動(dòng)電路，其中，當(dāng)該選擇信號(hào)為第二邏輯狀態(tài)時(shí)，使該第一電路裝置輸出該第一輸出信號(hào)，使該第二電路裝置輸出該第二預(yù)設(shè)電壓，而該輸出電路輸出該第一輸出信號(hào)。
45．如權(quán)利要求42所述的驅(qū)動(dòng)電路，其中，該第二電壓源與第三電壓源的電位約略相等。
46．如權(quán)利要求42所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位差小于一場(chǎng)效晶體管的閾值電壓；該第一輸出信號(hào)與該第二電壓源間的電位差大于該閾值電壓。
47．如權(quán)利要求46所述的驅(qū)動(dòng)電路，其中，該第一預(yù)設(shè)電壓與該第二電壓源間的電位約相等。
48．如權(quán)利要求42所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間的電位差小于一場(chǎng)效晶體管的閾值電壓；該第二輸出信號(hào)與該第三電壓源間的電位差大于該閾值電壓。
49．如權(quán)利要求48所述的驅(qū)動(dòng)電路，其中，該第二預(yù)設(shè)電壓與該第三電壓源間的電位約略相等。
50．如權(quán)利要求42所述的驅(qū)動(dòng)電路，進(jìn)一步包括以該第一電路裝置和第二電路裝置分別接收一輸入信號(hào)；其中，該第一輸出信號(hào)和第二輸出信號(hào)對(duì)應(yīng)于該輸入信號(hào)。
全文摘要
一種可增加輸出電壓范圍的電路,包括第一電路裝置、第二電路裝置、以及一輸出電路。第一電路裝置由第一電壓源與第二電壓源提供電力,并接收一輸入信號(hào),且根據(jù)一選擇信號(hào)輸出第一預(yù)設(shè)電壓和第一輸出信號(hào)之一。第一輸出信號(hào)對(duì)應(yīng)輸入信號(hào),且位于第一電壓源與第二電壓源所界定的一個(gè)第一電壓范圍內(nèi),第二電路裝置由一第三電壓源與一第四電壓源提供電力,并接收輸入信號(hào),且根據(jù)選擇信號(hào)輸出一第二預(yù)設(shè)電壓和一第二輸出信號(hào)之一。
文檔編號(hào)G02F1/133GK1314605SQ00103128
公開日2001年9月26日 申請(qǐng)日期2000年3月17日 優(yōu)先權(quán)日2000年3月17日
發(fā)明者黃云朋, 林錫聰 申請(qǐng)人:華邦電子股份有限公司