一個(gè)或更多個(gè)實(shí)施例涉及一種顯示設(shè)備，更具體地，涉及一種輸出柵極信號的柵極驅(qū)動(dòng)電路和包括該柵極驅(qū)動(dòng)電路的顯示設(shè)備。

背景技術(shù)：

1、顯示設(shè)備包括包含多個(gè)像素的像素部分、柵極驅(qū)動(dòng)電路、數(shù)據(jù)驅(qū)動(dòng)電路、控制器等。柵極驅(qū)動(dòng)電路包括連接到柵極線的級，并且所述級響應(yīng)于來自控制器的信號向連接到級的柵極線供應(yīng)柵極信號。

技術(shù)實(shí)現(xiàn)思路

1、一個(gè)或更多個(gè)實(shí)施例包括用于穩(wěn)定地輸出柵極信號的柵極驅(qū)動(dòng)電路和包括該柵極驅(qū)動(dòng)電路的顯示設(shè)備。由實(shí)施例實(shí)現(xiàn)的技術(shù)特征不限于上述技術(shù)特征，并且本領(lǐng)域普通技術(shù)人員將通過公開的描述清楚地理解未提及的其他技術(shù)特征。

2、另外的方面將部分地在以下描述中闡述，并且部分地將通過描述明顯，或者可以通過實(shí)踐公開的所呈現(xiàn)的實(shí)施例來獲知。

3、根據(jù)一個(gè)或更多個(gè)實(shí)施例，柵極驅(qū)動(dòng)電路包括多個(gè)級，其中，多個(gè)級中的每個(gè)級包括第一控制器、第二控制器、第一輸出部分和第二輸出部分。第一控制器連接到第一電壓輸入端子和第二電壓輸入端子，并且被配置為在一幀的顯示時(shí)段期間控制第一控制節(jié)點(diǎn)的電壓和第二控制節(jié)點(diǎn)的電壓。第二控制器，連接到第一電壓輸入端子和第一控制節(jié)點(diǎn)，并且被配置為在一幀的感測時(shí)段期間控制第一控制節(jié)點(diǎn)的電壓。第一輸出部分連接到第一時(shí)鐘端子和第三電壓輸入端子，并且被配置為輸出柵極信號。第二輸出部分連接到第二時(shí)鐘端子和第二電壓輸入端子，并且被配置為輸出進(jìn)位信號。第一控制器包括第一晶體管、第二晶體管和第三晶體管。第一晶體管被配置為通過輸入到第三時(shí)鐘端子的第三時(shí)鐘信號導(dǎo)通，并且利用前一進(jìn)位信號的電壓控制第一控制節(jié)點(diǎn)的電壓，前一進(jìn)位信號是從前一級輸入的進(jìn)位信號。第二晶體管被配置為在第一控制節(jié)點(diǎn)處于第一電平電壓時(shí)導(dǎo)通，并且利用輸入到第二電壓輸入端子的第二電壓來控制第二控制節(jié)點(diǎn)的電壓。第三晶體管被配置為通過作為從下一級輸入的進(jìn)位信號的下一進(jìn)位信號導(dǎo)通，并且利用輸入到第一電壓輸入端子的第一電壓來控制第二控制節(jié)點(diǎn)的電壓。

4、第二電壓可以比輸入到第三電壓輸入端子的第三電壓低，并且第一電壓可以比第二電壓和第三電壓高。

5、可以在顯示時(shí)段期間交替地輸入第一時(shí)鐘信號和第二時(shí)鐘信號中的每個(gè)的第一電平電壓和比第一電平電壓低的第二電平電壓，其中，可以在感測時(shí)段期間輸入第一時(shí)鐘信號的第一電平電壓和第二時(shí)鐘信號的第一電平電壓。

6、第三時(shí)鐘信號可以是第二時(shí)鐘信號的反相信號，其中第二時(shí)鐘信號處于第一電平電壓的時(shí)段可以與其中第一時(shí)鐘信號處于第一電平電壓的時(shí)段重疊，并且其中第一時(shí)鐘信號處于第一電平電壓的時(shí)段可以比其中第二時(shí)鐘信號處于第一電平電壓的時(shí)段短。

7、第一晶體管和第二晶體管中的每個(gè)可以包括串聯(lián)連接的第一子晶體管和第二子晶體管。

8、第一控制器還可以包括第四晶體管，第四晶體管連接到第一電壓輸入端子和第一晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到第一控制節(jié)點(diǎn)的柵極。

9、第一控制器還可以包括第五晶體管，第五晶體管連接到第一電壓輸入端子和第二晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到第二控制節(jié)點(diǎn)的柵極。

10、第一控制器還可以包括第六晶體管，第六晶體管連接到第一電壓輸入端子和第二控制節(jié)點(diǎn)，并且具有接收復(fù)位信號的柵極。

11、第二控制器可以包括第一電容器、第七晶體管、第八晶體管和第九晶體管。第一電容器連接到第一電壓輸入端子和感測節(jié)點(diǎn)。第七晶體管連接到感測節(jié)點(diǎn)和第二輸出部分，并且包括串聯(lián)連接的第一子晶體管和第二子晶體管。第八晶體管連接到第一電壓輸入端子和第七晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到感測節(jié)點(diǎn)的柵極。第九晶體管連接到第七晶體管的中間節(jié)點(diǎn)和第一控制節(jié)點(diǎn)。

12、第七晶體管可以被配置為在顯示時(shí)段期間通過與從第二輸出部分輸出的進(jìn)位信號同步的第一控制信號導(dǎo)通，并且將感測節(jié)點(diǎn)的電壓設(shè)定為進(jìn)位信號的電壓。

13、第一電容器可以存儲(chǔ)連接到第一電壓輸入端子的端子與連接到感測節(jié)點(diǎn)的端子之間的電壓差。

14、第九晶體管可以被配置為通過在感測時(shí)段期間輸入的第二控制信號導(dǎo)通，并且將第一控制節(jié)點(diǎn)的電壓設(shè)定為通過導(dǎo)通的第八晶體管傳輸?shù)牡谝浑妷骸?/p>

15、第二輸出部分可以包括第二電容器，第二電容器連接在第一控制節(jié)點(diǎn)與第二輸出部分的輸出端子之間。

16、第一輸出部分可以包括多個(gè)子輸出部分，其中，多個(gè)第一時(shí)鐘信號中的一個(gè)可以輸入到多個(gè)子輸出部分中的每個(gè)子輸出部分的第一時(shí)鐘端子，并且多個(gè)第一時(shí)鐘信號可以是具有相同波形且相位以特定間隔移位的信號。

17、第二輸出部分可以包括第一子輸出部分和第二子輸出部分，其中，第一子輸出部分可以向下一級輸出與輸入到第一子輸出部分的第二時(shí)鐘端子的第2-1時(shí)鐘信號同步的第一進(jìn)位信號，并且第二子輸出部分可以向前一級輸出與輸入到第二子輸出部分的第二時(shí)鐘端子的第2-2時(shí)鐘信號同步的第二進(jìn)位信號。

18、其中第2-1時(shí)鐘信號處于第一電平電壓的時(shí)段可以與其中輸入到第一輸出部分的多個(gè)子輸出部分的多個(gè)第一時(shí)鐘信號處于第一電平電壓的時(shí)段重疊，其中第2-1時(shí)鐘信號處于第一電平電壓的時(shí)段可以與其中第2-2時(shí)鐘信號處于第一電平電壓的時(shí)段重疊，并且其中第2-2時(shí)鐘信號處于第一電平電壓的時(shí)段可以比其中第2-1時(shí)鐘信號處于第一電平電壓的時(shí)段短。

19、第一控制器還可以包括第十晶體管，第十晶體管連接在第一晶體管與第一控制節(jié)點(diǎn)之間，并且具有連接到第一電壓輸入端子的柵極。

20、第二控制器可以包括：第十一晶體管，連接到第一控制節(jié)點(diǎn)和第二電壓輸入端子，并且具有連接到感測節(jié)點(diǎn)的柵極；以及第十二晶體管，連接在第一控制節(jié)點(diǎn)與第十一晶體管之間。

21、第十二晶體管可以被配置為通過在感測時(shí)段之后輸入的第三控制信號導(dǎo)通，并且將第一控制節(jié)點(diǎn)的電壓設(shè)定為通過導(dǎo)通的第十一晶體管傳輸?shù)牡诙妷骸?/p>

22、根據(jù)一個(gè)或更多個(gè)實(shí)施例，柵極驅(qū)動(dòng)電路包括多個(gè)級，其中，多個(gè)級中的每個(gè)級包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第一上拉晶體管、第一下拉晶體管、第二上拉晶體管、第二下拉晶體管、第一電容器、第六晶體管、第七晶體管和第八晶體管。第一晶體管連接在接收起始信號的第一輸入端子與第一控制節(jié)點(diǎn)之間，并且具有連接到第一時(shí)鐘端子的柵極。第二晶體管連接到第一電壓輸入端子和第一晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到第一控制節(jié)點(diǎn)的柵極。第三晶體管連接在第二控制節(jié)點(diǎn)與第二電壓輸入端子之間，并且具有連接到第一控制節(jié)點(diǎn)的柵極。第四晶體管連接到第一電壓輸入端子和第三晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到第二控制節(jié)點(diǎn)的柵極。第五晶體管連接在第一電壓輸入端子與第二控制節(jié)點(diǎn)之間，并且具有連接到第二輸入端子的柵極，下一級的進(jìn)位信號輸入到第二輸入端子。第一上拉晶體管連接在第二時(shí)鐘端子與第一輸出端子之間，并且具有連接到第一控制節(jié)點(diǎn)的柵極。第一下拉晶體管連接在第一輸出端子與第三電壓輸入端子之間，并且具有連接到第二控制節(jié)點(diǎn)的柵極。第二上拉晶體管連接在第三時(shí)鐘端子與第二輸出端子之間，并且具有連接到第一控制節(jié)點(diǎn)的柵極。第二下拉晶體管連接在第二輸出端子與第二電壓輸入端子之間，并且具有連接到第二控制節(jié)點(diǎn)的柵極。第一電容器連接在第一電壓輸入端子與感測節(jié)點(diǎn)之間。第六晶體管連接在感測節(jié)點(diǎn)與第二輸出端子之間，并且具有連接到第一控制信號端子的柵極。第七晶體管連接到第一電壓輸入端子和第六晶體管的第一子晶體管與第二子晶體管之間的中間節(jié)點(diǎn)，并且具有連接到感測節(jié)點(diǎn)的柵極。第八晶體管連接在第六晶體管的中間節(jié)點(diǎn)與第一控制節(jié)點(diǎn)之間，并且具有連接到第二控制信號端子的柵極。