本發(fā)明涉及數(shù)模轉(zhuǎn)換
技術(shù)領(lǐng)域：
，尤其涉及一種數(shù)模轉(zhuǎn)換電路、方法和顯示裝置。
背景技術(shù)：
：近年來(lái)amoled(active-matrixorganiclightemittingdiode，有源矩陣有機(jī)發(fā)光二極管)越來(lái)越多應(yīng)用于電視、平板等設(shè)備，原因在于和其它顯示技術(shù)相比，它具有超輕薄，寬視覺(jué)，低功耗，響應(yīng)快，色彩逼真等特點(diǎn)。同時(shí)隨著高清電視技術(shù)的發(fā)展，對(duì)視屏處理器中的dac(digitaltoanalogconverter，數(shù)模轉(zhuǎn)換器)性能要求也越來(lái)越高，通常要求10bit(比特)以上。而對(duì)于一般大尺寸amoledsourcedriver(源極驅(qū)動(dòng)器)，每一個(gè)列驅(qū)動(dòng)電路存在數(shù)百甚至上千個(gè)dac，因此dac的面積對(duì)整個(gè)驅(qū)動(dòng)芯片的面積有很大的影響，dac所占整個(gè)芯片面積通常高達(dá)在60％-70％,因此在保證精度基礎(chǔ)上，優(yōu)化dac結(jié)構(gòu)，減少開(kāi)關(guān)面積，是目前的一大挑戰(zhàn)。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的主要目的在于提供一種數(shù)模轉(zhuǎn)換電路、方法和顯示裝置，解決現(xiàn)有技術(shù)中對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換的數(shù)模轉(zhuǎn)換電路需要采用的開(kāi)關(guān)管的數(shù)目和電阻的數(shù)目多，從而不能減小芯片的面積，不能在保證精度的基礎(chǔ)上，優(yōu)化數(shù)模轉(zhuǎn)換電路的結(jié)構(gòu)，節(jié)省芯片空間和成本的問(wèn)題。為了達(dá)到上述目的，本發(fā)明提供了一種數(shù)模轉(zhuǎn)換電路，用于對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，m和n都為大于1的整數(shù)；所述數(shù)模轉(zhuǎn)換電路包括第一數(shù)模轉(zhuǎn)換單元和第二數(shù)模轉(zhuǎn)換單元；所述第一數(shù)模轉(zhuǎn)換單元包括參考電壓輸出模塊、輸入電壓控制模塊、第一電壓選擇模塊和電壓存儲(chǔ)模塊；所述第一電壓選擇模塊包括2m個(gè)輸入電壓端；所述參考電壓輸出模塊用于分別通過(guò)2m+1個(gè)參考電壓輸出端輸出2m+1個(gè)電壓值依次增大的參考電壓；所述輸入電壓控制模塊分別與輸入電壓控制端、所述2m+1個(gè)參考電壓輸出端和所述2m個(gè)輸入電壓端連接，用于在所述輸入電壓控制端的控制下，在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；所述第一電壓選擇模塊包括選擇電壓輸出端；所述第一電壓選擇模塊用于選擇并通過(guò)所述選擇電壓輸出端輸出由第m個(gè)輸入電壓端接入的參考電壓至所述電壓存儲(chǔ)模塊；m等于所述m+n位二進(jìn)制數(shù)字信號(hào)中的高m位數(shù)字對(duì)應(yīng)的十進(jìn)制數(shù)；所述電壓存儲(chǔ)模塊與電壓存儲(chǔ)控制端連接，用于在所述電壓存儲(chǔ)控制端的控制下存儲(chǔ)并輸出所述第一電壓選擇模塊在所述第一時(shí)間段輸出的第一電壓以及所述第一電壓選擇模塊在所述第二時(shí)間段輸出的第二電壓；所述第一電壓小于所述第二電壓；所述電壓存儲(chǔ)模塊包括用于輸出所述第一電壓的第一電壓輸出端和用于輸出第二電壓的第二電壓輸出端；所述第二數(shù)模轉(zhuǎn)換單元用于根據(jù)所述第一電壓和所述第二電壓，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。實(shí)施時(shí)，所述第二數(shù)模轉(zhuǎn)換單元包括n個(gè)第二電壓選擇模塊和加權(quán)求和模塊；第n個(gè)第二電壓選擇模塊用于根據(jù)所述m+n位二進(jìn)制數(shù)字信號(hào)的低n位數(shù)字中的由高至低第n位數(shù)字，選擇并輸出所述第一電壓或所述第二電壓；n小于或等于n；n為正整數(shù)；所述加權(quán)求和模塊用于根據(jù)所述第一電壓以及每一所述第二電壓選擇模塊輸出的電壓，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。實(shí)施時(shí)，第n個(gè)第二電壓選擇模塊包括第n傳輸門(mén)；所述第n傳輸門(mén)的第一輸入端與所述電壓存儲(chǔ)模塊的第一電壓輸出端連接，所述第n傳輸門(mén)的第二輸入端與所述電壓存儲(chǔ)模塊的第二電壓輸出端連接，所述第n傳輸門(mén)的控制端接入所述m+n位二進(jìn)制數(shù)字信號(hào)的低n位數(shù)字中的由高至低第n位數(shù)字；所述第n傳輸門(mén)的輸出端與所述加權(quán)求和模塊連接。實(shí)施時(shí)，所述加權(quán)求和模塊包括運(yùn)算放大器；所述運(yùn)算放大器包括n+1個(gè)同相輸入端、反相輸入端和運(yùn)算放大輸出端；所述反相輸入端與所述運(yùn)算放大輸出端連接；所述運(yùn)算放大器的包括的第n同相輸入端與第n傳輸門(mén)的輸出端連接；所述運(yùn)算放大器包括的第n+1同相輸入端與所述電壓存儲(chǔ)模塊的第一電壓輸出端連接。實(shí)施時(shí)，所述參考電壓輸出模塊包括電阻串；所述電阻串的第一端與第一電源電壓輸入端連接，所述電阻串的第二端與第二電源電壓輸入端連接；所述第一電源電壓輸入的第一電源電壓小于所述第二電源電壓輸入的第二電源電壓；所述電阻串包括相互串聯(lián)的2m個(gè)分壓電阻；所述第一電源電壓輸入端與所述參考電壓輸出模塊包括的第一參考電壓輸出端連接，所述第二電源電壓輸入端與所述參考電壓輸出模塊包括的第2m+1個(gè)參考電壓輸出端連接；第a個(gè)分壓電阻與第a+1個(gè)分壓電阻之間的連接線與所述參考電壓輸出模塊包括的第a+1個(gè)參考電壓輸出端連接；a+1小于或等于2m；a為正整數(shù)。實(shí)施時(shí)，所述輸入電壓控制端包括第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端；所述輸入電壓控制模塊包括2m個(gè)輸入控制子模塊；第b輸入控制子模塊包括第一輸入控制開(kāi)關(guān)和第二輸入控制開(kāi)關(guān)；所述第一輸入控制開(kāi)關(guān)的控制端與所述第一時(shí)鐘信號(hào)輸入端連接；所述第二輸入控制開(kāi)關(guān)的控制端與所述第二時(shí)鐘信號(hào)輸入端連接；所述第一輸入控制開(kāi)關(guān)的第一端與所述參考電壓輸出模塊包括的第b個(gè)參考電壓輸出端連接，所述第二輸入控制開(kāi)關(guān)的第一端與所述參考電壓輸出模塊包括的第b+1個(gè)參考電壓輸出端連接；所述第一輸入控制開(kāi)關(guān)的第二端與所述第二輸入控制開(kāi)關(guān)的第二端都與第b個(gè)輸入電壓端連接；b為小于或等于2m的正整數(shù)。實(shí)施時(shí)，所述電壓存儲(chǔ)模塊包括第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端；所述電壓存儲(chǔ)模塊包括第一存儲(chǔ)控制開(kāi)關(guān)、第二存儲(chǔ)控制開(kāi)關(guān)、第一電容子模塊和第二電容子模塊；所述第一存儲(chǔ)控制開(kāi)關(guān)的第一端和所述第二存儲(chǔ)控制開(kāi)關(guān)的第一端都與所述選擇電壓輸出端連接；所述第一存儲(chǔ)控制開(kāi)關(guān)的控制端與所述第一時(shí)鐘信號(hào)輸入端連接；所述第二存儲(chǔ)控制開(kāi)關(guān)的控制端與所述第二時(shí)鐘信號(hào)輸入端連接；所述第一存儲(chǔ)控制開(kāi)關(guān)的第二端與所述第一電壓輸出端連接；所述第二存儲(chǔ)控制開(kāi)關(guān)的第二端與所述第二電壓輸出端連接；所述第一電容子模塊的第一端與所述第一電壓輸出端連接，所述第二電容子模塊的第一端與所述第二電壓輸出端連接；所述第一電容子模塊的第二端和所述第二電容子模塊的第二端都接地。本發(fā)明還提供了一種數(shù)模轉(zhuǎn)換方法，應(yīng)用于上述的數(shù)模轉(zhuǎn)換電路，所述數(shù)模轉(zhuǎn)換方法包括：參考電壓輸出模塊分別通過(guò)2m+1個(gè)參考電壓輸出端輸出2m+1個(gè)電壓值依次增大的參考電壓；在輸入電壓控制端的控制下，輸入電壓控制模塊在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；所述第一電壓選擇模塊選擇并通過(guò)所述選擇電壓輸出端輸出由第m個(gè)輸入電壓端接入的參考電壓至所述電壓存儲(chǔ)模塊；m等于與m+n位二進(jìn)制數(shù)字信號(hào)的高m位數(shù)字對(duì)應(yīng)的十進(jìn)制數(shù)；m和n都為正整數(shù)；電壓存儲(chǔ)模塊存儲(chǔ)并輸出所述第一電壓選擇模塊在所述第一時(shí)間段輸出的第一電壓以及所述第一電壓選擇模塊在所述第二時(shí)間段輸出的第二電壓；所述第一電壓小于所述第二電壓；第二數(shù)模轉(zhuǎn)換單元根據(jù)所述第一電壓和所述第二電壓，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。實(shí)施時(shí)，當(dāng)所述輸入電壓控制端包括第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端時(shí)，所述在輸入電壓控制端的控制下，輸入電壓控制模塊在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端步驟包括：在所述第一時(shí)間段，在所述第一時(shí)鐘信號(hào)輸入端的控制下，輸入電壓控制模塊控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；在所述第二時(shí)間段，在所述第二時(shí)鐘信號(hào)輸入端的控制下輸入電壓控制模塊控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；由所述第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)和由所述第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)同頻反相。本發(fā)明還提供了一種顯示裝置，包括上述的數(shù)模轉(zhuǎn)換電路。與現(xiàn)有技術(shù)相比，本發(fā)明所述的數(shù)模轉(zhuǎn)換電路、方法和顯示裝置，需采用的電阻數(shù)目和開(kāi)關(guān)管的數(shù)目遠(yuǎn)遠(yuǎn)小于傳統(tǒng)的數(shù)模轉(zhuǎn)換電路采用的電阻的數(shù)目和開(kāi)關(guān)管的數(shù)目，可以在保證精度的基礎(chǔ)上，優(yōu)化數(shù)模轉(zhuǎn)換電路的結(jié)構(gòu)，節(jié)省芯片空間和成本。附圖說(shuō)明圖1是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路的結(jié)構(gòu)圖；圖2是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的第二數(shù)模轉(zhuǎn)換單元的一具體實(shí)施例的結(jié)構(gòu)圖；圖3是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的第二數(shù)模轉(zhuǎn)換單元的另一具體實(shí)施例的結(jié)構(gòu)圖；圖4是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的參考電壓輸出模塊的一具體實(shí)施例的電路圖；圖5是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的輸入控制模塊中的第b輸入控制子模塊的一具體實(shí)施例的電路圖；圖6是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的輸入控制模塊中的第一電壓選擇模塊的一具體實(shí)施例的電路圖；圖7是本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的輸入控制模塊中的電壓存儲(chǔ)模塊的一具體實(shí)施例的電路圖。具體實(shí)施方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極。在實(shí)際操作時(shí)，所述第一極可以為漏極，所述第二極可以為源極；或者，所述第一極可以為源極，所述第二極可以為漏極。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路，用于對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，m和n都為大于1的整數(shù)；如圖1所示，所述數(shù)模轉(zhuǎn)換電路包括第一數(shù)模轉(zhuǎn)換單元11和第二數(shù)模轉(zhuǎn)換單元12；所述第一數(shù)模轉(zhuǎn)換單元11包括參考電壓輸出模塊111、輸入電壓控制模塊112、第一電壓選擇模塊113和電壓存儲(chǔ)模塊114；所述第一電壓選擇模塊113包括2m個(gè)輸入電壓端；所述參考電壓輸出模塊111用于分別通過(guò)2m+1個(gè)參考電壓輸出端輸出2m+1個(gè)電壓值依次增大的參考電壓；所述輸入電壓控制模塊112分別與輸入電壓控制端ctrl1、所述參考電壓輸出模塊111包括的2m+1個(gè)參考電壓輸出端和第一電壓選擇模塊113包括的2m個(gè)輸入電壓端連接，用于在所述輸入電壓控制端ctrl1的控制下，在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端v0至第2m個(gè)參考電壓輸出端v2m-1分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端v1至第2m+1個(gè)參考電壓輸出端v2m分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；所述第一電壓選擇模塊113包括選擇電壓輸出端vout；所述第一電壓選擇模塊113用于選擇并通過(guò)所述選擇電壓輸出端vout輸出由第m個(gè)輸入電壓端接入的參考電壓至所述電壓存儲(chǔ)模塊114；m等于所述m+n位二進(jìn)制數(shù)字信號(hào)中的高m位數(shù)字對(duì)應(yīng)的十進(jìn)制數(shù)；所述電壓存儲(chǔ)模塊114與電壓存儲(chǔ)控制端ctrl2連接，用于在所述電壓存儲(chǔ)控制端ctrl2的控制下存儲(chǔ)并輸出所述第一電壓選擇模塊113在所述第一時(shí)間段輸出的第一電壓vl以及所述第一電壓選擇模塊113在所述第二時(shí)間段輸出的第二電壓vh；所述一電壓vl小于所述第二電壓vh；所述電壓存儲(chǔ)模塊114包括用于輸出所述第一電壓vl的第一電壓輸出端和用于輸出第二電壓vh的第二電壓輸出端；所述第二數(shù)模轉(zhuǎn)換單元12用于根據(jù)所述第一電壓vl和所述第二電壓vh，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。在實(shí)際操作時(shí)，ctrl1和ctrl2可以相同，ctrl1和ctrl2也可以不同，根據(jù)實(shí)際情況而定。在圖1所示的實(shí)施例中，標(biāo)號(hào)為v2的為第三參考電壓輸出端，標(biāo)號(hào)為v2m-1的為第第2m個(gè)輸入電壓端，標(biāo)號(hào)為v2m的為第第2m+1個(gè)輸入電壓端。本發(fā)明實(shí)施例所述的將對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換的數(shù)模轉(zhuǎn)換電路包括第一數(shù)模轉(zhuǎn)換單元和第二數(shù)模轉(zhuǎn)換單元，所述第一數(shù)模轉(zhuǎn)換單元包括參考電壓輸出模塊、輸入電壓控制模塊、第一電壓選擇模塊和電壓存儲(chǔ)模塊，其中參考電壓輸出模塊包括由2m個(gè)相互串聯(lián)的電阻組成的電阻串，所述輸入電壓控制模塊包括2×2m個(gè)(當(dāng)m＝7時(shí)，即256個(gè))開(kāi)關(guān)管，所述第一電壓選擇模塊包括2×(2m-1)個(gè)開(kāi)關(guān)管(當(dāng)m等于7時(shí)，所述第一電壓選擇模塊包括254個(gè)開(kāi)關(guān)管)；所述電壓存儲(chǔ)模塊包括2個(gè)開(kāi)關(guān)管，所述第二數(shù)模轉(zhuǎn)換單元包括運(yùn)算放大器，也即本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路需采用的電阻數(shù)目和開(kāi)關(guān)管的數(shù)目遠(yuǎn)遠(yuǎn)小于傳統(tǒng)的數(shù)模轉(zhuǎn)換電路采用的電阻的數(shù)目和開(kāi)關(guān)管的數(shù)目，可以在保證精度的基礎(chǔ)上，優(yōu)化dac(數(shù)模轉(zhuǎn)換電路)結(jié)構(gòu)，節(jié)省芯片空間和成本。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路用于對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路采用第一數(shù)模轉(zhuǎn)換單元11來(lái)進(jìn)行高m位二進(jìn)制數(shù)字信號(hào)的數(shù)模轉(zhuǎn)換，采用第二數(shù)模轉(zhuǎn)換單元12根據(jù)所述第一數(shù)模轉(zhuǎn)換單元11輸出的第一電壓vl和第二電壓vh，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)，其中，所述第一數(shù)模轉(zhuǎn)換單元11采用的電阻的數(shù)目遠(yuǎn)遠(yuǎn)少于現(xiàn)有的用于對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換的數(shù)模轉(zhuǎn)換電路采用的電阻的數(shù)目，所述第一數(shù)模轉(zhuǎn)換單元11采用的開(kāi)關(guān)管的數(shù)目也遠(yuǎn)遠(yuǎn)少于現(xiàn)有的用于對(duì)m+n位二進(jìn)制數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換的數(shù)模轉(zhuǎn)換電路采用的開(kāi)關(guān)管的數(shù)目，而所述第二數(shù)模轉(zhuǎn)換單元12是采用運(yùn)算放大器來(lái)進(jìn)行數(shù)模轉(zhuǎn)換的，因此本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路能夠大大節(jié)約開(kāi)關(guān)管的數(shù)目和電阻的數(shù)目，減小芯片面積，并且相對(duì)結(jié)構(gòu)簡(jiǎn)單，便于工業(yè)生產(chǎn)。在實(shí)際操作時(shí)，例如，m可以等于7，n可以等于3。以上m和n的取值僅用于舉例說(shuō)明，并非對(duì)m和n的取值進(jìn)行限定。具體的，所述第二數(shù)模轉(zhuǎn)換單元可以包括n個(gè)第二電壓選擇模塊和加權(quán)求和模塊；第n個(gè)第二電壓選擇模塊用于根據(jù)所述m+n位二進(jìn)制數(shù)字信號(hào)的低n位數(shù)字中的由高至低第n位數(shù)字，選擇并輸出所述第一電壓或所述第二電壓；n小于或等于n；n為正整數(shù)；所述加權(quán)求和模塊用于根據(jù)所述第一電壓以及每一所述第二電壓選擇模塊輸出的電壓，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。具體的，第n個(gè)第二電壓選擇模塊可以包括第n傳輸門(mén)；所述第n傳輸門(mén)的第一輸入端與所述電壓存儲(chǔ)模塊的第一電壓輸出端連接，所述第n傳輸門(mén)的第二輸入端與所述電壓存儲(chǔ)模塊的第二電壓輸出端連接，所述第n傳輸門(mén)的控制端接入所述m+n位二進(jìn)制數(shù)字信號(hào)的低n位數(shù)字中的由高至低第n位數(shù)字；所述第n傳輸門(mén)的輸出端與所述加權(quán)求和模塊連接。具體的，所述加權(quán)求和模塊可以包括運(yùn)算放大器；所述運(yùn)算放大器包括n+1個(gè)同相輸入端、反相輸入端和運(yùn)算放大輸出端；所述反相輸入端與所述運(yùn)算放大輸出端連接；所述運(yùn)算放大器的包括的第n同相輸入端與第n傳輸門(mén)的輸出端連接；所述運(yùn)算放大器包括的第n+1同相輸入端與所述電壓存儲(chǔ)模塊的第一電壓輸出端連接。下面以m等于7，n等于3為例來(lái)說(shuō)明所述第二數(shù)模轉(zhuǎn)換單元的具體結(jié)構(gòu)，此時(shí)，本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路用于對(duì)10位二進(jìn)制數(shù)據(jù)信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。如圖2所示，本發(fā)明所述的數(shù)模轉(zhuǎn)換電路包括的第二數(shù)模轉(zhuǎn)換單元的一具體實(shí)施例包括：分別標(biāo)號(hào)為s1、s2、s3的三個(gè)第二電壓選擇模塊，以及加權(quán)求和模塊120；第一個(gè)第二電壓選擇模塊s1用于根據(jù)處于低位的3位數(shù)字中的最高位數(shù)字d2，選擇第一電壓vl或第二電壓vh；也即，s1的控制端可以接入d2；第二個(gè)第二電壓選擇模塊s2用于根據(jù)處于低位的3位數(shù)字中的由低至高的第二位數(shù)字d1，選擇第一電壓vl或第二電壓vh；也即，s2的控制端可以接入d1；第三個(gè)第二電壓選擇模塊s3用于根據(jù)處于低位的3位數(shù)字中的最低一位數(shù)字d0，選擇第一電壓vl或第二電壓vh；也即，s3的控制端可以接入d0；所述加權(quán)求和模塊120的第一輸入端與所述第一個(gè)第二電壓選擇模塊s1的輸出端連接；所述加權(quán)求和模塊120的第二輸入端與所述第二個(gè)第二電壓選擇模塊s2的輸出端連接；所述加權(quán)求和模塊120的第三輸入端與所述第三個(gè)第二電壓選擇模塊s3的輸出端連接；所述加權(quán)求和模塊120的第四輸入端與用于輸出所述第一電壓vl的第一電壓輸出端連接；所述加權(quán)求和模塊120用于對(duì)第一個(gè)第二電壓選擇模塊s1輸出的電壓vs1、第二個(gè)第二電壓選擇模塊s2輸出的電壓vs2、第三個(gè)第二電壓選擇模塊s3輸出的電壓vs3和第一電壓vl進(jìn)行加權(quán)求和，以生成與所述10位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)；具體的，所述加權(quán)求和模塊120生成的模擬電壓信號(hào)的電壓值等于在具體實(shí)施時(shí)，所述第一個(gè)第二電壓選擇模塊s1、所述第二個(gè)第二電壓選擇模塊s2和所述第三個(gè)第二電壓選擇模塊s3均可以包括cmos傳輸門(mén)開(kāi)關(guān)。向各cmos傳輸門(mén)開(kāi)關(guān)的兩輸入端分別提供第一電壓vl、第二電壓vh，向s1的控制端提供d2作為s1的控制信號(hào)，向s2的控制端提供d1作為s2的控制信號(hào)，向s3的控制端提供d0作用s3的控制信號(hào)，并各傳輸門(mén)的輸出端相應(yīng)的連接至加權(quán)求和模塊120的第一輸入端、第二輸入端、第三輸入端；例如，當(dāng)s1的控制信號(hào)d2為0時(shí)，s1輸出第一電壓vl至所述加權(quán)求和模塊120的第一輸入端，當(dāng)d2為1時(shí)，s1輸出第二電壓vh至所述加權(quán)求和模塊120的第一輸入端。根據(jù)一種具體實(shí)施方式，如圖3所示，所述加權(quán)求和模塊可以包括運(yùn)算放大器db；所述運(yùn)算放大器db包括：第一同相輸入端vin1、第二同相輸入端vin2、第三同相輸入端vin3、第四同相輸入端vin4、反相輸入端vf和運(yùn)算放大輸出端vo；所述第一同相輸入端vin1用于接收第一個(gè)第二電壓選擇模塊s1輸出的電壓vi1；所述第二同相輸入端vin2用于接收第二個(gè)第二電壓選擇模塊s2輸出的電壓vi2；所述第三同相輸入端vin3用于接收第三個(gè)第二電壓選擇模塊s3輸出的電壓vi3；所述第四同相輸入端vin4用于接收第一電壓vl；所述反相輸入端vf與所述運(yùn)算放大輸出端vo連接；在實(shí)際操作時(shí)，所述運(yùn)算放大器db可以為多輸入緩沖器；所述運(yùn)算放大器db包含分別對(duì)應(yīng)于四個(gè)同相輸入端的四個(gè)差分輸入對(duì)管(該同相輸入端實(shí)際上即為對(duì)應(yīng)的差分輸入對(duì)管的同相輸入端)，對(duì)應(yīng)于第一同相輸入端vin1的第一差分輸入對(duì)管的寬長(zhǎng)比、對(duì)應(yīng)于第二同相輸入端vin2的第二差分輸入對(duì)管的寬長(zhǎng)比、對(duì)應(yīng)于第三同相輸入端vin3的第三差分輸入對(duì)管的寬長(zhǎng)比、對(duì)應(yīng)于第四同相輸入端vin4的第四差分輸入對(duì)管的寬長(zhǎng)比之間的比例為4:2:1:1。在實(shí)際操作時(shí)，所述四個(gè)差分輸入對(duì)管的反相輸入端相互連接，并所述四個(gè)差分輸入對(duì)管的反相輸入端都與所述運(yùn)算放大器db的反相輸入端vf連接。所述運(yùn)算放大器db的具體的輸入輸出對(duì)應(yīng)的關(guān)系表如下表1所示。表1d2d1d0vin1vin2vin3vin4vo000vlvlvlvlvl001vlvlvhvl7/8vl+1/8vh010vlvhvlvl6/8vl+2/8vh011vlvhvhvl5/8vl+3/8vh100vhvlvlvl4/8vl+4/8vh101vhvlvhvl3/8vl+5/8vh110vhvhvlvl2/8vl+6/8vh111vhvhvhvl1/8vl+7/8vh在上述實(shí)施例中，所述第二數(shù)模轉(zhuǎn)換單元包括傳輸門(mén)和運(yùn)算放大器。當(dāng)與第二數(shù)模轉(zhuǎn)換單元對(duì)應(yīng)的二進(jìn)制數(shù)字信號(hào)的位數(shù)越多時(shí)，運(yùn)算放大器包括的輸入對(duì)管會(huì)越多。而多輸入緩沖器內(nèi)的電壓差是線性的，其可能與圖像信號(hào)的灰階曲線無(wú)法完全重合。并且，如果多輸入緩沖器的多個(gè)輸入電壓間的電壓差過(guò)大，會(huì)使得多輸入緩沖器的輸出值與內(nèi)差值存在一定差距，因此，在采用多輸入緩沖器應(yīng)用于第二數(shù)模轉(zhuǎn)換單元的實(shí)施例中，處于低位的n位數(shù)字通常為2位或3位，但不以此為限。本發(fā)明說(shuō)明書(shū)中以m等于7，n等于3為例示例性的描述所述數(shù)模轉(zhuǎn)換電路。顯然，m、n也可以根據(jù)實(shí)際需要而取其他合適的數(shù)值，例如可以取n等于8而m等于2。具體的，所述參考電壓輸出模塊可以包括電阻串；所述電阻串的第一端與第一電源電壓輸入端連接，所述電阻串的第二端與第二電源電壓輸入端連接；所述第一電源電壓輸入的第一電源電壓小于所述第二電源電壓輸入的第二電源電壓；所述電阻串包括相互串聯(lián)的2m個(gè)分壓電阻；所述第一電源電壓輸入端與所述參考電壓輸出模塊包括的第一參考電壓輸出端連接，所述第二電源電壓輸入端與所述參考電壓輸出模塊包括的第2m+1個(gè)參考電壓輸出端連接；第a個(gè)分壓電阻與第a+1個(gè)分壓電阻之間的連接線與所述參考電壓輸出模塊包括的第a+1個(gè)參考電壓輸出端連接；a+1小于或等于2m；a為正整數(shù)。如圖4所示，當(dāng)m等于7時(shí)，所述參考電壓輸出模塊例如可以包括電阻串；所述電阻串包括相互串聯(lián)的128個(gè)電阻；在如4中，標(biāo)號(hào)為r0的為第一分壓電阻，標(biāo)號(hào)為r1的為第二分壓電阻，標(biāo)號(hào)為r2的為第三分壓電阻，標(biāo)號(hào)為r125為第一百二十六分壓電阻，標(biāo)號(hào)為r126的為第一百二十七分壓電阻，標(biāo)號(hào)r127的為第一百二十八分壓電阻；所述第一分壓電阻r0的第一端與輸入低電源電壓vis的低電源電壓輸入端連接，所述第一分壓電阻r0的第二端與所述第二分壓電阻r1連接；所述第一百二十八分壓電阻r127的第一端與所述第一百二十七分壓電阻r126連接，所述第一百二十八分壓電阻r127的第二端與輸入高電源電壓vdd的高電源電壓輸入端連接；所述第一分壓電阻r0的第一端與第一參考電壓輸出端v0連接；所述第一百二十八分壓電阻r127的第二端與第一百二十九參考電壓輸出端v128連接；第a個(gè)分壓電阻與第a+1個(gè)分壓電阻之間的連接線與所述參考電壓輸出模塊包括的第a+1個(gè)參考電壓輸出端連接；a+1小于或等于2m；a為正整數(shù)；例如，第一分壓電阻r0與第二分壓電阻r1之間的連接線與第二參考電壓輸出端v1連接；第二分壓電阻r1與第三分壓電阻r2之間的連接線與第三參考電壓輸出端v2連接；第一百二十六分壓電阻r125與第一百二十七分壓電阻r126之間的連接線與第一百二十七參考電壓輸出端v126連接；第一百二十七分壓電阻r126與第一百二十八分壓電阻r127之間的連接線與第一百二十八參考電壓輸出端v127連接。在如圖4所示的參考電壓輸出模塊的實(shí)施例中，各個(gè)分壓電阻的電阻值可以相等，這樣，在各分壓電阻的各端子處生成129個(gè)具有相等的間隔電壓的參考電壓。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路包括的第一數(shù)模轉(zhuǎn)換單元，由于所述第一數(shù)模轉(zhuǎn)換單元為7bit(比特)數(shù)模轉(zhuǎn)換單元，因此該第一數(shù)模轉(zhuǎn)換單元包括的參考電壓輸出模塊僅需采用128個(gè)分壓電阻，相比現(xiàn)有的10bit(比特)數(shù)模轉(zhuǎn)換電路來(lái)說(shuō)減少了7/8的電阻數(shù)量和走線數(shù)目。具體的，所述輸入電壓控制端可以包括第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端；所述輸入電壓控制模塊可以包括2m個(gè)輸入控制子模塊；第b輸入控制子模塊可以包括第一輸入控制開(kāi)關(guān)和第二輸入控制開(kāi)關(guān)；所述第一輸入控制開(kāi)關(guān)的控制端與所述第一時(shí)鐘信號(hào)輸入端連接；所述第二輸入控制開(kāi)關(guān)的控制端與所述第二時(shí)鐘信號(hào)輸入端連接；所述第一輸入控制開(kāi)關(guān)的第一端與所述參考電壓輸出模塊包括的第b個(gè)參考電壓輸出端連接，所述第二輸入控制開(kāi)關(guān)的第一端與所述參考電壓輸出模塊包括的第b+1個(gè)參考電壓輸出端連接；所述第一輸入控制開(kāi)關(guān)的第二端與所述第二輸入控制開(kāi)關(guān)的第二端都與第b個(gè)輸入電壓端連接；b為小于或等于2m的正整數(shù)。如圖5所示，所述輸入電壓控制端包括第一時(shí)鐘信號(hào)輸入端clk和第二時(shí)鐘信號(hào)輸入端clkn；第b輸入控制子模塊分別包括第一輸入控制開(kāi)關(guān)k1和第二輸入控制開(kāi)關(guān)k2；所述第一輸入控制開(kāi)關(guān)k1的控制端與所述第一時(shí)鐘信號(hào)輸入端clk連接；所述第二輸入控制開(kāi)關(guān)k2的控制端與所述第二時(shí)鐘信號(hào)輸入端clkn連接；所述第一輸入控制開(kāi)關(guān)k1的第一端與所述參考電壓輸出模塊(圖5中未示出)包括的第b個(gè)參考電壓輸出端vb-1連接，所述第二輸入控制開(kāi)關(guān)k2的第一端與所述參考電壓輸出模塊(圖5中未示出)包括的第b+1個(gè)參考電壓輸出端vb連接；所述第一輸入控制開(kāi)關(guān)k1的第二端和所述第二輸入控制開(kāi)關(guān)k2的第二端都與第b輸入電壓端連接；所述第b輸入電壓端用于輸出第b輸入電壓vib-1；由clk輸入的第一時(shí)鐘信號(hào)和由clkn輸入的第二時(shí)鐘信號(hào)同頻反相；每一個(gè)所述輸入控制子模塊都為一個(gè)二選一模塊；包含多個(gè)圖5所示的輸入電壓控制子模塊的具體的實(shí)施例的輸入電壓控制模塊用于在所述第一時(shí)鐘信號(hào)輸入端clk和第二時(shí)鐘信號(hào)輸入端clkn的控制下，在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端v0至第2m個(gè)參考電壓輸出端v2m-1分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端v1至第2m+1個(gè)參考電壓輸出端v2m分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；在每一輸入周期的第一時(shí)間段，clk輸入高電平，clkn輸入低電平，每一所述輸入電壓子模塊中的第一輸入控制開(kāi)關(guān)k1導(dǎo)通，每一所述輸入電壓子模塊中的第二輸入控制開(kāi)關(guān)k2斷開(kāi)。在圖5所示的實(shí)施例中，所述第一輸入控制開(kāi)關(guān)k1可以為開(kāi)關(guān)晶體管，所述第二輸入控制開(kāi)關(guān)k2可以為晶體管，此時(shí)所述控制極為所述開(kāi)關(guān)晶體管的柵極。當(dāng)m等于7時(shí)，在每一時(shí)鐘周期內(nèi)，當(dāng)clk輸入高電平時(shí)，所述輸入電壓控制模塊的128個(gè)輸入電壓端分別與v0、v1、v2、…、v125、v126、v127連接，當(dāng)clkn輸入高電平時(shí)，所述輸入電壓控制模塊的128個(gè)輸入電壓端分別與v1、v2、…、v125、v126、v127、v128連接。在實(shí)際操作時(shí)，所述第一電壓選擇模塊可以包括二進(jìn)制開(kāi)關(guān)樹(shù)。圖6示出了本發(fā)明所述的數(shù)模轉(zhuǎn)換電路中的第一數(shù)模轉(zhuǎn)換單元包括的第一電壓選擇模塊(以m等于7為例)的一具體實(shí)施例的電路圖。如圖6所示，該二進(jìn)制開(kāi)關(guān)樹(shù)有七層，第一層包括與選擇電壓輸出端vout連接的2(即21)個(gè)開(kāi)關(guān)分支；第7層包括128(即27)個(gè)開(kāi)關(guān)分支，分別與所述輸入電壓控制模塊的128(也即27)個(gè)輸入電壓端中的一個(gè)輸入電壓端連接。此外第a層(a大于1而小于7，a為正整數(shù))包括2a個(gè)開(kāi)關(guān)分支，相應(yīng)的連接于第(a-1)層與第(a+1)層之間。在每一層中，每?jī)蓚€(gè)相鄰的開(kāi)關(guān)分支連接在一起。7層中的每一層受7位數(shù)字中的一位數(shù)字控制，以便使得每?jī)蓚€(gè)相鄰的開(kāi)關(guān)分支中有一個(gè)開(kāi)關(guān)分支導(dǎo)通從而選擇相應(yīng)的輸入電壓。這樣，從128個(gè)輸入電壓中，經(jīng)過(guò)逐層選擇，使得選擇電壓輸出端vout輸出與7+3位二進(jìn)制數(shù)字信號(hào)中的高7位數(shù)字(d9d8...d3)對(duì)應(yīng)的電壓。在每一個(gè)開(kāi)關(guān)分支中，可以使用單個(gè)晶體管作為開(kāi)關(guān)元件，例如可以采用n型晶體管或p型晶體管?？蛇x的，也可以采用任何具有選通信號(hào)輸入的任何受控開(kāi)關(guān)器件(例如cmos傳輸門(mén))作為開(kāi)關(guān)元件。在圖3所示的第一電壓選擇模塊的具體實(shí)施例中，使用單個(gè)晶體管作為開(kāi)關(guān)元件，并且將與128個(gè)輸入電壓中的大于或等于預(yù)定電壓的高電壓對(duì)應(yīng)的開(kāi)關(guān)分支的開(kāi)關(guān)元件設(shè)置為p型晶體管，將與128個(gè)輸入電壓中的小于或等于預(yù)定電壓的低電壓對(duì)應(yīng)的開(kāi)關(guān)分支的開(kāi)關(guān)元件設(shè)置為n型晶體管。用于區(qū)分高電壓和低電壓的預(yù)定電壓為128個(gè)輸入電壓的中間電壓。具體的，高于或等于第六十五個(gè)輸入電壓的輸入電壓為高電壓，低于第六十五個(gè)輸入電壓的輸入電壓為低電壓。應(yīng)注意的是，所述預(yù)定電壓并不限于128個(gè)輸入電壓的中間電壓，只要處于中間范圍即可。這樣，本發(fā)明如圖6所示的第一電壓選擇模塊的具體實(shí)施例由于采用單個(gè)晶體管作為開(kāi)關(guān)元件來(lái)傳輸電壓，可以減少開(kāi)關(guān)數(shù)目，進(jìn)而減小芯片面積并降低生產(chǎn)成本。同時(shí)，根據(jù)p型晶體管傳遞穩(wěn)定的高電壓，以及n型晶體管傳遞穩(wěn)定的低電壓的特性，本發(fā)明實(shí)施例采用p型晶體管傳遞高灰階數(shù)據(jù)電壓，采用n型晶體管傳遞低灰階數(shù)據(jù)電壓，從而保證全范圍的穩(wěn)定傳輸。下面詳細(xì)介紹本發(fā)明如圖6所示的第一電壓選擇模塊的具體實(shí)施例。該二進(jìn)制開(kāi)關(guān)樹(shù)的第7層包括64個(gè)n型晶體管m7,1-m7,64和64個(gè)p型晶體管m7,65-m7,128。各晶體管的第一極相應(yīng)的接入各輸入電壓。例如，第一個(gè)n型晶體管m7,1的第一極接入第一輸入電壓vi0，第二個(gè)n型晶體管m7,2的第一極接入第二輸入電壓vi1，第三個(gè)n型晶體管m7,3的第一極接入第三輸入電壓vi2，第四個(gè)n型晶體管m7,4的第一極接入第四輸入電壓vi3；第六十三個(gè)n型晶體管m7,63的第一極接入第六十三輸入電壓vi62，第六十四個(gè)n型晶體管m7,64的第一極接入第六十四輸入電壓vi63，第一個(gè)p型晶體管m7,65的第一極接入第六十五輸入電壓vi64，第二個(gè)p型晶體管m7,66的第一極接入第六十六輸入電壓vi65；第六十一個(gè)p型晶體管m7,125的第一極接入第一百二十五輸入電壓vi124，第六十二個(gè)p型晶體管m7,126的第一極接入第一百二十六輸入電壓vi125，第六十三個(gè)p型晶體管m7,127的第一極接入第一百二十七輸入電壓vi126，第六十四個(gè)p型晶體管m7,128的第一極接入第一百二十八輸入電壓vi127；以上各n型晶體管的柵極間隔的接入d3(d3為10位二進(jìn)制數(shù)字信號(hào)中的由低至高第四位數(shù)字，也為高7位數(shù)字中的最低一位數(shù)字)、d3’(d3’為d3的互補(bǔ)數(shù)字，即當(dāng)d3為0時(shí)，d3’為1；當(dāng)d3為1時(shí)，d3’為0)。例如，當(dāng)m7,1的柵極接入d3’時(shí)，m7,2的柵極接入d3。該二進(jìn)制開(kāi)關(guān)樹(shù)的第6層包含32個(gè)n型晶體管m6,1–m6,32和32個(gè)p型晶體管m7,33-m6,64。各晶體管的第一極相應(yīng)的與第7層中的兩個(gè)相鄰的晶體管的第二極連接。例如，m6,1的第一極分別與m7,1的第二極和m7,2的第二極連接；m6,2的第一極分別與m7,3的第二極和m7,4的第二極連接；m6,32的第一極分別與m7,63的第二極和m7,64的第二極連接；m6,33的第一極分別與m7,65的第二極和m7,66的第二極連接；m6,63的第一極分別與m7,125的第二極和m7,126的第二極連接；m6,64的第一極分別與m7,127的第二極和m7,128的第二極連接。各晶體管的柵極間隔的接入d4(d4為10位二進(jìn)制數(shù)字信號(hào)中的由低至高第五位數(shù)字，也為高7位數(shù)字中的由低至高第二位數(shù)字)、d4’(d4’為d4的互補(bǔ)數(shù)字，即當(dāng)d4為0時(shí)，d4’為1；當(dāng)d4為1時(shí)，d4’為0)。例如，當(dāng)m6,1的柵極接入d4’時(shí)，m7,2的柵極接入d4。二進(jìn)制開(kāi)關(guān)樹(shù)的第5層至第2層的配置與上述配置類似，在此不再贅述；在圖6中，標(biāo)號(hào)為d7的為10位二進(jìn)制數(shù)字信號(hào)中的由低至高第八位數(shù)字，也為高7位數(shù)字中的由低至高第五位數(shù)字，d7’為d7的互補(bǔ)數(shù)字，即當(dāng)d7為0時(shí)，d7’為1；當(dāng)d7為1時(shí)，d7’為0；標(biāo)號(hào)為d7的為10位二進(jìn)制數(shù)字信號(hào)中的由低至高第九位數(shù)字，也為高7位數(shù)字中的由低至高第六位數(shù)字，d8’為d8的互補(bǔ)數(shù)字，即當(dāng)d8為0時(shí)，d8’為1；當(dāng)d8為1時(shí)，d8’為0。該二進(jìn)制開(kāi)關(guān)樹(shù)的第3層包含4個(gè)n型晶體管m3,1、m3,2、m3,3、m3,4和4個(gè)p型晶體管m3,5、m3,6、m3,5、m3,8；該二進(jìn)制開(kāi)關(guān)樹(shù)的第2層包含2個(gè)n型晶體管m2,1、m2,2和2個(gè)p型晶體管m2,3、m2,4；該二進(jìn)制開(kāi)關(guān)樹(shù)的第1層包含1個(gè)n型晶體管m1,1和1個(gè)p型晶體管m1,2；m1,1的第一極分別與m2,1的第二極和m2,2的第二極連接，m1,2的第一極分別與m2,3的第二極和m2,4的第二極連接。m1,1的柵極和m1,2的柵極均接入d9(d9為10位二進(jìn)制數(shù)字信號(hào)中的最高位數(shù)值)的互補(bǔ)數(shù)字d9’(當(dāng)d9為0時(shí)，d9’為1；當(dāng)d9為1時(shí)，d9’為0)。m1,1的第二極和m1,2的第二極都與選擇電壓輸出端vout連接。在實(shí)際操作時(shí)，當(dāng)數(shù)字信號(hào)d9d8d7d6d5d4d3為0000000時(shí)，vout輸出的電壓為第一輸入電壓vi0，當(dāng)數(shù)字信號(hào)d9d8d7d6d5d4d3為1111111時(shí)，vout輸出的電壓為第一百二十八輸入電壓vi127。具體的，所述電壓存儲(chǔ)模塊可以包括第一存儲(chǔ)控制開(kāi)關(guān)、第二存儲(chǔ)控制開(kāi)關(guān)、第一電容子模塊和第二電容子模塊；所述第一存儲(chǔ)控制開(kāi)關(guān)的第一端和所述第二存儲(chǔ)控制開(kāi)關(guān)的第一端都與所述選擇電壓輸出端連接；所述第一存儲(chǔ)控制開(kāi)關(guān)的控制端與所述第一時(shí)鐘信號(hào)輸入端連接；所述第二存儲(chǔ)控制開(kāi)關(guān)的控制端與所述第二時(shí)鐘信號(hào)輸入端連接；所述第一存儲(chǔ)控制開(kāi)關(guān)的第二端和所述第二存儲(chǔ)控制開(kāi)關(guān)的第二端都接地；所述第一存儲(chǔ)控制開(kāi)關(guān)的第二端與所述第一電壓輸出端連接；所述第二存儲(chǔ)控制開(kāi)關(guān)的第二端與所述第二電壓輸出端連接。如圖7所示，所述電壓存儲(chǔ)模塊的一具體實(shí)施例包括第一存儲(chǔ)控制開(kāi)關(guān)kc1、第二存儲(chǔ)控制開(kāi)關(guān)kc2、第一電容c1和第二電容c2；所述電壓存儲(chǔ)控制端包括第一時(shí)鐘信號(hào)輸入端clk和第二時(shí)鐘信號(hào)輸入端clkn；所述第一存儲(chǔ)控制開(kāi)關(guān)kc1的第一端和所述第二存儲(chǔ)控制開(kāi)關(guān)kc2的第一端都與所述選擇電壓輸出端vout連接；所述第一存儲(chǔ)控制開(kāi)關(guān)kc1的控制端與所述第一時(shí)鐘信號(hào)輸入端clk連接；所述第二存儲(chǔ)控制開(kāi)關(guān)kc2的控制端與所述第二時(shí)鐘信號(hào)輸入端clkn連接；所述第一存儲(chǔ)控制開(kāi)關(guān)kc1的第二端與所述第一電壓輸出端vo1連接；所述第二存儲(chǔ)控制開(kāi)關(guān)kc2的第二端與所述第二電壓輸出端vo2連接；所述第一電容c1的第一端與所述第一電壓輸出端vo1連接，所述第二電容c2的第一端與所述第二電壓輸出端vo2連接；所述第一電容c1的第二端和所述第二電容c2的第二端都接地。本發(fā)明如圖7所示的電壓存儲(chǔ)模塊的具體實(shí)施例在工作時(shí)，當(dāng)clk輸入高電平，clkn輸入低電平時(shí)，kc1導(dǎo)通，kc2斷開(kāi)，vo1輸出第一電壓vl；當(dāng)clk輸入低電平，clkn輸入高電平時(shí)，kc1斷開(kāi)，kc2導(dǎo)通，vo2輸出第二電壓vh。所述第一電容c1用于在所述第一存儲(chǔ)控制開(kāi)關(guān)kc1不導(dǎo)通時(shí)維持第一電壓輸出端vo1輸出的電壓，所述第二電容c2用于在所述第二存儲(chǔ)控制開(kāi)關(guān)kc2不導(dǎo)通時(shí)維持第二電壓輸出端vo2輸出的電壓，從而實(shí)現(xiàn)vh和vl穩(wěn)定輸出(保證clk輸入的第一時(shí)鐘信號(hào)的時(shí)鐘周期和clkb輸入的第二時(shí)鐘信號(hào)的時(shí)鐘周期遠(yuǎn)高于數(shù)字編碼切換頻率的情況下)。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路在7bit128選1的譯碼電路(即圖6所示的第一電壓選擇模塊的具體實(shí)施例)的基礎(chǔ)上簡(jiǎn)單增加包括二選一模塊(即如圖5所示的輸入電壓控制子模塊的具體實(shí)施例)的輸入電壓控制模塊和電壓存儲(chǔ)模塊，既可以在第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的控制下，128選1譯碼電路的輸出電壓在vh和vl之間來(lái)回切換，通過(guò)電壓存儲(chǔ)模塊實(shí)現(xiàn)vh和vl穩(wěn)定輸出，采用3bit(比特)緩沖器，從而保證10bit的精度。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換電路采用的開(kāi)關(guān)管數(shù)目和電阻數(shù)目少，大大節(jié)省芯片空間，從而節(jié)省芯片成本，提高產(chǎn)品競(jìng)爭(zhēng)力。本發(fā)明實(shí)施例所述的數(shù)模轉(zhuǎn)換方法，應(yīng)用于上述的數(shù)模轉(zhuǎn)換電路，所述數(shù)模轉(zhuǎn)換方法包括：參考電壓輸出模塊分別通過(guò)2m+1個(gè)參考電壓輸出端輸出2m+1個(gè)電壓值依次增大的參考電壓；在輸入電壓控制端的控制下，輸入電壓控制模塊在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；所述第一電壓選擇模塊選擇并通過(guò)所述選擇電壓輸出端輸出由第m個(gè)輸入電壓端接入的參考電壓至所述電壓存儲(chǔ)模塊；m等于與m+n位二進(jìn)制數(shù)字信號(hào)的高m位數(shù)字對(duì)應(yīng)的十進(jìn)制數(shù)；m和n都為正整數(shù)；電壓存儲(chǔ)模塊存儲(chǔ)并輸出所述第一電壓選擇模塊在所述第一時(shí)間段輸出的第一電壓以及所述第一電壓選擇模塊在所述第二時(shí)間段輸出的第二電壓；所述第二電壓小于所述第一電壓；第二數(shù)模轉(zhuǎn)換單元根據(jù)所述第一電壓和所述第二電壓，生成與所述m+n位二進(jìn)制數(shù)字信號(hào)對(duì)應(yīng)的模擬電壓信號(hào)。具體的，當(dāng)所述輸入電壓控制端包括第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端時(shí)，所述在輸入電壓控制端的控制下，輸入電壓控制模塊在每一輸入周期包括的第一時(shí)間段控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端，在每一輸入周期包括的第二時(shí)間段控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端步驟包括：在所述第一時(shí)間段，在所述第一時(shí)鐘信號(hào)輸入端的控制下，輸入電壓控制模塊控制由第一參考電壓輸出端至第2m個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；在所述第二時(shí)間段，在所述第二時(shí)鐘信號(hào)輸入端的控制下輸入電壓控制模塊控制由第二參考電壓輸出端至第2m+1個(gè)參考電壓輸出端分別輸入相應(yīng)的參考電壓至所述2m個(gè)輸入電壓端；由所述第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)和由所述第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)同頻反相。本發(fā)明實(shí)施例所述的顯示裝置包括上述的數(shù)模轉(zhuǎn)換電路。以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。當(dāng)前第1頁(yè)12