本發(fā)明屬于顯示技術(shù)領(lǐng)域，尤其涉及一種goa驅(qū)動電路。

背景技術(shù)：

隨著液晶顯示技術(shù)的發(fā)展以及薄膜晶體管(tft)性能的提升，goa(gateonarray)驅(qū)動電路已日漸普遍地應(yīng)用于液晶顯示設(shè)備中。

goa驅(qū)動電路具有很多的優(yōu)點(diǎn)，例如由于goa驅(qū)動電路是直接在陣列基板上制作形成的，因此可以節(jié)省柵極驅(qū)動芯片(gateic)的使用，實(shí)現(xiàn)顯示屏的無邊框設(shè)計(jì)，且有利于提高產(chǎn)品的良率。降低生產(chǎn)成本等。

使goa驅(qū)動電路中關(guān)鍵電路節(jié)點(diǎn)的電壓保持穩(wěn)定，是提高goa驅(qū)動電路性能的重要手段。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一是需要提供一種能夠使關(guān)鍵電路節(jié)點(diǎn)的電壓保持穩(wěn)定的goa驅(qū)動電路。

為了解決上述技術(shù)問題，本申請的實(shí)施例首先提供了一種goa驅(qū)動電路，包括多級goa驅(qū)動單元，每級goa驅(qū)動單元用于向一行像素單元輸出行掃描信號，所述goa驅(qū)動單元進(jìn)一步包括上拉單元、上拉控制單元、下傳單元、下拉單元以及下拉維持單元；所述上拉控制單元輸出第一電壓信號；其中，所述下拉單元被配置為：在所述第一電壓信號由高電位跳變?yōu)榈碗娢坏倪^程中，增加將所述第一電壓信號下拉至第一電位的時間，以使所述第一電壓信號具有階梯式下降沿。

優(yōu)選地，在所述第一電壓信號經(jīng)由所述下拉單元進(jìn)行放電的路徑上設(shè)置有時延元件。

優(yōu)選地，所述下拉單元包括第一晶體管，所述第一晶體管的柵極連接下拉信號，其漏極連接所述第一電壓信號，其源極與所述時延元件的第一端相連接，所述時延元件的第二端連接第一電源信號。

優(yōu)選地，所述時延元件包括第二晶體管；

所述第二晶體管的柵極與漏極共同連接于所述第一晶體管的源極，其源極連接所述第一電源信號。

優(yōu)選地，所述下拉單元還包括第三晶體管，所述第三晶體管的柵極連接所述下拉信號，其漏極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號，其源極連接所述第一電源信號。

優(yōu)選地，所述上拉控制單元包括第四晶體管，所述第四晶體管的柵極連接與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元的下傳單元所輸出的下傳信號，其源極連接所述第一電壓信號，其漏極連接第二電源信號。

優(yōu)選地，所述下拉維持單元包括：第五晶體管，其源極連接所述第一電源信號，其漏極連接所述第一電壓信號；第六晶體管，其柵極與源極分別與所述第五晶體管的柵極與源極相連接，其漏極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號；第七晶體管，其源極連接所述第一電源信號，其柵極連接所述第一電壓信號，其漏極連接所述第五晶體管的柵極；第八晶體管，其柵極與漏極共同連接第三電源信號，其源極連接所述第五晶體管的柵極。

優(yōu)選地，所述上拉單元包括：第九晶體管，其柵極連接所述第一電壓信號，其漏極連接時鐘信號，其源極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號；自舉電容，其并聯(lián)連接于所述第九晶體管的柵極與源極之間。

優(yōu)選地，所述下拉信號包括與本級goa驅(qū)動單元級聯(lián)的后一級goa驅(qū)動單元輸出的行掃描信號。

優(yōu)選地，所述時鐘信號的占空比為0.5。

與現(xiàn)有技術(shù)相比，上述方案中的一個或多個實(shí)施例可以具有如下優(yōu)點(diǎn)或有益效果：

通過在下拉單元內(nèi)設(shè)置時延元件，來增加q點(diǎn)電壓下拉至第一電位的時間，進(jìn)而使得q點(diǎn)電壓具有階梯式下降沿，保證了電路中關(guān)鍵節(jié)點(diǎn)電壓在發(fā)生變化的過程中的平穩(wěn)性，有利于改善goa驅(qū)動電路的輸出特性，提升goa驅(qū)動電路的整體性能。

本發(fā)明的其他優(yōu)點(diǎn)、目標(biāo)，和特征在某種程度上將在隨后的說明書中進(jìn)行闡述，并且在某種程度上，基于對下文的考察研究對本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實(shí)踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點(diǎn)可以通過下面的說明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

附圖說明

附圖用來提供對本申請的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說明書的一部分。其中，表達(dá)本申請實(shí)施例的附圖與本申請的實(shí)施例一起用于解釋本申請的技術(shù)方案，但并不構(gòu)成對本申請技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中一種goa驅(qū)動單元的結(jié)構(gòu)示意圖；

圖2為q點(diǎn)電壓的波形示意圖；

圖3為根據(jù)本發(fā)明一實(shí)施例的一級goa驅(qū)動單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成相應(yīng)技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。本申請實(shí)施例以及實(shí)施例中的各個特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

圖1為現(xiàn)有技術(shù)中一種goa驅(qū)動單元的結(jié)構(gòu)示意圖，實(shí)際的goa驅(qū)動電路一般由多級如圖所示的goa驅(qū)動單元相互連接構(gòu)成，一級goa驅(qū)動單元用于向一行像素單元輸出行掃描信號。

如圖1所示，現(xiàn)有g(shù)oa驅(qū)動電路一般設(shè)置有上拉控制單元11、上拉單元12、下拉單元13以及下拉維持單元14等。其中，上拉控制單元11與上拉單元12相連接，可以在特定的時序中向上拉單元12輸出一個控制信號，以圖1中的q點(diǎn)電壓來表示，該控制信號用于開啟上拉單元12輸出行掃描信號。下拉單元13用于將本級goa驅(qū)動單元的行掃描信號和q點(diǎn)電壓下拉至低電位，下拉維持單元14則用于在非本行像素單元的掃描期間內(nèi)，維持行掃描信號和q點(diǎn)電壓的低電位。

可以看出，q點(diǎn)為眾多支路的匯聚點(diǎn)，是goa驅(qū)動電路中的一個關(guān)鍵的電路節(jié)點(diǎn)，其電壓的數(shù)值以及動作的時序是否符合要求對goa驅(qū)動電路功能的實(shí)現(xiàn)至關(guān)重要。而在實(shí)際使用中，當(dāng)q點(diǎn)電壓發(fā)生變化時，包括在從高電位跳變至低電位或在從低電位跳變至高電位的過程中，q點(diǎn)電壓的平穩(wěn)性，也會對goa驅(qū)動電路的性能產(chǎn)生較大的影響。一般地，我們需要q點(diǎn)電壓的波形可以呈現(xiàn)階梯式變化。因?yàn)槿绻苯訉點(diǎn)電壓拉低至最終設(shè)定的低電位，q點(diǎn)電壓的瞬時變化量將非常大，形成沖擊的電壓或沖擊的電流，使goa驅(qū)動電路的輸出特性變差。

q點(diǎn)電壓的波形如圖2所示，ck與xck分別用于表示接入goa驅(qū)動電路中的時鐘信號，q點(diǎn)電壓的波形在上升階段與下降階段均呈現(xiàn)階梯式變化。u1與u2分別用于表示使q點(diǎn)電壓的波形處于不同級別的階梯狀態(tài)時的設(shè)定的電壓值。當(dāng)q點(diǎn)電壓從高電位向低電位跳變時，u1表示第一次跳變時所達(dá)到的第一階梯電位，u2表示第二次跳變時所達(dá)到的第二階梯電位。本發(fā)明主要針對q點(diǎn)電壓從高電位向低電位跳變時，如何形成兩級階梯式下降沿提出解決方案。下面結(jié)合另一個具體的實(shí)施例對本發(fā)明進(jìn)行說明。

本發(fā)明實(shí)施例的goa驅(qū)動單元，其結(jié)構(gòu)如圖3所示。包括上拉控制單元21、上拉單元22、下拉單元23、下拉維持單元24以及下傳單元25。其中，下拉單元23被配置為，在q點(diǎn)電壓由高電位跳變?yōu)榈碗娢坏倪^程中，增加將q點(diǎn)電壓下拉至設(shè)定的第一階梯電位(第一電位)的時間。

在本發(fā)明的一個實(shí)施例中，在q點(diǎn)電壓經(jīng)由下拉單元23進(jìn)行放電的路徑上設(shè)置時延元件。利用時延元件產(chǎn)生的延遲作用來增加q點(diǎn)電壓發(fā)生跳變的時間，同時使q點(diǎn)電壓第一次跳變后可以達(dá)到設(shè)定的第一階梯電位。

具體的，如圖3所示，晶體管t11(第四晶體管)構(gòu)成上拉控制單元21，晶體管t11的柵極連接與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元所輸出的下傳信號stn1(n1的值小于n的值)。t11的源極連接q點(diǎn)，t11的漏極連接連接固定的高電壓信號vdd(第二電源信號)。其中，下傳信號stn1由第n1級goa驅(qū)動單元的下傳單元25產(chǎn)生。

下傳單元25主要包括晶體管t22，t22的柵極連接q點(diǎn)，t22的漏極連接時鐘信號ck，t22的源極輸出下傳信號stn(對應(yīng)于本級goa驅(qū)動單元的下傳信號)。在本發(fā)明實(shí)施例中，設(shè)置下傳單元25可以在一定程度上減少本級goa驅(qū)動單元的q點(diǎn)在其電壓維持階段經(jīng)由上拉單元22發(fā)生漏電。

上拉單元22包括晶體管t21(第九晶體管)和自舉電容cb。其中，自舉電容cb并聯(lián)連接在t21的柵極與源極之間。t21的漏極連接時鐘信號ck，t21的源極作為本級goa驅(qū)動單元的行掃描信號輸出端，輸出相應(yīng)的行掃描信號gn，t21的柵極連接在q點(diǎn)。

本實(shí)施例中的下拉單元23包括晶體管t31(第三晶體管)、晶體管t41(第一晶體管)以及晶體管t411(第二晶體管)。其中，t31的柵極與t41的柵極連接在一起，接收下拉信號的控制。t31的漏極連接本級goa驅(qū)動單元的行掃描信號，用于拉低相應(yīng)的行掃描信號，t31的源極連接固定的低電壓信號vss(第一電源信號)。

晶體管t41的漏極連接在q點(diǎn)，t41的源極連接晶體管t411的柵極。t411的漏極和柵極連接在一起，同時與t41的源極相連接。晶體管t411可以實(shí)現(xiàn)時延元件的延時功能。其中，連接在一起的漏極和柵極相當(dāng)于時延元件的第一端，而t411的源極相當(dāng)于時延元件的第二端，該第二端連接固定的低電壓信號vss。

t31與t41的柵極由下拉信號gn2控制(gn2為對應(yīng)于第n2級goa驅(qū)動單元的行掃描信號，n2的值大于n的值)。

上述下拉單元23的工作過程如下，當(dāng)下拉信號gn2為高電平時，晶體管t31首先被開啟，將本級goa驅(qū)動單元的行掃描信號gn拉低至低電位。而晶體管t41以及t411所在的支路，由于t411的作用，會存在一個下拉延遲。具體的，當(dāng)晶體管t41的柵極被施加高電平信號時，連接于t41的源極的晶體管t411的柵極的電位也將逐漸升高，但在初始階段，晶體管t411還未能開啟。當(dāng)電位升高到一定值時，t411開啟，晶體管t41經(jīng)由晶體管t411與固定的低電壓信號vss連通，此時，由t41以及t411組成的放電路徑全部開啟，q點(diǎn)開始放電。

可以看出，由于在q點(diǎn)的放電路徑上設(shè)置了晶體管t411，使得q點(diǎn)電壓不能馬上對下拉信號gn2進(jìn)行響應(yīng)，需要延遲一定的時間才能開始放電。

另一方面，由于晶體管t411的存在，這相當(dāng)于在放電路徑中串接了一個電阻，因此，將使得q點(diǎn)電壓在本次放電中不能達(dá)到最終設(shè)定的低電位(本實(shí)施例中為電源電壓vss)。在第一次下拉過程中，q點(diǎn)電壓被從高電位拉低至一個高于設(shè)定的低電位vss的電壓值，相當(dāng)于被下拉至第一階梯電位u1，即q的下降沿形成了第一級階梯。

q點(diǎn)電壓的第二次下拉由下拉維持單元24完成。如圖3所示，下拉維持單元24包括晶體管t42(第五晶體管)、晶體管t32(第六晶體管)、晶體管t52(第七晶體管)與晶體管t51(第八晶體管)。其中，t42的源極連接固定的低電壓信號vss，t42的漏極連接q點(diǎn)。t32的柵極與源極分別與t42的柵極與源極相連接，t32的漏極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號，用于在適當(dāng)?shù)臅r序中將行掃描信號拉低至低電位。t52的柵極連接q點(diǎn)，t52的源極連接固定的低電壓信號vss，t52的漏極連接t42的柵極(p點(diǎn))。t51的柵極與漏極共同連接固定的高電壓信號lc(第三電源信號)，t51的源極連接t42的柵極。

q點(diǎn)電壓被下拉單元23拉低至第一階梯電壓u1后，t52將關(guān)閉，t51可以使得p點(diǎn)電壓處于高電位，將晶體管t42維持在開啟的狀態(tài)，進(jìn)而通過t42將q點(diǎn)電壓第二次拉低，并最終達(dá)到設(shè)定的vss，電源電壓vss相當(dāng)于第二階梯電壓u2，由此，在q的下降沿形成了兩級的階梯式電壓。

另外需要注意的是，應(yīng)使得第一階梯電壓u1的值小于晶體管t52的開啟電壓。而當(dāng)?shù)谝浑A梯電壓u1由連接成二極管形式的晶體管t411來確定的時候，上述關(guān)系能夠得到滿足。

在本發(fā)明的實(shí)施例中，通過增加晶體管t411，使得q點(diǎn)電壓在放電過程中存在下拉延遲，進(jìn)而實(shí)現(xiàn)了q點(diǎn)電壓的緩慢變化。

相比于現(xiàn)有技術(shù)，本發(fā)明實(shí)施例的goa驅(qū)動電路可以采用占空比為0.5的時鐘信號，即時鐘信號的脈沖寬度占時鐘信號周期的二分之一，就能夠維持q點(diǎn)電壓的平穩(wěn)，而不需要改變時鐘信號的占空比。

具體的，現(xiàn)有技術(shù)中，為了使q點(diǎn)電壓能夠平穩(wěn)變化，形成具有階梯式的下降沿，一種通常的做法是采用占空比為0.4的時鐘信號對goa驅(qū)動電路進(jìn)行驅(qū)動。但這種方式會縮短goa驅(qū)動電路輸出有效的行掃描信號的時間，進(jìn)而減少像素單元的充電時間。如果像素單元的充電時間達(dá)不到設(shè)定的要求，很有可能影響液晶顯示設(shè)備的顯示效果。而本發(fā)明實(shí)施例可以在不降低像素單元的充電時間的情況下提升q點(diǎn)電壓的平穩(wěn)性。

另外，本發(fā)明實(shí)施例的goa驅(qū)動電路結(jié)構(gòu)簡單，有利于簡化設(shè)計(jì)。如圖3所示，作用于晶體管t31與t41的柵極上的下拉信號gn2，可以采用與晶體管t11的柵極所連接的下傳信號stn1相對應(yīng)的連接方式。

具體的，當(dāng)下傳信號為與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元輸出的下傳信號時，下拉信號可以采用與本級goa驅(qū)動單元級聯(lián)的后一級goa驅(qū)動單元輸出的行掃描信號。舉例而言，如果goa驅(qū)動電路采用8ck模式進(jìn)行驅(qū)動時，ck端依次連接ck1、ck3、ck5以及ck7，xck端依次連接ck2、ck4、ck6以及ck8，同時將全部goa驅(qū)動單元分為四組。則第n級goa驅(qū)動單元的下傳信號為st(n-4)，而其下拉信號為st(n+4)。這在goa驅(qū)動電路的設(shè)計(jì)中屬于對稱設(shè)計(jì)的范疇，可以簡化設(shè)計(jì)，不存在解析困難的問題，且便于實(shí)施。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。