本發(fā)明總體說來涉及液晶顯示器驅動電路的技術領域，更具體地講，涉及一種陣列基板柵極驅動電路。

背景技術：

陣列基板柵極驅動(Gate Driver On Array，GOA)技術，是一種利用薄膜晶體管(Thin Film Transistor，TFT)液晶顯示器陣列制程將柵極掃描驅動電路制作在陣列基板上，以實現逐行掃描的驅動方式的技術。液晶顯示器中的每一行薄膜晶體管的柵極電壓可以通過GOA電路提供。

目前，低溫多晶硅技術(LTPS)中普遍采用CMOS GOA電路?，F有的CMOS GOA電路通常由時鐘信號和級傳信號進行控制，然而，當級傳信號受到外界條件的干擾時，其傳輸的波形會發(fā)生非正常擾動，進而影響下一級電路的正常驅動，最后造成顯示異常；此外，在電路的非作用期間，時鐘信號控制的器件仍在工作，從而造成額外的功耗損失。

技術實現要素：

本發(fā)明的目的在于提供一種陣列基板柵極驅動電路，能夠有效降低功耗，且抗干擾能力較強。

為實現上述發(fā)明目的，本發(fā)明提供一種陣列基板柵極驅動電路，包括多級驅動單元，每一級驅動單元包括：或非門信號處理模塊，用于接收上一級驅動單元的級傳信號和下一級驅動單元的級傳信號，并根據接收的上一級驅動單元的級傳信號和下一級驅動單元的級傳信號輸出本級的第一控制信號和與第一控制信號反相的本級的第二控制信號；鎖存模塊，用于接收上一級驅動單元的鎖存模塊輸出的電平信號、本級的第一控制信號和本級的第二控制信號，并根據接收的上一級驅動單元的鎖存模塊輸出的電平信號、本級的第一控制信號和本級的第二控制信號輸出本級的電平信號；與非門信號處理模塊，用于接收時鐘信號和本級的電平信號，并根據接收時鐘信號和本級的電平信號輸出本級的處理信號；緩沖模塊，用于接收本級的處理信號并對本級的處理信號進行反相，以輸出本級的柵極驅動信號和本級的級傳信號。

第一級驅動單元中的或非門信號處理模塊接收的上一級驅動單元的級傳信號為預設的第一啟動信號；最后一級驅動單元中的或非門信號處理模塊接收的下一級驅動單元的級傳信號為預設的第二啟動信號。

當或非門信號處理模塊接收的上一級驅動單元的級傳信號和下一級驅動單元的級傳信號均為低電平時，或非門信號處理模塊輸出高電平的本級的第一控制信號和低電平的本級的第二控制信號；當或非門信號處理模塊接收的上一級驅動單元的級傳信號為低電平、下一級驅動單元的級傳信號為高電平，或者上一級驅動單元的級傳信號為高電平、下一級驅動單元的級傳信號為低電平時，或非門信號處理模塊輸出低電平的本級的第一控制信號和高電平的本級的第二控制信號。

或非門信號處理模塊包括或非門和第一反相器，或非門的一個輸入端接收上一級驅動單元的級傳信號，或非門的另一輸入端接收下一級驅動單元的級傳信號，或非門的輸出端將本級的第一控制信號輸出到鎖存模塊；第一反相器對本級的第一控制信號進行反相得到本級的第二控制信號，并將本級的第二控制信號輸出到鎖存模塊。

當本級的第一控制信號為低電平、本級的第二控制信號為高電平時，鎖存模塊輸出與接收的上一級驅動單元的鎖存模塊輸出的電平信號電平相同的本級的電平信號；當本級的第一控制信號為高電平、本級的第二控制信號為低電平時，鎖存模塊鎖存輸出的本級的電平信號。

鎖存模塊包括第二反相器、第三反相器和第四反相器，其中，第二反相器和第三反相器由本級的第一控制信號和本級的第二控制信號控制，從而交替進行工作；第二反相器的輸入端接收上一級驅動單元的鎖存模塊輸出的電平信號，第二反相器的輸出端連接到第三反相器的輸出端和第四反相器的輸入端，第三反相器的輸入端和第四反相器的輸出端連接后作為鎖存模塊的輸出端。

當本級的第一控制信號為低電平、本級的第二控制信號為高電平時，第二反相器正常工作、第三反相器停止工作，從而上一級驅動單元的鎖存模塊輸出的電平信號經第二反相器和第四反相器進行反相，得到鎖存模塊的輸出端輸出的本級的電平信號。

當本級的第一控制信號為高電平、本級的第二控制信號為低電平時，第二反相器停止工作、第三反相器正常工作，從而鎖存本級的電平信號。

當與非門信號處理模塊接收的本級的電平信號和時鐘信號均為高電平時，與非門信號處理模塊將低電平的本級的處理信號輸出到緩沖模塊；當與非門信號處理模塊接收的本級的電平信號和時鐘信號不均為高電平時，與非門信號處理模塊將高電平的本級的處理信號輸出到緩沖模塊。

與非門信號處理模塊包括與非門，與非門的一個輸入端接收本級的電平信號，與非門的另一輸入端接收時鐘信號，與非門的輸出端將本級的處理信號輸出到緩沖模塊。

當緩沖模塊接收的本級的處理信號為高電平時，緩沖模塊輸出低電平的本級的柵極驅動信號和低電平的本級的級傳信號；當緩沖模塊接收的本級的處理信號為低電平時，緩沖模塊輸出高電平的本級的柵極驅動信號和高電平的本級的級傳信號。

緩沖模塊包括串聯(lián)的N個第五反相器，第一個第五反相器的輸入端接收本級的處理信號，第一個第五反相器的輸出端輸出本級的級傳信號，第N個第五反相器的輸出端輸出本級的柵極驅動信號，其中，N為大于或等于3的奇數。

本發(fā)明提供一種陣列基板柵極驅動電路，能夠有效降低功耗，且抗干擾能力較強。

附圖說明

圖1示出本發(fā)明實施例的陣列基板柵極驅動電路的第n級驅動單元的電路示意圖；

圖2示出圖1的第n級驅動單元中的或非門信號處理模塊的一個具體示例；

圖3示出圖1的第n級驅動單元的時序圖。

具體實施方式

下面參照圖1至圖3描述根據本發(fā)明的實施例的陣列基板柵極驅動電路。

本發(fā)明的實施例中提出的陣列基板柵極驅動電路包括多級驅動單元，由于每一級的驅動單元的電路結構都相同，因此，以第n級(可簡稱為“本級”)驅動單元為例進行詳細介紹，這里，n為正整數。

圖1示出本發(fā)明實施例的陣列基板柵極驅動電路的第n級驅動單元的電路示意圖。

參照圖1，本發(fā)明的實施例中提出的陣列基板柵極驅動電路的第n級驅動單元包括：或非門信號處理模塊100、鎖存模塊200、與非門信號處理模塊300、緩沖模塊400。

或非門信號處理模塊100用于接收上一級驅動單元的級傳信號G(n-1)和下一級驅動單元的級傳信號G(n+1)，并根據接收的上一級驅動單元的級傳信號G(n-1)和下一級驅動單元的級傳信號G(n+1)輸出本級的第一控制信號E(n)和與第一控制信號反相的本級的第二控制信號XE(n)。

換言之，第n級驅動單元(即，本級驅動單元)中的或非門信號處理模塊100使用上一級驅動單元的級傳信號G(n-1)和下一級驅動單元的級傳信號G(n+1)作為輸入啟動信號，以輸出本級的第一控制信號E(n)和本級的第二控制信號XE(n)。

應當理解，第一級驅動單元中的或非門信號處理模塊100無法使用上一級驅動單元的級傳信號，最后一級驅動單元中的或非門信號處理模塊100無法使用下一級驅動單元的級傳信號。在此情況下，第一級驅動單元中的或非門信號處理模塊100接收的上一級驅動單元的級傳信號G(n-1)為預設的第一啟動信號；最后一級驅動單元中的或非門信號處理模塊100接收的下一級驅動單元的級傳信號G(n+1)為預設的第二啟動信號。

這里，第一啟動信號和第二啟動信號可由集成電路IC(也可稱為驅動芯片)的信號端輸出，但本發(fā)明不限于此。

當或非門信號處理模塊100接收的上一級驅動單元的級傳信號G(n-1)和下一級驅動單元的級傳信號G(n+1)均為低電平時，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。當或非門信號處理模塊接收的上一級驅動單元的級傳信號為低電平、下一級驅動單元的級傳信號為高電平，或者上一級驅動單元的級傳信號為高電平、下一級驅動單元的級傳信號為低電平時，或非門信號處理模塊100輸出低電平的本級的第一控制信號E(n)和高電平的本級的第二控制信號XE(n)。

具體地，或非門信號處理模塊100包括或非門102和第一反相器104?；蚍情T102的一個輸入端接收上一級驅動單元的級傳信號G(n-1)，或非門102的另一輸入端接收下一級驅動單元的級傳信號G(n+1)，或非門102的輸出端將本級的第一控制信號E(n)輸出到鎖存模塊200；第一反相器104對本級的第一控制信號E(n)進行反相得到本級的第二控制信號XE(n)，并將本級的第二控制信號XE(n)輸出到鎖存模塊200。

在第一級驅動單元中，或非門102的一個輸入端接收預設的第一啟動信號，或非門102的另一輸入端接收下一級驅動單元的級傳信號G(n+1)，或非門102的輸出端將本級的第一控制信號E(n)輸出到鎖存模塊200。

在最后一級驅動單元中，或非門102的一個輸入端接收上一級驅動單元的級傳信號G(n-1)，或非門102的另一輸入端接收預設的第二啟動信號，或非門102的輸出端將本級的第一控制信號E(n)輸出到鎖存模塊200。

這里，或非門102對低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)進行或非運算后，將高電平的本級的第一控制信號E(n)輸出到鎖存模塊200和第一反相器104的輸入端；第一反相器104對高電平的本級的第一控制信號E(n)進行反相后，將低電平的本級的第二控制信號XE(n)輸出到鎖存模塊200。

或非門102對電平相反的上一級驅動單元的級傳信號G(n-1)和下一級驅動單元的級傳信號G(n+1)(例如，上一級驅動單元的級傳信號G(n-1)為低電平，下一級驅動單元的級傳信號G(n+1)為高電平；上一級驅動單元的級傳信號G(n-1)為高電平，下一級驅動單元的級傳信號G(n+1)為低電平)進行或非運算后，將低電平的本級的第一控制信號E(n)輸出到鎖存模塊200和第一反相器104的輸入端；第一反相器104對低電平的本級的第一控制信號E(n)進行反相后，將高電平的本級的第二控制信號XE(n)輸出到鎖存模塊200。

圖2示出圖1的第n級驅動單元中的或非門信號處理模塊的一個具體示例。

參照圖2，或非門信號處理模塊100包括：第一反相器104、第一晶體管106、第二晶體管108、第三晶體管110和第四晶體管112。

這里，第一晶體管106的柵極和第三晶體管110的柵極均接收下一級驅動單元的級傳信號G(n+1)，第二晶體管108的柵極和第四晶體管112的柵極均接收上一級驅動單元的級傳信號G(n-1)，第一晶體管106的源極接收高電平信號V_GH，第一晶體管106的漏極連接到第二晶體管108的源極，第三晶體管110的源極和第四晶體管112的源極均接收低電平信號V_GL，第二晶體管108的漏極連接到第三晶體管110的漏極和第四晶體管112的漏極，從而輸出本級的第一控制信號E(n)。第一反相器104的輸入端連接到第二晶體管108的漏極、第三晶體管110的漏極和第四晶體管112的漏極，第一反相器104的輸出端輸出本級的第二控制信號XE(n)。

優(yōu)選地，第一晶體管106和第二晶體管108可為P溝道增強型MOS管，第三晶體管110和第四晶體管112可為N溝道增強型MOS管。

鎖存模塊200用于接收上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)、本級的第一控制信號E(n)和本級的第二控制信號XE(n)，并根據接收的上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)、本級的第一控制信號E(n)和本級的第二控制信號XE(n)輸出本級的電平信號Q(n)。

當本級的第一控制信號E(n)為低電平、本級的第二控制信號XE(n)為高電平時，鎖存模塊200輸出與接收的上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)電平相同的本級的電平信號Q(n)。當本級的第一控制信號E(n)為高電平、本級的第二控制信號XE(n)為低電平時，鎖存模塊200鎖存輸出的本級的電平信號Q(n)。

具體地，鎖存模塊200包括第二反相器202、第三反相器204和第四反相器206。第二反相器202的輸入端接收上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)，第二反相器202的輸出端連接到第三反相器204的輸出端和第四反相器206的輸入端，第三反相器204的輸入端和第四反相器的輸出端206連接后作為鎖存模塊200的輸出端。

這里，第二反相器202和第三反相器204由本級的第一控制信號E(n)和本級的第二控制信號XE(n)控制，從而交替進行工作。具體地，第二反相器202的第一控制端和第三反相器204的第一控制端均連接到本級的第一控制信號E(n)，第二反相器202的第二控制端和第三反相器204的第二控制端均連接到本級的第二控制信號XE(n)。

當本級的第一控制信號E(n)為低電平、本級的第二控制信號XE(n)為高電平時，第二反相器202正常工作、第三反相器204停止工作，從而上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)經第二反相器202和第四反相器206進行反相，得到鎖存模塊200的輸出端輸出的本級的電平信號Q(n)。這里，本級的電平信號Q(n)與上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)電平相同。

當本級的第一控制信號E(n)為高電平、本級的第二控制信號XE(n)為低電平時，第二反相器202停止工作、第三反相器204正常工作，從而鎖存本級的電平信號Q(n)。換言之，上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)不會傳遞到本級的鎖存模塊200中，從而無額外功耗，在此情況下，本級的電平信號Q(n)經第三反相器204和第四反相器206進行反相后電平保持不變，從而鎖存模塊200輸出的本級的電平信號Q(n)是鎖存得到的信號，電路正常工作，因此，當上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)發(fā)生非正常擾動時，也不會影響本級的電平信號Q(n)的正常輸出，有效提高了電路在非作用期間(即，鎖存狀態(tài))的抗干擾能力。

與非門信號處理模塊300用于接收時鐘信號CK和本級的電平信號Q(n)，并根據接收時鐘信號CK和本級的電平信號Q(n)輸出本級的處理信號。

當與非門信號處理模塊300接收的本級的電平信號Q(n)和時鐘信號CK均為高電平時，與非門信號處理模塊300將低電平的本級的處理信號輸出到緩沖模塊400；當與非門信號處理模塊300接收的本級的電平信號Q(n)和時鐘信號CK不均為高電平時，與非門信號處理模塊300將高電平的本級的處理信號輸出到緩沖模塊400。

具體地，與非門信號處理模塊300包括與非門302。與非門302的一個輸入端接收本級的電平信號Q(n)，與非門302的另一輸入端接收時鐘信號CK，與非門302的輸出端將本級的處理信號輸出到緩沖模塊400。

這里，與非門302對高電平的本級的電平信號Q(n)和高電平的時鐘信號CK進行與非運算后，將低電平的本級的處理信號輸出到緩沖模塊400。

與非門302對不均為高電平的本級的電平信號Q(n)和時鐘信號CK(例如，本級的電平信號Q(n)為低電平，時鐘信號CK為高電平；本級的電平信號Q(n)為高電平，時鐘信號CK為低電平；本級的電平信號Q(n)為低電平，時鐘信號CK為低電平)進行與非運算后，將高電平的本級的處理信號輸出到緩沖模塊400。

緩沖模塊400用于接收本級的處理信號并對本級的處理信號進行反相，以輸出本級的柵極驅動信號Gate(n)和本級的級傳信號G(n)。這里，本級的柵極驅動信號Gate(n)可用于驅動面板的顯示區(qū)的像素單元，本級的級傳信號G(n)可用于上一級驅動單元和下一級驅動單元中或非門信號處理模塊100接收的信號。

當緩沖模塊400接收的本級的處理信號為高電平時，緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。當緩沖模塊400接收的本級的處理信號為低電平時，緩沖模塊400輸出高電平的本級的柵極驅動信號Gate(n)和高電平的本級的級傳信號G(n)。

具體地，緩沖模塊400包括串聯(lián)的N個第五反相器402。第一個第五反相器402的輸入端接收本級的處理信號，第一個第五反相器402的輸出端輸出本級的級傳信號G(n)，第N個第五反相器402的輸出端輸出本級的柵極驅動信號Gate(n)。這里，N為大于或等于3的奇數，優(yōu)選地，N等于3。

換言之，第一個第五反相器402的輸入端連接到與非門處理模塊300的輸出端，第一個第五反相器402的輸出端連接到第二個第五反相器402的輸入端，依此連接，直至連接到最后一個第五反相器402的輸入端，最后一個第五反相器402的輸出端輸出本級的柵極驅動信號Gate(n)，第一個第五反相器402的輸出端輸出本級的級傳信號G(n)。通過緩沖模塊400可以有效增加本級的柵極驅動信號Gate(n)的驅動能力，減少傳輸信號的阻容負載(RC loading)。

這里，本級的柵極驅動信號Gate(n)是本級的處理信號經由緩沖模塊400中的N個第五反相器402(例如，3個)進行反相后得到的信號，本級的級傳信號G(n)是本級的處理信號經由緩沖模塊400中的第一個第五反相器402進行反相后得到的信號。當本級的處理信號為高電平時，本級的柵極驅動信號Gate(n)為低電平、本級的級傳信號G(n)為低電平；當本級的處理信號為低電平時，本級的柵極驅動信號Gate(n)為高電平、本級的級傳信號G(n)為高電平。

圖3示出圖1的第n級驅動單元的時序圖。

參照圖1和圖3，在t₀到t₁時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202停止工作、第三反相器204正常工作，從而鎖存低電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

在t₁到t₂時間段內，或非門信號處理模塊100接收到高電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出低電平的本級的第一控制信號E(n)和高電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202正常工作、第三反相器204停止工作，從而高電平的上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)經第二反相器和第四反相器進行反相，得到鎖存模塊200的輸出端輸出的高電平的本級的電平信號Q(n)。與非門信號處理模塊300接收高電平的本級的電平信號Q(n)和低電平的時鐘信號CK，輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

在t₂到t₃時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202停止工作、第三反相器204正常工作，從而鎖存高電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300接收高電平的本級的電平信號Q(n)和低電平的時鐘信號CK，輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

在t₃到t₄時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202停止工作、第三反相器204正常工作，從而鎖存高電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300接收高電平的本級的電平信號Q(n)和高電平的時鐘信號CK，輸出低電平的本級的處理信號，從而緩沖模塊400輸出高電平的本級的柵極驅動信號Gate(n)和高電平的本級的級傳信號G(n)。

在t₄到t₅時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202停止工作、第三反相器204正常工作，從而鎖存高電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300接收高電平的本級的電平信號Q(n)和低電平的時鐘信號CK，輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

在t₅到t₆時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和高電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出低電平的本級的第一控制信號E(n)和高電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202正常工作、第三反相器204停止工作，從而低電平的上一級驅動單元的鎖存模塊輸出的電平信號Q(n-1)經第二反相器和第四反相器進行反相，得到鎖存模塊200的輸出端輸出的低電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

在t₆到t₇時間段內，或非門信號處理模塊100接收到低電平的上一級驅動單元的級傳信號G(n-1)和低電平的下一級驅動單元的級傳信號G(n+1)，那么，或非門信號處理模塊100輸出高電平的本級的第一控制信號E(n)和低電平的本級的第二控制信號XE(n)。在此情況下，第二反相器202停止工作、第三反相器204正常工作，從而鎖存低電平的本級的電平信號Q(n)。那么，與非門信號處理模塊300輸出高電平的本級的處理信號，從而緩沖模塊400輸出低電平的本級的柵極驅動信號Gate(n)和低電平的本級的級傳信號G(n)。

采用上述根據本發(fā)明實施例的陣列基板柵極驅動電路，能夠有效降低功耗，且抗干擾能力較強。

上面已經結合具體實施例描述了本發(fā)明，但是本發(fā)明的實施不限于此。在本發(fā)明的精神和范圍內，本領域技術人員可以進行各種修改和變型，這些修改和變型將落入權利要求限定的保護范圍之內。