專利名稱：電泳顯示設(shè)備及其電源控制方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式涉及一種電泳顯示設(shè)備以及用于控制所述電泳顯示設(shè)備的電源的方法。
背景技術(shù)：
當(dāng)處于電場(chǎng)的條件下時(shí)，帶電材料依照其分子的大小和形狀以及電荷來開始移動(dòng)分子。此現(xiàn)象被稱為“電泳”。近來，正使用電泳來開發(fā)顯示設(shè)備，并且這種顯示設(shè)備作為現(xiàn)有紙質(zhì)媒體或常規(guī)顯示元件的替代物而引起了注意。在美國專利No. 7，012，6000和7，119，772中公開了與電泳顯示相關(guān)的發(fā)明。電泳顯示設(shè)備包括數(shù)據(jù)線、與數(shù)據(jù)線交叉的柵極線(或掃描線)和電泳膜。當(dāng)用于數(shù)據(jù)驅(qū)動(dòng)電路時(shí)，源極驅(qū)動(dòng)IC(也被簡單地稱為“IC”)向數(shù)據(jù)線提供數(shù)據(jù)電壓。用于柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)IC向柵極線順序地提供在柵極高電壓和柵極低電壓之間擺動(dòng)的柵極脈沖(或掃描脈沖)。源極驅(qū)動(dòng)IC可以被安裝到柔性的透明基板上。當(dāng)外部光照射到上面安裝有源極驅(qū)動(dòng)IC的基板上時(shí)，外部光經(jīng)由基板入射到源極驅(qū)動(dòng)IC上，使得在嵌入到源極驅(qū)動(dòng)IC中的晶體管的柵極處生成柵極電壓。當(dāng)外部光照射到晶體管的溝道上時(shí)，從晶體管中可能出現(xiàn)漏電流。從而，在圖像更新之后可能從源極驅(qū)動(dòng)IC輸出不想要的電壓。結(jié)果，如果在電泳顯示設(shè)備的像素上更新圖像之后利用外部光來照明源極驅(qū)動(dòng)IC，那么像素電壓被改變， 從而導(dǎo)致圖像質(zhì)量惡化。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施方式提供了一種電泳顯示設(shè)備和用于所述電泳顯示設(shè)備的電源控制方法，其可以防止在圖像更新之后源極驅(qū)動(dòng)IC的異常輸出。依照一個(gè)實(shí)施方式，本發(fā)明提供了一種電泳顯示設(shè)備，包括顯示面板，包括數(shù)據(jù)線和與所述數(shù)據(jù)線交叉的柵極線；數(shù)據(jù)驅(qū)動(dòng)電路，用于在圖像更新期間產(chǎn)生從正電壓、負(fù)電壓和地電壓中選擇的數(shù)據(jù)電壓并且向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動(dòng)電路，用于在圖像更新期間與所述數(shù)據(jù)電壓同步地向所述柵極線提供柵極脈沖；和控制邏輯電路，用于緊接在圖像更新期間之后根據(jù)所述正電壓和邏輯電源電壓之一的變化來阻斷所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出，其中所述邏輯電源電壓低于所述正電壓并且高于所述地電壓，并且其中所述地電壓低于所述邏輯電源電壓并且高于所述負(fù)電壓。依照另一實(shí)施方式，本發(fā)明提供了一種用于電泳顯示設(shè)備的電源控制方法，所述電泳顯示設(shè)備包括顯示面板，包括數(shù)據(jù)線和與所述數(shù)據(jù)線交叉的柵極線；數(shù)據(jù)驅(qū)動(dòng)電路， 用于在圖像更新期間產(chǎn)生從正電壓、負(fù)電壓和地電壓中選擇的數(shù)據(jù)電壓并且向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；和柵極驅(qū)動(dòng)電路，用于在圖像更新期間與所述數(shù)據(jù)電壓同步地向所述柵極線提供柵極脈沖，所述方法包括緊接在圖像更新期間之后檢測(cè)在所述正電壓和邏輯電源電壓之一中的變化；并且根據(jù)所述正電壓和所述邏輯電源電壓之一的變化來阻斷所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出，其中所述邏輯電源電壓低于所述正電壓并且高于所述地電壓，并且其中所述地電壓低于所述邏輯電源電壓并且高于所述負(fù)電壓。


所包括的附圖提供對(duì)本發(fā)明的進(jìn)一步的理解，附圖合并到本申請(qǐng)中并構(gòu)成本申請(qǐng)的一部分。附圖示出了本發(fā)明的多個(gè)實(shí)施方式，并且連同說明書一起用來解釋本發(fā)明的原理。在附圖中圖1是示出依照一個(gè)實(shí)施方式的電泳顯示設(shè)備的框圖；圖2是詳細(xì)地示出在圖1中所示出的像素中的微囊體結(jié)構(gòu)的視圖；圖3是示出當(dāng)把源極驅(qū)動(dòng)IC安裝到COF基板上時(shí)外部光通過COF基板照射到源極驅(qū)動(dòng)IC上的例子的視圖；圖4是示出通過利用外部光照明源極驅(qū)動(dòng)IC來測(cè)量源極驅(qū)動(dòng)IC的數(shù)據(jù)輸出的測(cè)試結(jié)果的視圖；圖5是示出依照一個(gè)實(shí)施方式的源極驅(qū)動(dòng)IC的電路圖；圖6是示出示例性的斷電序列的波形圖；圖7是示出示例性的斷電序列的波形圖；圖8是詳細(xì)地示出在圖5中所示出的控制邏輯電路50的電路圖；圖9是示出在圖5中所示出的控制邏輯電路50的斷電操作的視圖；圖10是順序地示出依照一個(gè)實(shí)施方式的電源控制方法的流程圖；圖11是依照一個(gè)實(shí)施方式示出通過緊接在圖像更新期間之后用外部光照射源極驅(qū)動(dòng)IC并且測(cè)量源極驅(qū)動(dòng)IC的輸出所獲得的實(shí)驗(yàn)結(jié)果的視圖；以及圖12是示出依照一個(gè)實(shí)施方式的源極驅(qū)動(dòng)IC的電路圖。
具體實(shí)施例方式以下，將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施方式，其中在整個(gè)說明書和附圖中可以使用相同的附圖標(biāo)記來表示相同或基本上相同的元件。如果確定對(duì)公知功能或配置的詳細(xì)描述會(huì)使本發(fā)明的主題不清楚，那么將省略該詳細(xì)描述。圖1是示出依照一個(gè)實(shí)施方式的電泳顯示設(shè)備的框圖。圖2是詳細(xì)地示出在圖1 中所示出的像素中的微囊體結(jié)構(gòu)的視圖。參照?qǐng)D1和2，依照一個(gè)實(shí)施方式的電泳顯示設(shè)備包括顯示面板10，具有采用矩陣模式布置的多個(gè)像素Ce ；數(shù)據(jù)驅(qū)動(dòng)電路12，用于向顯示面板10的數(shù)據(jù)線14提供數(shù)據(jù)電壓；柵極驅(qū)動(dòng)電路13，用于向顯示面板10的柵極線15提供掃描脈沖；控制器11，用于控制驅(qū)動(dòng)電路12和13 ；和電源電路20。如圖2所示，顯示面板10包括在公共電極2和像素電極1之間的多個(gè)微囊體3。 公共電極2由諸如ITO(氧化銦錫)之類的透明材料形成。每個(gè)微囊體3包括帶負(fù)電的白色粒子5和帶正電的黑色粒子4。
數(shù)據(jù)線14在顯示面板10的下基板上與柵極線15相交。下基板由玻璃、金屬或塑料膜形成。在數(shù)據(jù)線和柵極線14和15的交叉處設(shè)置薄膜晶體管(TFT)。TFT的源極連接到數(shù)據(jù)線14，并且TFT的漏極連接到像素Ce的像素電極1。當(dāng)正電壓Vpos被施加到像素 Ce的像素電極1時(shí)，像素Ce顯示黑色灰度級(jí)，并且當(dāng)負(fù)數(shù)據(jù)電壓被施加到像素Ce的像素電極1時(shí)，像素Ce顯示白色灰度級(jí)。在圖像更新期間數(shù)據(jù)被重新寫入到像素Ce。在圖像更新之后，像素Ce保持當(dāng)前寫入的數(shù)據(jù)的灰度級(jí)，直到完成下次更新為止。TFT的柵極連接到柵極線15。響應(yīng)于來自柵極線15的掃描脈沖，TFT導(dǎo)通以選擇一行像素Ce來執(zhí)行顯示并且把數(shù)據(jù)電壓從數(shù)據(jù)線14提供到所選像素Ce的像素電極1。在顯示面板10的上透明基板上形成公共電極線16以便向所有像素同時(shí)提供公共電壓Vcom。 上基板由玻璃或塑料膜形成。數(shù)據(jù)驅(qū)動(dòng)電路12包括多個(gè)源極驅(qū)動(dòng)IC，用于使用晶體管和電平移位器輸出正電壓Vpos、負(fù)電壓Vneg和地電壓Vss中的任何一個(gè)，如圖7和8所示。在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“012”時(shí)，源極驅(qū)動(dòng)IC輸出正電壓Vpos = +15V，并且在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“102”時(shí)源極驅(qū)動(dòng)IC輸出負(fù)數(shù)據(jù)電壓Vneg =-15V。此外，在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“002”或“112”時(shí)源極驅(qū)動(dòng)IC輸出地電壓Vss = 0V。據(jù)此，在圖像更新的過程中，源極驅(qū)動(dòng)IC響應(yīng)于從控制器11 輸入的數(shù)字?jǐn)?shù)據(jù)來選擇三個(gè)相電壓Vpos、Vneg和Vss中的任何一個(gè)作為數(shù)據(jù)電壓并且向相應(yīng)的數(shù)據(jù)線14輸出所選的電壓。從源極驅(qū)動(dòng)IC輸出的電壓經(jīng)由數(shù)據(jù)線14和TFT被提供到像素Ce的像素電極1。柵極驅(qū)動(dòng)電路13包括多個(gè)柵極驅(qū)動(dòng)IC。柵極驅(qū)動(dòng)IC包括移位寄存器、用于把來自移位寄存器的輸出信號(hào)的擺動(dòng)寬度轉(zhuǎn)換為適于驅(qū)動(dòng)TFT的擺動(dòng)寬度的電平移位器以及連接在電平移位器和柵極線15之間的輸出緩存器。在圖像更新期間柵極驅(qū)動(dòng)電路13與提供到數(shù)據(jù)線14的數(shù)據(jù)電壓同步地依次輸出掃描脈沖。掃描脈沖在正柵極電壓GVDD和負(fù)柵極電壓GVEE之間擺動(dòng)。控制器11接收水平/垂直同步信號(hào)V和H以及主時(shí)鐘信號(hào)CLK，以產(chǎn)生用于控制驅(qū)動(dòng)電路12和13的操作時(shí)序的控制信號(hào)?？刂菩盘?hào)包括用于控制數(shù)據(jù)驅(qū)動(dòng)電路12的操作時(shí)序的源極時(shí)序控制信號(hào)以及用于控制柵極驅(qū)動(dòng)電路13的操作時(shí)序的柵極時(shí)序控制信號(hào)?？刂破?1使用查找表和用于存儲(chǔ)輸入圖像的幀存儲(chǔ)器來依照像素的當(dāng)前灰度級(jí)狀態(tài)和待更新的像素的下一狀態(tài)向源極驅(qū)動(dòng)IC提供為每個(gè)數(shù)據(jù)灰度級(jí)設(shè)置的數(shù)字?jǐn)?shù)據(jù)，其中在查找表中設(shè)置有數(shù)據(jù)電壓的波形。電源電路20使用響應(yīng)于在開啟電泳顯示設(shè)備的電源時(shí)輸入的輸入電壓Vin而驅(qū)動(dòng)的DC-DC轉(zhuǎn)換器來產(chǎn)生驅(qū)動(dòng)電壓Vcc、Vcom、Vpos、Vneg、GVDD和GVEE。邏輯電源電壓Vcc 是用于驅(qū)動(dòng)控制器11的應(yīng)用專用集成電路(ASIC)、數(shù)據(jù)驅(qū)動(dòng)電路12的源極驅(qū)動(dòng)IC以及柵極驅(qū)動(dòng)電路13的柵極驅(qū)動(dòng)IC所必需的邏輯電壓，并且例如是3. 3V DC電壓。正數(shù)據(jù)電壓 Vpos例如是+15V DC電壓，負(fù)電壓Vneg例如是-15V DC電壓。公共電壓Vcom例如是在OV 和-2V之間的DC電壓。負(fù)柵極電壓GVEE例如是-20V DC電壓。正柵極電壓例如是+22V DC電壓。數(shù)據(jù)驅(qū)動(dòng)電路12的源極驅(qū)動(dòng)IC被安裝在COF (膜上芯片)1 上，如圖3所示。當(dāng)利用外部光來照明COF 12a時(shí)，通過源極驅(qū)動(dòng)IC的底表面和COF的基板使光束入射到被嵌入在源極驅(qū)動(dòng)IC中的晶體管的溝道上。從而，從晶體管中產(chǎn)生漏電流。為了更新顯示面板10上的圖像，可以應(yīng)用任何已知的方法。在圖像更新期間之后，數(shù)據(jù)驅(qū)動(dòng)電路12不會(huì)產(chǎn)生任何輸出，以便不影響像素Ce。數(shù)據(jù)驅(qū)動(dòng)電路12的源極驅(qū)動(dòng) IC包括電平移位器。盡管緊接在圖像更新期間之后斷開在源極驅(qū)動(dòng)IC中的電平移位器的輸入電壓，不過由于在電平移位器中的剩余電荷，緊接在圖像更新期間之后可能從電平移位器中產(chǎn)生異常輸出。電平移位器的輸出被施加到源極驅(qū)動(dòng)IC中的晶體管。因?yàn)樵趫D像更新期間之后從電平移位器輸出不想要的電壓并且沒有完全斷開包括Vpos、Vneg和Vss的源極驅(qū)動(dòng)IC的電壓，所以當(dāng)外部光入射到源極驅(qū)動(dòng)IC中的晶體管上時(shí)，晶體管立即升高了源極驅(qū)動(dòng)IC的輸出端子的電壓。圖4示出了通過利用外部光照明源極驅(qū)動(dòng)IC來測(cè)量源極驅(qū)動(dòng)IC的數(shù)據(jù)輸出的測(cè)試結(jié)果。緊接在圖像更新期間之后，依照如圖4所示的預(yù)定斷電序列，正電壓Vpos和負(fù)電壓Vneg下降至0V。盡管緊接在圖像更新期間之后減小了正電壓Vpos，不過當(dāng)正電壓Vpos 高于OV時(shí)，從電平移位器中會(huì)產(chǎn)生異常輸出，并且當(dāng)外部光照射到源極驅(qū)動(dòng)IC上時(shí)，漏電流流經(jīng)源極驅(qū)動(dòng)IC的晶體管的溝道，使得如圖4所示源極驅(qū)動(dòng)IC的輸出升高到大約1. 9V, 由此對(duì)圖像質(zhì)量產(chǎn)生負(fù)面影響。本發(fā)明的實(shí)施方式使用如圖5和7所示的控制邏輯電路緊接在圖像更新期間之后迅速阻斷了在源極驅(qū)動(dòng)IC中的晶體管和電平移位器之間的電流路徑。圖5是示出依照一個(gè)實(shí)施方式的源極驅(qū)動(dòng)IC的電路圖。參照?qǐng)D5，數(shù)據(jù)驅(qū)動(dòng)電路12的源極驅(qū)動(dòng)IC包括第一到第三電平移位器5254和 56 ；第一到第三晶體管Pl、Nl和N2 ；第一到第三開關(guān)SWl、SW2和SW3 ；控制邏輯電路50和內(nèi)部電壓產(chǎn)生電路。在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“012”時(shí)第一電平移位器52輸出負(fù)電壓Vneg。第一開關(guān)SWl連接在第一電平移位器52的輸出端子和第二晶體管Pl的柵極之間。第一開關(guān)SWl在控制邏輯電路50的控制下導(dǎo)通/斷開在第一電平移位器52的輸出端子和第二晶體管Pl的柵極之間的電流路徑。在圖像更新期間第一開關(guān)SWl在第一電平移位器52的輸出端子和第一晶體管Pl的柵極之間形成電流路徑。緊接在圖像更新期間之后第一開關(guān)SWl阻斷在第一電平移位器52的輸出端子和第一晶體管Pl的柵極之間的電流路徑。第一開關(guān)SWl可以被實(shí)現(xiàn)為MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。第一晶體管Pl被實(shí)現(xiàn)為P型M0SFET。第一晶體管Pl的柵極連接到第一開關(guān)SW1， 并且其漏極連接到源極驅(qū)動(dòng)IC的輸出端子。正電壓Vpos被提供到第一晶體管Pl的源極。在圖像更新的過程中(在此期間第一開關(guān)SWl保持導(dǎo)通(ON)狀態(tài))，依照從第一電平移位器52輸入的負(fù)電壓Vneg導(dǎo)通第一晶體管Pl，以便通過源極驅(qū)動(dòng)IC的輸出端子向數(shù)據(jù)線14提供正電壓Vpos。與此相對(duì)照，緊接在圖像更新期間之后(在此期間第一開關(guān) SWl被關(guān)斷)，第一晶體管Pl的柵極浮置，使得第一晶體管Pl截止。當(dāng)?shù)谝痪w管Pl的柵極浮置時(shí)，即使當(dāng)外部光照射到第一晶體管Pl的溝道上時(shí)，在溝道處也不會(huì)產(chǎn)生或幾乎不產(chǎn)生漏電流。據(jù)此，緊接在圖像更新期間之后沒有或幾乎沒有電壓通過第一晶體管Pl被提供給源極驅(qū)動(dòng)IC的輸出端子。在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“102”時(shí)第二電平移位器M輸出正電壓Vpos。第二開關(guān)SW2連接在第二電平移位器M的輸出端子和第二晶體管m的柵極之間。在控制邏輯電路50的控制下，第二開關(guān)SW2導(dǎo)通/斷開在第二電平移位器M的輸出端子和第二晶體管W的柵極之間的電流路徑。在圖像更新期間第二開關(guān)SW2在第二電平移位器M的輸出端子和第二晶體管W的柵極之間形成電流路徑。緊接在圖像更新期間之后，第二開關(guān)SW2阻斷在第二電平移位器M的輸出端子和第二晶體管m的柵極之間的電流路徑。第二開關(guān)SW2可以被實(shí)現(xiàn)為M0SFET。第二晶體管m被實(shí)現(xiàn)為η型M0SFET。第二晶體管附的柵極連接到第二開關(guān)SW2， 并且其漏極連接到源極驅(qū)動(dòng)IC的輸出端子。向第二晶體管的源極提供負(fù)電壓Vneg。在圖像更新的過程中(在此期間第二開關(guān)SW2保持導(dǎo)通(ON)狀態(tài))，依照從第二電平移位器M輸入的正電壓Vp0s導(dǎo)通第二晶體管m，以便通過源極驅(qū)動(dòng)ic的輸出端子向數(shù)據(jù)線14提供負(fù)電壓Vneg。與此相對(duì)照，緊接在圖像更新期間之后(在此期間第二開關(guān) SW2被關(guān)斷)，第二晶體管m的柵極浮置，使得第二晶體管m截止。當(dāng)?shù)诙w管m的柵極浮置時(shí)，即使當(dāng)外部光照射到第二晶體管m的溝道上時(shí)，在溝道處也不會(huì)產(chǎn)生或幾乎不產(chǎn)生漏電流。據(jù)此，緊接在圖像更新期間之后，沒有或幾乎沒有電壓通過第二晶體管m被提供給源極驅(qū)動(dòng)ic的輸出端子。在圖像更新期間當(dāng)從控制器11輸入的數(shù)字?jǐn)?shù)據(jù)是“002”或“112”時(shí)第三電平移位器56輸出正電壓Vpos。第三開關(guān)SW3連接在第三電平移位器56的輸出端子和第三晶體管N2的柵極之間。第三開關(guān)SW3在控制邏輯電路50的控制下導(dǎo)通/斷開在第三電平移位器56的輸出端子和第三晶體管N2的柵極之間的電流路徑。在圖像更新期間第三開關(guān)SW3 在第三電平移位器56的輸出端子和第三晶體管N2的柵極之間形成電流路徑。緊接在圖像更新期間之后第三開關(guān)SW3阻斷在第三電平移位器56的輸出端子和第三晶體管N2的柵極之間的電流路徑。第三開關(guān)SW3可以被實(shí)現(xiàn)為M0SFET。第三晶體管N2被實(shí)現(xiàn)為η型M0SFET。第三晶體管Ν2的柵極連接到第三開關(guān)SW3， 并且其漏極連接到源極驅(qū)動(dòng)IC的輸出端子。向第三晶體管Ν2的源極提供地電壓Vss。在圖像更新的過程中(在此期間第三開關(guān)SW3保持導(dǎo)通(ON)狀態(tài))，依照從第三電平移位器56輸入的正電壓Vpos導(dǎo)通第三晶體管N2，以便通過源極驅(qū)動(dòng)IC的輸出端子向數(shù)據(jù)線14提供地電壓Vss。與此相對(duì)照，緊接在圖像更新期間之后(在此期間第三開關(guān) SW3被關(guān)斷)，第三晶體管N2的柵極浮置，使得第三晶體管N2截止。當(dāng)?shù)谌w管N2的柵極浮置時(shí)，即使當(dāng)外部光照射到第三晶體管N2的溝道上時(shí)，在溝道處也不會(huì)產(chǎn)生或幾乎不產(chǎn)生漏電流。據(jù)此，緊接在圖像更新期間之后，沒有或幾乎沒有電壓通過第三晶體管N2被提供給源極驅(qū)動(dòng)IC的輸出端子。控制邏輯電路50比較正電壓Vpos、負(fù)電壓Vneg和邏輯電源電壓Vcc并且根據(jù)比較結(jié)果確定當(dāng)前的操作狀態(tài)是圖像更新還是圖像保持?？刂七壿嬰娐?0在圖像更新的過程中導(dǎo)通第一到第三開關(guān)SW1、SW2和SW3。相反，緊接在圖像更新期間之后，控制邏輯電路 50檢測(cè)到正電壓Vpos或邏輯電源電壓Vcc中的變化，從而關(guān)斷第一到第三開關(guān)SWl、SW2和 SW3。在圖像更新期間，正電壓Vpos保持+15V，并且負(fù)電壓Vneg保持-15V。在圖像更新期間，邏輯電源電壓Vcc保持3. 3V。緊接在圖像更新期間之后，依照在電源電路20中預(yù)置的斷電序列，斷開正和負(fù)電壓Vpos和Vneg。緊接在圖像更新期間之后的斷電序列可以借助各種方法來設(shè)置。例如，如圖6所示，緊接在圖像更新期間之后，電源電路20切斷(或斷開)電壓Vpos和Vneg的輸出，使得電壓Vpos和Vneg接近OV并且把邏輯電源電壓Vcc保持為 3. 3V。依照一個(gè)實(shí)施方式，作為斷電序列方法，如圖7所示，緊接在圖像更新期間之后，電源電路20切斷電壓Vpos、Vneg和Vcc的輸出，使得電壓Vpos、Vneg和Vcc收縮(astringent) 到OV0在如圖6所示的斷電序列中，即使在圖像更新期間之后邏輯電源電壓Vcc也保持在3. 3V，而緊接在圖像更新期間之后斷開正和負(fù)電壓Vpos和Vneg。在這種情況下，控制邏輯電路50把邏輯電源電壓Vcc與正電壓Vpos相比較，并且當(dāng)正電壓Vpos被降低到小于邏輯電源電壓Vcc時(shí)關(guān)斷第一到第三開關(guān)SW1、SW2和SW3以便切斷源極驅(qū)動(dòng)IC的驅(qū)動(dòng)電壓 Vpos>Vneg 禾口 Vss0在如圖7所示的斷電序列中，在基本上相同的時(shí)間點(diǎn)使正電壓Vpos、負(fù)電壓Vneg 和邏輯電源電壓Vcc放電，由此接近0V。在此過程中，由于邏輯電源電壓Vcc低于正電壓 Vpos，所以邏輯電源電壓Vcc比正電壓Vpos更快速地到達(dá)0V。在這種情況下，當(dāng)邏輯電源電壓Vcc被降低到小于預(yù)置的內(nèi)部電壓Vint時(shí)，控制邏輯電路50關(guān)斷開關(guān)SW1、SW2和SW3 以便切斷源極驅(qū)動(dòng)IC的驅(qū)動(dòng)電壓Vpos、Vneg和Vss。參照?qǐng)D5，內(nèi)部電壓產(chǎn)生電路被配置為包括第一和第二電阻器Rl和R2的分壓器。 第一和第二電阻器Rl和R2按照電阻比來劃分正電壓Vpos以便產(chǎn)生內(nèi)部電壓Vint。內(nèi)部電壓高于OV并且低于邏輯電源電壓Vcc，例如內(nèi)電壓是1.2V。圖8是詳細(xì)地示出在圖5中所示出的控制邏輯電路50的電路圖。圖9是示出在圖5中所示出的控制邏輯電路50的斷電操作的視圖。參照?qǐng)D8和9，控制邏輯電路50包括第一和第二比較器81和82以及或(OR)門。第一比較器81把正電壓Vpos和邏輯電源電壓Vcc相互比較，并且當(dāng)比較結(jié)果表明正電壓Vpos高于邏輯電源電壓Vcc時(shí)，產(chǎn)生第一邏輯值的輸出。與此相對(duì)照，在圖像更新期間之后當(dāng)斷開正電壓Vpos使得正電壓Vpos被降低到小于邏輯電源電壓Vcc時(shí)，第一比較器81產(chǎn)生第二邏輯值的輸出。第二比較器82把邏輯電源電壓Vcc和內(nèi)部電壓Vint相互比較，并且當(dāng)比較結(jié)果表明邏輯電源電壓Vcc高于內(nèi)部電壓Vint時(shí)，產(chǎn)生第一邏輯值的輸出。與此相對(duì)照，在圖像更新期間之后當(dāng)邏輯電源電壓Vcc被斷開以小于內(nèi)部電壓Vint時(shí)，第二比較器82產(chǎn)生第二邏輯值的輸出。OR門對(duì)第一比較器81的輸出和第二比較器82的輸出執(zhí)行OR操作并且把結(jié)果提供到開關(guān)SW1、SW2和SW3的控制端子作為開關(guān)控制信號(hào)。第一邏輯值為高，例如“1”，并且第二邏輯值為低，例如“O”。當(dāng)從控制邏輯電路50 輸出的開關(guān)控制信號(hào)的邏輯值為第一邏輯值時(shí)導(dǎo)通開關(guān)SW1、SW2和SW3，并且響應(yīng)于第二邏輯值的開關(guān)控制信號(hào)關(guān)斷開關(guān)SW1、SW2和SW3。如圖9所示，緊接在圖像更新期間之后當(dāng)正電壓Vpos被降低到小于邏輯電源電壓 Vcc時(shí)控制邏輯電路50關(guān)斷開關(guān)SW1、SW2和SW3，以便切斷從源極驅(qū)動(dòng)IC輸出的電壓。控制邏輯電路50和內(nèi)部電壓產(chǎn)生電路被嵌入在控制器11中或者以獨(dú)立的模塊提供。圖10是順序地示出依照一個(gè)實(shí)施方式的電源控制方法的流程圖。參照?qǐng)D10，依照一個(gè)實(shí)施方式，在數(shù)據(jù)關(guān)閉(DATA OFF)的情況下，電源控制方法把正電壓Vpos與邏輯電源電壓Vcc相比較并且當(dāng)比較結(jié)果表明正電壓Vpos被降低到小于邏輯電源電壓Vcc時(shí)，強(qiáng)制地切斷源極驅(qū)動(dòng)IC的輸出(步驟Si，S2和S4)。依照一個(gè)實(shí)施方式，電源控制方法把邏輯電源電壓Vcc與內(nèi)部電壓Vint相比較并且當(dāng)比較結(jié)果表明邏輯電源電壓Vcc被降低到小于內(nèi)部電壓Vint時(shí)，強(qiáng)制地切斷源極驅(qū)動(dòng) IC的輸出(步驟Si，S3和S4)。圖11依照一個(gè)實(shí)施方式示出了通過緊接在圖像更新期間之后用外部光照射源極驅(qū)動(dòng)IC并且測(cè)量源極驅(qū)動(dòng)IC的輸出所獲得的實(shí)驗(yàn)結(jié)果。通過使用這種方法，本發(fā)明的實(shí)施方式緊接在圖像更新期間之后切斷在被嵌入到源極驅(qū)動(dòng)IC中的電平移位器和晶體管的柵極之間的電流路徑。結(jié)果，即使緊接在圖像更新期間之后電平移位器產(chǎn)生輸出并且外部光入射到晶體管上，本發(fā)明的實(shí)施方式也可以防止源極驅(qū)動(dòng)IC產(chǎn)生異常輸出。圖12是示出依照一個(gè)實(shí)施方式的源極驅(qū)動(dòng)IC的電路圖。參照?qǐng)D12，數(shù)據(jù)驅(qū)動(dòng)電路12的源極驅(qū)動(dòng)IC包括第一到第三電平移位器5254和 56 ；第一到第三晶體管Pl、m和N2 ；開關(guān)SW ；控制邏輯電路60和內(nèi)部電壓產(chǎn)生電路。依照本實(shí)施方式，除開關(guān)SW和控制邏輯電路60之外的元件與在以上實(shí)施方式中的元件相同或基本上相同。開關(guān)SW導(dǎo)通/斷開連接到源極驅(qū)動(dòng)IC的輸出端子的電流路徑。 據(jù)此在此實(shí)施方式中，在電平移位器5254和56與晶體管Pl、m和N2之間不存在開關(guān)?？刂七壿嬰娐?0的構(gòu)造和操作與在圖8到10中所示出的那些構(gòu)造和操作相同或基本上相同?？刂七壿嬰娐?0比較源極驅(qū)動(dòng)IC的驅(qū)動(dòng)電壓并且根據(jù)比較結(jié)果緊接在圖像更新期間之后使源極驅(qū)動(dòng)IC的輸出端子處于開放狀態(tài)。據(jù)此，即使當(dāng)從電平移位器52、54 和56產(chǎn)生輸出并且外部光照射到晶體管PI、Nl和N2時(shí)，源極驅(qū)動(dòng)IC也無法產(chǎn)生任何輸出ο如上所述，本發(fā)明的實(shí)施方式緊接在圖像更新期間之后根據(jù)正電壓和邏輯電源電壓之一切斷數(shù)據(jù)驅(qū)動(dòng)電路的輸出，從而防止在圖像更新期間之后源極驅(qū)動(dòng)IC的異常輸出。盡管已經(jīng)參考本發(fā)明的多個(gè)示例性實(shí)施方式描述了實(shí)施方式，但是應(yīng)當(dāng)理解所屬領(lǐng)域的技術(shù)人員能夠設(shè)計(jì)出落入本申請(qǐng)說明書原理范圍之內(nèi)的多種其它修改和實(shí)施方式。 更具體地，在本申請(qǐng)說明書、附圖和權(quán)利要求書的范圍之內(nèi)，對(duì)于組成部件和/或主題組合布置的布置方式可以進(jìn)行各種變型和修改。除了組成部件和/或布置方式的變型和修改之夕卜，替代使用對(duì)于所屬領(lǐng)域的技術(shù)人員來說也將是顯而易見的。
權(quán)利要求
1.一種電泳顯示設(shè)備，包括顯示面板，包括數(shù)據(jù)線和與所述數(shù)據(jù)線交叉的柵極線；數(shù)據(jù)驅(qū)動(dòng)電路，用于在圖像更新期間產(chǎn)生從正電壓、負(fù)電壓和地電壓中選擇的數(shù)據(jù)電壓并且向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動(dòng)電路，用于在圖像更新期間與所述數(shù)據(jù)電壓同步地向所述柵極線提供柵極脈沖；和控制邏輯電路，用于緊接在圖像更新期間之后根據(jù)所述正電壓和邏輯電源電壓之一的變化來阻斷所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出，其中所述邏輯電源電壓低于所述正電壓并且高于所述地電壓，并且其中所述地電壓低于所述邏輯電源電壓并且高于所述負(fù)電壓。
2.如權(quán)利要求1所述的電泳顯示設(shè)備，其中所述數(shù)據(jù)驅(qū)動(dòng)電路包括 第一電平移位器，用于響應(yīng)于輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一； 第二電平移位器，用于響應(yīng)于所述輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一； 第三電平移位器，用于響應(yīng)于所述輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一；第一晶體管，用于響應(yīng)于所述第一電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述正電壓；第二晶體管，用于響應(yīng)于所述第二電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述負(fù)電壓；第三晶體管，用于響應(yīng)于所述第三電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述地電壓；第一開關(guān)，用于在所述控制邏輯電路的控制下導(dǎo)通/斷開在所述第一電平移位器的輸出端子和所述第一晶體管的柵極之間的電流路徑；第二開關(guān)，用于在所述控制邏輯電路的控制下導(dǎo)通/斷開在所述第二電平移位器的輸出端子和所述第二晶體管的柵極之間的電流路徑；和第三開關(guān)，用于在所述控制邏輯電路的控制下導(dǎo)通/斷開在所述第三電平移位器的輸出端子和所述第三晶體管的柵極之間的電流路徑。
3.如權(quán)利要求2所述的電泳顯示設(shè)備，其中當(dāng)所述正電壓被降低到小于所述邏輯電源電壓時(shí)所述控制邏輯電路關(guān)斷所述開關(guān)。
4.如權(quán)利要求2所述的電泳顯示設(shè)備，還包括內(nèi)部電壓產(chǎn)生電路，用于劃分所述正電壓以產(chǎn)生低于所述邏輯電源電壓并且高于所述地電壓的內(nèi)部電壓，其中當(dāng)所述邏輯電源電壓被降低到小于所述內(nèi)部電壓時(shí)所述控制邏輯電路關(guān)斷所述開關(guān)。
5.如權(quán)利要求1所述的電泳顯示設(shè)備，其中所述數(shù)據(jù)驅(qū)動(dòng)電路包括 第一電平移位器，用于響應(yīng)于輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一； 第二電平移位器，用于響應(yīng)于所述輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一； 第三電平移位器，用于響應(yīng)于所述輸入數(shù)據(jù)來輸出所述正電壓和所述負(fù)電壓之一；第一晶體管，用于響應(yīng)于所述第一電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述正電壓；第二晶體管，用于響應(yīng)于所述第二電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述負(fù)電壓；第三晶體管，用于響應(yīng)于所述第三電平移位器的輸出電壓向所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子輸出所述地電壓；第一開關(guān)，用于在所述控制邏輯電路的控制下導(dǎo)通/斷開在所述第一電平移位器的輸出端子和所述第一晶體管的柵極之間的電流路徑；和開關(guān)，用于在所述控制邏輯電路的控制下導(dǎo)通/斷開在所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出端子和所述晶體管之間的電流路徑。
6.如權(quán)利要求5所述的電泳顯示設(shè)備，其中當(dāng)所述正電壓被降低到小于所述邏輯電源電壓時(shí)所述控制邏輯電路關(guān)斷所述開關(guān)。
7.如權(quán)利要求5所述的電泳顯示設(shè)備，還包括內(nèi)部電壓產(chǎn)生電路，用于劃分所述正電壓以產(chǎn)生低于所述邏輯電源電壓并且高于所述地電壓的內(nèi)部電壓，其中當(dāng)所述邏輯電源電壓被降低到小于所述內(nèi)部電壓時(shí)所述控制邏輯電路關(guān)斷所述開關(guān)。
8.如權(quán)利要求7所述的電泳顯示設(shè)備，還包括控制器，用于向所述數(shù)據(jù)驅(qū)動(dòng)電路提供數(shù)字?jǐn)?shù)據(jù)并且控制所述數(shù)據(jù)驅(qū)動(dòng)電路和所述柵極驅(qū)動(dòng)電路的操作時(shí)序，其中所述控制邏輯電路和所述內(nèi)部電壓產(chǎn)生電路被嵌入在所述數(shù)據(jù)驅(qū)動(dòng)電路和所述控制器之一中。
9.一種用于電泳顯示設(shè)備的電源控制方法，所述電泳顯示設(shè)備包括顯示面板，包括數(shù)據(jù)線和與所述數(shù)據(jù)線交叉的柵極線；數(shù)據(jù)驅(qū)動(dòng)電路，用于在圖像更新期間產(chǎn)生從正電壓、 負(fù)電壓和地電壓中選擇的數(shù)據(jù)電壓并且向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；和柵極驅(qū)動(dòng)電路，用于在圖像更新期間與所述數(shù)據(jù)電壓同步地向所述柵極線提供柵極脈沖，所述方法包括緊接在圖像更新期間之后檢測(cè)在所述正電壓和邏輯電源電壓之一中的變化；并且根據(jù)所述正電壓和所述邏輯電源電壓之一的變化來阻斷所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出，其中所述邏輯電源電壓低于所述正電壓并且高于所述地電壓，并且其中所述地電壓低于所述邏輯電源電壓并且高于所述負(fù)電壓。
10.如權(quán)利要求9所述的電源控制方法，其中當(dāng)所述正電壓被降低到小于所述邏輯電源電壓時(shí)執(zhí)行對(duì)所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出的阻斷。
11.如權(quán)利要求9所述的電源控制方法，還包括產(chǎn)生低于所述邏輯電源電壓并且高于所述地電壓的內(nèi)部電壓，其中當(dāng)所述邏輯電源電壓被降低到小于所述內(nèi)部電壓時(shí)執(zhí)行對(duì)所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出的阻斷。
全文摘要
本發(fā)明提供了一種電泳顯示設(shè)備及其電源控制方法。所述電泳顯示設(shè)備包括顯示面板，包括數(shù)據(jù)線和與所述數(shù)據(jù)線交叉的柵極線；數(shù)據(jù)驅(qū)動(dòng)電路，用于在圖像更新期間產(chǎn)生從正電壓、負(fù)電壓和地電壓中選擇的數(shù)據(jù)電壓并且向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動(dòng)電路，用于在圖像更新期間與所述數(shù)據(jù)電壓同步地向所述柵極線提供柵極脈沖；和控制邏輯電路，用于緊接在圖像更新期間之后根據(jù)所述正電壓和邏輯電源電壓之一的變化來阻斷所述數(shù)據(jù)驅(qū)動(dòng)電路的輸出，其中所述邏輯電源電壓低于所述正電壓并且高于所述地電壓，并且其中所述地電壓低于所述邏輯電源電壓并且高于所述負(fù)電壓。
文檔編號(hào)G09G3/34GK102467886SQ20111035125
公開日2012年5月23日 申請(qǐng)日期2011年11月4日 優(yōu)先權(quán)日2010年11月9日
發(fā)明者李成勛 申請(qǐng)人:樂金顯示有限公司