專利名稱：Mems顯示裝置及驅(qū)動此裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明的技術(shù)領(lǐng)域涉及微機電系統(tǒng)(MEMS)。
背景技術(shù)：
微機電系統(tǒng)(MEMQ包括微機械元件、激勵器及電子元件。微機械元件可采用沉積、蝕刻或其他可蝕刻掉襯底及/或所沉積材料層的若干部分或可添加若干層以形成電和機電裝置的微機械加工工藝制成。一種類型的MEMS裝置被稱為干涉式調(diào)制器。干涉式調(diào)制器可包含一對導電板，其中的一或二者均可全部或部分地透明及/或為反射性，且在施加一個適當?shù)碾娦盘枙r能夠相對運動。其中一個板可包含一沉積在一襯底上的靜止層，另一個板可包含一通過一氣隙與該靜止層隔開的金屬薄膜。上述裝置具有廣泛的應(yīng)用范圍， 且在此項技術(shù)中，利用及/或修改這些類型裝置的特性、以使其性能可用于改善現(xiàn)有產(chǎn)品及制造目前尚未開發(fā)的新產(chǎn)品將頗為有益。

發(fā)明內(nèi)容
本發(fā)明的系統(tǒng)、方法及裝置均具有多個方面，任一單個方面均不能單獨決定其所期望的特性?，F(xiàn)在，將對其更主要的特性進行簡要論述，此并不限定本發(fā)明的范圍。在查看這一說明，尤其是在閱讀了標題為“具體實施方式
”的部分之后，人們即可理解本發(fā)明的器件如何提供優(yōu)于其他顯示裝置的優(yōu)點。在一第一實施例中，本發(fā)明包括一種設(shè)置于電極行與列的交叉點處的光調(diào)制器陣列，該陣列包括一襯底、至少一個由一第一電阻表征的第一電極、及至少一個第二電極，所述至少一個第二電極由一第二電阻表征并與所述至少一個第一電極相交叉以在每一交叉點處形成一光調(diào)制器。所述第二電阻小于所述第一電阻。一驅(qū)動電路包括一電連接至所述至少一個第一電極與所述至少一個第二電極中每一者的輸出端。所述驅(qū)動電路經(jīng)配置以在一第一階段期間對所述至少一個第一電極施加一第一電壓并在一第二階段期間對所述至少一個第一電極施加一第二電壓。所述驅(qū)動電路還將在所述第一階段期間對所述至少一個第二電極施加一第三電壓并在所述第二階段期間對所述至少一個第二電極施加一第四電壓，其中所述第三電壓與所述第四電壓之間的變換的進行快于所述光調(diào)制器的機械響應(yīng)時間。所述第一電壓與所述第二電壓之差的絕對值小于所述第三電壓與所述第四電壓之差的絕對值。另外，所述第一電壓與所述第三電壓之差為一第一極性，而所述第二電壓與所述第四電壓之差為一與所述第一極性相反的第二極性。在另一實施例中，一種裝置包括光調(diào)制構(gòu)件，其設(shè)置于電極行與列的交叉點處；以及用于激勵所述光調(diào)制構(gòu)件的第一構(gòu)件，所述第一激勵構(gòu)件由一第一電阻表征；及用于激勵所述光調(diào)制構(gòu)件的第二構(gòu)件，所述第二激勵構(gòu)件由一第二電阻表征。所述第二電阻小于所述第一電阻。所述裝置還包括用于在一第一階段期間對所述至少一個第一電極施加一第一電壓且在一第二階段期間對所述至少一個第一電極施加一第二電壓的構(gòu)件。所述裝置還包括用于在所述第一階段期間對所述至少一個第二電極施加一第三電壓且在所述第二階段期間對所述至少一個第二電極施加一第四電壓的構(gòu)件，其中所述第三電壓與所述第四電壓之間的變換的進行快于所述光調(diào)制器的機械響應(yīng)時間。在該實施例中，所述第一電壓與所述第二電壓之差的絕對值小于所述第三電壓與所述第四電壓之差的絕對值，且所述第一電壓與所述第三電壓之差為一第一極性，而所述第二電壓與所述第四電壓之差為一與所述第一極性相反的第二極性。在另一實施例中，一種驅(qū)動一設(shè)置于電極行與電極列的交叉點處的光調(diào)制器陣列的方法包括在一第一階段期間通過在至少一個光調(diào)制器兩端施加一具有一第一極性的第一電位差來激勵所述至少一個光調(diào)制器，其中所述第一電位差大于一預(yù)定閾值。所述方法還包括在一第二階段期間通過在所述至少一個光調(diào)制器兩端施加一具有所述第一極性的第二電位差來使所述至少一個光調(diào)制器保持處于受激勵狀態(tài)，其中所述第二電位大體等于所述預(yù)定閾值。在一第三階段期間在所述至少一個光調(diào)制器兩端施加一為一第二極性的第三電位差，所述第二極性與所述第一極性相反。所述電極列或所述電極行中的一者由一第一導電率表征并經(jīng)受所述第一階段與所述第三階段之間的一第一電壓差，且所述電極列或所述電極行中的另一者由一第二導電率表征并經(jīng)受所述第一階段與所述第三階段之間的一第二電位差。所述第一導電率大于所述第二導電率，且所述第一電壓差大于所述第二電壓差。在另一實施例中，一種顯示器包括至少一個驅(qū)動電路及一包含復數(shù)個雙穩(wěn)元件的陣列。所述雙穩(wěn)元件中的每一個均連接至一列線及一行線，且經(jīng)配置以由所述驅(qū)動電路驅(qū)動。復數(shù)個電路連接于所述驅(qū)動電路與所述列線及所述行線中的每一者之間。所述電路經(jīng)配置以將所述陣列與所述驅(qū)動電路電隔離。在另一實施例中，一種顯示裝置包括驅(qū)動構(gòu)件，其用于驅(qū)動一包含復數(shù)個雙穩(wěn)元件的陣列，其中所述雙穩(wěn)元件中的每一者均連接至一列線及一行線。所述顯示器還包括用于將所述陣列與所述驅(qū)動構(gòu)件電隔離的構(gòu)件。在另一實施例中，一種使用一顯示器的方法包括對一雙穩(wěn)元件陣列施加一偏壓， 并將所述雙穩(wěn)元件陣列與至少一個驅(qū)動電路電隔離。在本發(fā)明的另一實施例中，一種顯示系統(tǒng)包括一微機電像素陣列，及經(jīng)配置以對所述像素施加電信號的行及列驅(qū)動器電路。還提供一傳感器，其經(jīng)配置以感測對所述電信號中一者或多者的一電容相關(guān)響應(yīng)。在另一實施例中，一種顯示系統(tǒng)包括用于對一微機電像素陣列施加電信號的構(gòu)件，及用于確定對所述電信號中一者或多者的一電容相關(guān)響應(yīng)的構(gòu)件。在另一實施例中，提供一種確定一微機電裝置陣列中一所選微機電裝置的工作狀態(tài)的方法，所述微機電裝置陣列以行及列形式形成于一系列行電極與一系列列電極的交叉點處。所述方法包括使所述陣列中除連接至所述所選裝置的列電極以外的實質(zhì)每一列電極與所述列驅(qū)動器電路隔離，并使所述陣列中除連接至所述所選裝置的行電極以外的實質(zhì)每一行電極與所述行驅(qū)動器電路隔離。對連接至所述所選裝置的所述行電極施加一電信號，并確定所述行電極的至少一個電容相關(guān)響應(yīng)。至少部分地根據(jù)所述響應(yīng)來確定所述所選裝置的一工作狀態(tài)。在另一實施例中，一種顯示裝置包括一 MEMS元件陣列并包括一列驅(qū)動器，其經(jīng)配置以對所述陣列中的一系列列電極施加數(shù)據(jù)信號；及一行驅(qū)動器，其經(jīng)配置以對一行電極施加至少一個寫入波形。提供一傳感器，其經(jīng)配置以確定沿所述行的至少一個元件的一激勵狀態(tài)。提供一控制電路，其經(jīng)配置以如果所述傳感器確定出沿所述行的至少一個元件的一激勵狀態(tài)與所述數(shù)據(jù)信號不一致，則用信號通知所述行驅(qū)動器對所述行電極施加至少一個額外寫入波形。在另一實施例中，一種顯示裝置包括一 MEMS元件陣列并包括用于對一陣列中的各列電極施加數(shù)據(jù)信號的構(gòu)件，及用于對所述陣列中一行電極施加至少一個寫入波形的構(gòu)件。所述裝置還包括確定構(gòu)件，其用于確定沿所述行的至少一個元件的一激勵狀態(tài)；及施加構(gòu)件，其用于如果確定出沿所述行的至少一個元件的一激勵狀態(tài)與所述數(shù)據(jù)信號不一致，則對所述行電極施加至少一個額外寫入波形。在另一實施例中，一種將數(shù)據(jù)寫入至一微機電元件陣列的一部分中的方法包括 對所述陣列的一系列列電極施加一組數(shù)據(jù)信號，對一行電極施加至少一個寫入波形，及確定沿所述行的至少一個元件的一激勵狀態(tài)。如果確定出沿所述行的至少一個元件的一激勵狀態(tài)與所述數(shù)據(jù)信號不一致，則對所述行電極施加至少一個額外寫入波形。


圖1為一等軸圖，其顯示一干涉式調(diào)制器顯示器的一實施例的一部分，其中一第一干涉式調(diào)制器的一可移動反射層處于一釋放位置，且一第二干涉式調(diào)制器的一可移動反射層處于一受激勵位置。圖2為一系統(tǒng)方框圖，其顯示一包含一 3 X 3干涉式調(diào)制器顯示器的電子裝置的一實施例。圖3為圖1所示干涉式調(diào)制器的一實例性實施例的可移動鏡位置與所施加電壓的關(guān)系圖。圖4為一組可用于驅(qū)動干涉式調(diào)制器顯示器的行和列電壓的示意圖。圖5A及圖5B顯示可用于向圖2所示3x3干涉式調(diào)制器顯示器寫入一顯示數(shù)據(jù)幀的行和列信號的一實例性時序圖。圖6A為一圖1所示裝置的剖面圖。圖6B為一干涉式調(diào)制器的一替代實施例的一剖面圖。圖6C為一干涉式調(diào)制器的另一替代實施例的一剖面圖。圖7為一在驅(qū)動器電路中包含三態(tài)緩沖器的雙穩(wěn)顯示裝置(例如一干涉式調(diào)制器顯示器)的一實施例的局部示意圖。圖8圖解說明包含三態(tài)隔離緩沖器的圖2所示系統(tǒng)。圖9為一流程圖，其圖解說明一種操作一在驅(qū)動器電路中包含三態(tài)緩沖器的過程。圖10為一狀態(tài)感測電路的一實施例的一示意圖/方塊圖。
圖11為一曲線圖，其圖解說明一干涉式調(diào)制器的對電壓脈沖的電壓-時間響應(yīng)。圖12為一狀態(tài)感測電路的另一實施例的一示意圖/方塊圖。圖13為一曲線圖，其圖解說明一干涉式調(diào)制器對一電壓脈沖的電流-時間響應(yīng)。圖14為一狀態(tài)感測過程的流程圖。圖15為一時序圖，其圖解說明用于設(shè)定及測試一行干涉式調(diào)制器的行電壓及列電壓。圖16為一用于嵌入于陣列中的調(diào)制器的狀態(tài)感測設(shè)備的方塊圖。圖17為一狀態(tài)感測過程的另一實施例的流程圖。圖18A及18B為系統(tǒng)方塊圖，其圖解說明一包含復數(shù)個干涉式調(diào)制器的視覺顯示裝置的一實施例。
具體實施例方式一實例性MEMS干涉式調(diào)制器陣列布置于電極行與電極列的交叉點處。列電極的電阻低于行電極。一驅(qū)動電路在一第一階段期間在列電極及行電極兩端施加一第一極性的電位差，并隨后快速地變換成在一第二階段期間施加一具有一與所述第一極性相反的極性的偏壓。更具體而言，所述驅(qū)動電路在第一階段期間對行電極施加一第一電壓，且在第二階段期間對行電極施加一第二電壓。所述驅(qū)動電路在第一階段期間對列電極施加一第三電壓，且在第二階段期間對列電極施加一第四電壓。已發(fā)現(xiàn)，由于行電極及列電極兩端電壓的極性正從一個方向上的正電壓擺動至相反方向上的負電壓，因而第一階段與第二階段之間的變換較佳快速地進行。較佳地，足夠快地進行電壓擺動，以使一位于行電極與列電極交叉點處的經(jīng)受此種極性反轉(zhuǎn)的受激勵像素在所述像素兩端的電位變至另一滯后窗口的途中穿過零點時不會釋放。因此，施加至行電極的各電壓之差的絕對值小于施加至列電極的各電壓之差的絕對值。以下詳細說明是針對本發(fā)明的某些具體實施例。然而，本發(fā)明可通過多種不同的方式實施。在本說明中，會參照附圖，在所有附圖中，使用相同的編號標識相同的部件。根據(jù)以下說明容易看出，本發(fā)明可在任一經(jīng)配置以顯示圖像一無論是動態(tài)圖像(例如視頻) 還是靜態(tài)圖像(例如靜止圖像)，無論是文字圖像還是圖片圖像一的裝置中實施。更具體而言，本發(fā)明可在例如(但不限于)以下等眾多種電子裝置中實施或與這些電子裝置相關(guān)聯(lián) 移動電話、無線裝置、個人數(shù)據(jù)助理(PDA)、手持式計算機或便攜式計算機、GPS接收器/導航器、照像機、MP3播放器、攝錄機、游戲控制臺、手表、時鐘、計算器、電視監(jiān)視器、平板顯示器、計算機監(jiān)視器、汽車顯示器(例如測距儀顯示器等)、駕駛艙控制裝置及/或顯示器、攝像機景物顯示器(例如車輛的后視攝像機顯示器)、電子照片、電子告示牌或標牌、投影儀、 建筑結(jié)構(gòu)、包裝及美學結(jié)構(gòu)(例如在一件珠寶上的圖像顯示器)。與本文所述MESE裝置具有類似結(jié)構(gòu)的MEMS裝置也可用于非顯示應(yīng)用，例如用于電子切換裝置。圖1中圖解說明一個含有一干涉式MEMS顯示元件的干涉式調(diào)制器顯示器實施例。 在這些裝置中，像素處于亮或暗狀態(tài)。在亮(“開(on)”或“打開(open)”)狀態(tài)下，顯示元件將入射可見光的一大部分反射至用戶。在處于暗(“關(guān)(off)”或“關(guān)閉(closed)”) 狀態(tài)下時，顯示元件幾乎不向用戶反射入射可見光。視不同的實施例而定，可顛倒“on”及 “off”狀態(tài)的光反射性質(zhì)。MEMS像素可經(jīng)配置以主要在所選色彩下反射，以除黑色和白色之外還可實現(xiàn)彩色顯示。圖1為一等軸圖，其顯示一視覺顯示器的一系列像素中的兩相鄰像素，其中每一像素包含一 MEMS干涉式調(diào)制器。在某些實施例中，一干涉式調(diào)制器顯示器包含一由這些干涉式調(diào)制器構(gòu)成的行/列陣列。每一干涉式調(diào)制器包括一對反射層，該對反射層定位成彼此相距一可變且可控的距離，以形成一至少具有一個可變尺寸的光學諧振腔。在一實施例中，其中一個反射層可在兩個位置之間移動。在本文中稱為釋放狀態(tài)的第一位置上，該可移動層的位置距離一固定的局部反射層相對遠。在第二位置上，該可移動層的位置更近地靠近該局部反射層。根據(jù)可移動反射層的位置而定，從這兩個層反射的入射光會以相長或相消方式干涉，從而形成各像素的總體反射或非反射狀態(tài)。在圖1中顯示的像素陣列部分包括兩個相鄰的干涉式調(diào)制器1 和12b。在左側(cè)的干涉式調(diào)制器1 中，圖解說明一可移動的高度反射層Ha處于一釋放位置，該釋放位置距一固定的局部反射層16a—預(yù)定距離。在右側(cè)的干涉式調(diào)制器12b中，圖解說明一可移動的高度反射層14b處于一受激勵位置處，該受激勵位置靠近固定的局部反射層16b。固定層16a、16b導電、局部透明且局部為反射性，并可通過例如在一透明襯底20 上沉積一個或多個各自為鉻及氧化銦錫的層而制成。這些層被圖案化成平行條帶，且可形成一顯示裝置中的行電極，如將在下文中所進一步說明?？梢苿訉?4a、14b可形成為由沉積在支柱18頂部的一或多個沉積金屬層(與行電極16a、16b正交)及一沉積在支柱18之間的中間犧牲材料構(gòu)成的一系列平行條帶。在犧牲材料被蝕刻掉以后，這些可變形的金屬層與固定的金屬層通過一規(guī)定的氣隙19隔開。這些可變形層可使用一具有高度導電性及反射性的材料(例如鋁)，且這些條帶可形成一顯示裝置中的列電極。在未施加電壓時，腔19保持位于層14a、16a之間，且可變形層處于如圖1中像素 1 所示的一機械松弛狀態(tài)。然而，在向一所選行和列施加電位差之后，在對應(yīng)像素處的行和列電極相交處形成的電容器變成充電狀態(tài)，且靜電力將這些電極拉向一起。如果電壓足夠高，則可移動層發(fā)生變形，并被壓到固定層上(可在固定層上沉積一介電材料(在該圖中未示出)，以防止短路，并控制分隔距離)，如圖1中右側(cè)的像素12b所示。無論所施加的電位差極性如何，該行為均相同。由此可見，可控制反射與非反射像素狀態(tài)的行/列激勵與傳統(tǒng)的LCD及其他顯示技術(shù)中所用的行/列激勵在許多方面相似。圖2至圖5顯示一個在一顯示應(yīng)用中使用一干涉式調(diào)制器陣列的實例性過程及系統(tǒng)。圖2為一系統(tǒng)方框圖，該解說明一可包含本發(fā)明各方面的電子裝置的一個實施例。 在該實例性實施例中，該電子裝置包括一處理器21，該處理器21可為任何通用單芯片或多芯片微處理器，例如 ARM、Pentium 、Pentium II 、Pentium III 、PentiumlV 、Pentium ftx)、8051、MIPS 、Power PC 、ALPHA ，或任何專用微處理器，例如數(shù)字信號處理器、微控制器或可編程門陣列。按照業(yè)內(nèi)慣例，可將處理器21配置成執(zhí)行一個或多個軟件模塊。除執(zhí)行一個操作系統(tǒng)外，還可將該處理器配置成執(zhí)行一個或多個軟件應(yīng)用程序，包括網(wǎng)頁瀏覽器、電話應(yīng)用程序、電子郵件程序或任何其他軟件應(yīng)用程序。在一實施例中，處理器21還配置成與一陣列控制器22進行通信。在一實施例中， 陣列控制器22包括向一像素陣列30提供信號的一行驅(qū)動器電路M及一列驅(qū)動器電路26。 在其他實施例中，將行驅(qū)動器電路M與列驅(qū)動器電路26組合至一驅(qū)動電路內(nèi)，由該驅(qū)動電路對陣列中的可移動層14與固定層16 二者施加電壓。
圖1中所示的陣列剖面圖在圖2中以線1-1示出。對于MEMS干涉式調(diào)制器，所述行/列激勵協(xié)議可利用圖3所示的這些裝置的滯后性質(zhì)。其可能需要例如一 10伏的電位差來使一可移動層自釋放狀態(tài)變形至受激勵狀態(tài)。然而，當該電壓自該值降低時，在該電壓降低回至10伏以下時，該可移動層將保持其狀態(tài)。在圖3的實例性實施例中，在電壓降低至2伏以下之前，可移動層不會完全釋放。因此，在圖3所示的實例中，存在一大約為3-7伏的電壓范圍，在該電壓范圍內(nèi)存在一施加電壓窗口，在該窗口內(nèi)所述裝置穩(wěn)定在釋放或受激勵狀態(tài)。在本文中將其稱為“滯后窗口”或“穩(wěn)定窗口”。對于一具有圖3所示滯后特性的顯示陣列而言，行/列激勵協(xié)議可設(shè)計成在行選通期間，向所選通行中將被激勵的像素施加一約10伏的電壓差，并向?qū)⒈会尫诺南袼厥┘右唤咏?伏的電壓差。在選通之后，向像素施加一約5伏的穩(wěn)態(tài)電壓差，以使其保持在行選通使其所處的任何狀態(tài)。在此實例中， 在被寫入之后，每一像素均承受一處于3-7伏“穩(wěn)定窗口”內(nèi)的電位差。該特性使圖1所示的像素設(shè)計在相同的所施加電壓條件下穩(wěn)定在一既有的受激勵狀態(tài)或釋放狀態(tài)。由于干涉式調(diào)制器的每一像素，無論處于激勵狀態(tài)還是釋放狀態(tài)，實質(zhì)上均是一由所述固定反射層及移動反射層所構(gòu)成的電容器，因此，該穩(wěn)定狀態(tài)可保持于一滯后窗口內(nèi)的電壓下而幾乎不消耗功率。如果所施加的電勢固定不變，則實質(zhì)上沒有電流流入像素。在典型應(yīng)用中，可通過根據(jù)第一行中所期望的一組受激勵像素確定一組列電極而形成一顯示幀。此后，將一行脈沖施加至第1行的電極，從而激勵與所確定的列線對應(yīng)的像素。此后，將所確定的一組列電極變成與第二行中所期望的一組受激勵像素對應(yīng)。此后，將一脈沖施加至第2行的電極，從而根據(jù)所確定的列電極來激勵第2行中的相應(yīng)像素。第1 行的像素不受第2行的脈沖的影響，因而保持其在第1行的脈沖期間所設(shè)定到的狀態(tài)?？砂匆灰佬蚍绞綄φ麄€系列的行重復上述步驟，以形成所述幀。通常，通過以某一所需幀數(shù)/ 秒的速度連續(xù)重復該過程來用新顯示數(shù)據(jù)刷新及/或更新這些幀。還有很多種用于驅(qū)動像素陣列的行及列電極以形成顯示幀的協(xié)議為人們所熟知，且可與本發(fā)明一起使用。圖4及圖5顯示一種用于在圖2所示的3x3陣列上形成一顯示幀的可能的激勵協(xié)議。圖4圖解說明一組可用于具有圖3所示滯后曲線的像素的可能的列及行電壓電平。在圖4的實施例中，激勵一像素包括將相應(yīng)的列設(shè)定至-Vbias，并將相應(yīng)的行設(shè)定至+ Δ V，其可分別對應(yīng)于-5伏及+5伏。釋放像素則是通過將相應(yīng)的列設(shè)定至+Vbias并將相應(yīng)的行設(shè)定至相同的+Δ V以在該像素兩端形成一 0伏的電位差來實現(xiàn)。在那些其中行電壓保持0 伏的行中，像素穩(wěn)定于其最初所處的狀態(tài)，而與該列處于+Vbias還是-Vbias無關(guān)。如也在圖 4中所顯示，應(yīng)了解，也可使用與上面所述電壓具有相反極性的電壓，例如，激勵一像素可涉及到將相應(yīng)的列設(shè)定至+Vbias并將相應(yīng)的行設(shè)定至-Δ V。在該實施例中，釋放像素是通過將相應(yīng)的列設(shè)定至-Vbias并將相應(yīng)的行設(shè)定至相同的-Δ V、從而在像素兩端形成一 0伏的電位差來實現(xiàn)。圖5Β為一顯示一系列行及列信號的時序圖，這些信號施加于圖2所示的3X3陣列，其將形成圖5Α所示的顯示布置，其中受激勵像素為非反射性。在寫入圖5Α所示的幀之前，像素可處于任何狀態(tài)，且在該實例中，所有行均處于0伏，且所有列均處于+5伏。在這些所施加電壓下，所有像素穩(wěn)定于其現(xiàn)有的受激勵狀態(tài)或釋放狀態(tài)。在圖5Α所示的幀中，像素(1，1)、(1,2), (2,2), (3,2)及(3,3)受到激勵。為實現(xiàn)這一效果，在第1行的一“線時間”期間，將第1列及第2列設(shè)定為-5伏，將第3列設(shè)定為+5伏。此不會改變?nèi)魏蜗袼氐臓顟B(tài)，因為所有像素均保持處于3-7伏的穩(wěn)定窗口內(nèi)。此后，通過一自0伏上升至5伏然后又下降回到0伏的脈沖來選通第1行。由此激勵像素(1， 1)和(1，2)并釋放像素(1，3)。陣列中的其他像素均不受影響。為將第2行設(shè)定為所期望狀態(tài)，將第2列設(shè)定為-5伏，將第1列及第3列設(shè)定為+5伏。此后，施加至第2行的相同的選通脈沖將激勵像素0，2)并釋放像素(2，1)和0，3)。同樣，陣列中的其他像素均不受影響。類似地，通過將第2列和第3列設(shè)定為-5伏、并將第1列設(shè)定為+5伏來設(shè)定第3 行。第3行選通脈沖將第3行像素設(shè)定為圖5A所示的狀態(tài)。在寫入幀之后，行電位為0，而列電位可保持在+5或-5伏，且此后顯示將穩(wěn)定于圖5A所示的布置。應(yīng)了解，可對由數(shù)十或數(shù)百個行和列構(gòu)成的陣列使用相同的程序。還應(yīng)了解，用于實施行和列激勵的電壓的定時、順序及電平可在以上所述的一般原理內(nèi)變化很大，且上述實例僅為實例性，任何激勵電壓方法均可與本發(fā)明一起使用。按照上述原理工作的干涉式調(diào)制器的詳細結(jié)構(gòu)可千變?nèi)f化。例如，圖6A-6C顯示移動鏡結(jié)構(gòu)的三種不同實施例。圖6A為圖1所示實施例的剖面圖，其中在正交延伸的支撐件18上沉積一金屬材料條帶14。在圖6B中，可移動的反射材料14僅在隅角處在系鏈32 上附接至支撐件。在圖6C中，可移動反射材料14懸吊在一可變形層34上。由于反射材料 14的結(jié)構(gòu)設(shè)計及所用材料可在光學特性方面得到優(yōu)化，且可變形層34的結(jié)構(gòu)設(shè)計和所用材料可在所期望機械特性方面得到優(yōu)化，因此該實施例具有若干優(yōu)點。在許多公開文件中， 包括例如第2004/00519 號美國公開申請案中，描述了各種不同類型干涉裝置的制造?？墒褂煤芏喾N人們所熟知的技術(shù)來制造上述結(jié)構(gòu)，此包括一系列材料沉積、圖案化及蝕刻步馬聚ο返回參見圖5B，可以看出，列電壓在寫入過程的各階段之間在+5伏與-5伏之間擺動。例如，在第一階段期間，驅(qū)動電路對列電極施加+5伏。在下一階段或第二階段期間，驅(qū)動電路對列電極施加-5伏。較佳快速地進行+5伏與-5伏之間的這些變換，因為像素兩端的電壓極性正從一個方向上的5伏擺動至相反方向上的5伏，且此應(yīng)足夠快地進行，以使經(jīng)歷此種極性反轉(zhuǎn)的受激勵像素在所述像素兩端的電位變至另一滯后窗口的途中穿過零點時不會釋放。因此，極性反轉(zhuǎn)的進行應(yīng)明顯快于受激勵像素的極性響應(yīng)時間。當確實如此時，變形的反射層將保持變形足夠長的時間以使電壓擺動回至5V的偏壓，在5V的偏壓下， 靜電力回復并繼續(xù)將像素保持于受激勵狀態(tài)。如果這些電壓擺動所施加到的電極具有一低的電阻，則所需的速度更易于實現(xiàn)。 低的電阻會使像素的RC充電時間常數(shù)最小化，并使每一像素兩端的電壓能夠響應(yīng)于由驅(qū)動電路所施加的驅(qū)動電位而快速地擺動。如上文所進一步說明，一組電極可自鉻及氧化銦錫制成，而另一組電極則自鋁制成。通常，鋁電極具有遠低于鉻/ITO電極的電阻。因此，較佳對鋁電極而非對鉻/ITO電極施加任何極性反轉(zhuǎn)的電位擺動。因此，在上文所述實施例中，使用可變形的鋁層作為鉻電極，因為其在各階段之間自驅(qū)動電路接收這些快速的電壓擺動。在其他驅(qū)動方案中，可使行電極經(jīng)受極性反轉(zhuǎn)的電壓擺動。在這些實施例中，可在行驅(qū)動器上附著低電阻層。在一實施例中，本發(fā)明包括位于一組行電極與一組列電極的交叉點處的一 MEMS 裝置陣列。該組行電極或該組列電極中的一者的電阻低于另一者。一行驅(qū)動電路連接至行電極，且一列驅(qū)動電路連接至列電極。在某些實施例中，將行驅(qū)動電路與列驅(qū)動電路組合于單個驅(qū)動電路中。將來自所述驅(qū)動電路的輸出連接至行電極及列電極。MEMS裝置是以施加至行電極及列電極的電壓信號來驅(qū)動。施加至該組行電極或該組列電極中一者的該組電壓包含電壓擺動，所述電壓擺動使至少某些MEMS裝置兩端的電壓的極性及大小自一種極性的穩(wěn)定偏壓電位擺動至相反極性的穩(wěn)定偏壓電位。具有較低電阻的該組電極耦接至包含電壓擺動的該組電壓，所述電壓擺動使至少某些MEMS裝置兩端的電壓的極性及大小自一種極性的穩(wěn)定偏壓電位擺動至相反極性的穩(wěn)定偏壓電位。例如，所述驅(qū)動電路在一第一階段期間在至少一個MEMS裝置兩端施加一第一極性的電位差，并隨后迅速地變換成在一第二階段期間在所述至少一個MEMS裝置兩端施加一具有與所述第一極性相反的極性的偏壓。更具體而言，在所述第一階段期間，所述驅(qū)動電路對一第一電極施加一第一電壓并對一電阻小于所述第一電極的第二電極施加一第三電壓。在所述第一階段期間，所述第一電壓與第三電壓一同在所述至少MEMS裝置兩端形成所述第一極性的電位差。在所述第二階段期間，所述驅(qū)動電路對所述第一電極施加一第二電壓并對所述第二電極施加一第四電壓。在所述第二階段期間，所述第二電壓與第四電壓一同在所述至少 MEMS裝置兩端形成具有與所述第一極性相反的極性的偏壓。在所述第一電壓與第二電壓之差的絕對值小于所述第三電壓與第四電壓之差的絕對值的情況下，具有較低電阻的所述第二電極會經(jīng)受高于所述第一電極的電壓擺動。 在某些實施例中，所述第一電壓基本等于所述第二電壓且介于所述第三電壓與所述第四電壓之間。例如，所述第一電壓與第二電壓為零，且所述第三電壓與第四電壓分別為-5伏與+5伏。繼續(xù)說明該實例，第三電壓與第四電壓之差的絕對值大致等于5伏偏壓的兩倍。圖7為一MEMS陣列(例如上文所述的干涉式調(diào)制器顯示陣列)的一個實施例的局部示意圖。如上文參照圖2-5所述，如果在電極兩端施加一恰當?shù)钠珘?，所述陣列中的各元件會穩(wěn)定于受激勵狀態(tài)或釋放狀態(tài)中。在上面的實例中，如果各行處于+5V、且各列處于-2 與+2伏之間的任一個值，則元件會保持穩(wěn)定。在圖7中的實施例中，所述驅(qū)動器電路包含設(shè)置于所述陣列中每一列及每一行上的復數(shù)個三態(tài)緩沖器50。每一三態(tài)緩沖器50均連接至來自陣列控制器22的一保持模式選擇線。當所述保持模式選擇線得到確定時，自驅(qū)動器至顯示器30的所有線均被置于高阻抗狀態(tài)，從而實質(zhì)上消除了通往陣列控制器22的任何返回路徑。如果已寫入一個行或幀，且所施加電壓處于陣列元件的穩(wěn)定窗口內(nèi)，則這些三態(tài)緩沖器50可斷開，且像素隨后保持于先前所保持的偏壓，直至電荷穿過像素或通過一非無限大三態(tài)開路電阻緩慢地消散為止。在這些緩沖器打開的同時，可關(guān)斷陣列控制器22的模擬部分及任何提供模擬電壓的DC-DC電荷泵，直至元件上的電荷消散至使殘余電壓降至處于穩(wěn)定窗口之外的程度為止。由于驅(qū)動器可在占使電荷通過一斷開的緩沖器(約IGQ的開路狀態(tài)阻抗)過度地泄放所用時間的一小的比例的時間中對一像素元件進行充電，因而可在整個顯示器工作時間的一相當大的比例期間使電荷泵及陣列控制器中的模擬電路循環(huán)地處于關(guān)斷狀態(tài)，從而顯著地降低功率消耗。此種循環(huán)可在保持顯示一靜態(tài)幀期間進行、 在寫入過程期間的行選通脈沖之間進行等等。圖8顯示包含復數(shù)個三態(tài)緩沖器50的圖2所示陣列控制器。該復數(shù)個三態(tài)緩沖器50較佳設(shè)置于陣列30的每一列及每一行上。三態(tài)緩沖器50連接至保持模式信號，所述保持模式信號在得到確定時會斷開所述陣列中相應(yīng)行或列之間的連接。當保持模式選擇線得到確定時，自驅(qū)動器至所述陣列的線斷開，從而基本消除使存儲于每一像素電容上的電荷出現(xiàn)泄漏的任何泄漏路徑。像素由此在無任何驅(qū)動器輸入的情況下保持處于先前充電或放電的狀態(tài)，直至電荷通過經(jīng)由像素的泄漏或通過一非無限大三態(tài)開路電阻緩慢地消散為止。借助該復數(shù)個三態(tài)緩沖器50，可根據(jù)需要分別控制各行及各列的斷開或閉合狀態(tài)。如同圖7—樣，應(yīng)了解，可使用任何可控串聯(lián)開關(guān)(例如串聯(lián)FET)來實施此種顯示器/驅(qū)動器解耦。陣列控制器22也可包括一升壓電路42，以用于將控制信號轉(zhuǎn)換成一足以驅(qū)動陣列30的電壓。在一實施例中，陣列控制器22還包括一幀緩沖器44。幀緩沖器44通常包括足以存儲用于刷新目的的當前所顯示幀的存儲器。陣列控制器22的若干部分以及其他的電路及功能度可由一通常連接于實際顯示驅(qū)動器與一通用微處理器之間的圖形控制器提供。圖形控制器的實例性實施例包括Chips and Technology公司的69030或69455控制器 Jeiko Epson 公司的 S1D1300 系列、及 Solomon Systech 1906。圖9為一流程圖，其圖解說明一種操作圖7或8所示顯示器的實例性過程。較佳地，通過啟動復數(shù)個三態(tài)緩沖器50，可使用低的功率消耗來保持干涉式調(diào)制器的狀態(tài)。視實施例而定，可對圖9所示的步驟增加額外的步驟、刪除其他步驟、及重新排列各步驟的順序。開始步驟M，對像素中的每一干涉式調(diào)制器進行充電。在一實施例中，將在斷開所述陣列之前所使用的偏壓升高至更接近激勵電壓，而非正好處于滯后窗口的中間。例如， 在圖2-5所示的實施例中，在陣列解耦之前，行電壓可為+5伏，且列電壓可設(shè)定至-2伏，而非0伏。在這些實施例中，將干涉式調(diào)制器充電至接近但不高于相應(yīng)干涉式調(diào)制器的激勵電壓，例如為激勵電壓的75^^90^^95 ^因此，像素被高度充電，但任何干涉式調(diào)制器的電壓差均不應(yīng)造成陣列中任何已釋放元件的狀態(tài)變化。繼續(xù)進行至步驟56，將干涉式調(diào)制器與陣列控制器22電隔離。在一實施例中，啟動三態(tài)緩沖器50，以便切斷自陣列控制器22至陣列元件的線。接下來，在步驟58中，陣列控制器22使其功率消耗電路的至少一部分斷電并等待一所選周期，該所選周期將取決于在三態(tài)緩沖器斷開時電路的RC時間常數(shù)。在某些實施例中，電容值將處于皮法范圍內(nèi)，且電阻處于1000ΜΩ范圍內(nèi)，從而使時間常數(shù)處于毫秒范圍內(nèi)。因此，在某些實施例中，斷開周期的持續(xù)時間為約1至10毫秒。其他實例性持續(xù)時間包括至少0. 5秒且對于高電容陣列而言至少2秒。在一實施例中，該所選周期是可由用戶定義的。前進至步驟60，將干涉式調(diào)制器重新連接至陣列控制器22。在一實施例中，在圖像顯示及修改過程期間重復圖9所示的過程。在寫入一像素之后，較佳可感測其狀態(tài)。對于圖1中的雙穩(wěn)顯示器而言，可利用如下事實來確定像素狀態(tài)當像素處于受激勵狀態(tài)時，像素鏡兩端的電容比像素處于釋放狀態(tài)時大得多(通常約大十倍)?？砂锤鞣N各樣的方式通過感測像素的與電容相關(guān)的電特性來感測該像素電容值，在下文中將更詳細地說明某些與電容相關(guān)的電特性。首先將參照如圖10-14中所示的經(jīng)過隔離的單個像素來說明像素狀態(tài)感測的原理?，F(xiàn)在參見圖10，在進行像素寫入之后，無論整個幀是否完成或在該時間之前，可將除包含所要測試的像素的一列以外的所有的列三態(tài)緩沖器置于斷開(解耦)配置中。行驅(qū)動器然后對包含所要測試的像素的行電極施加一低值脈沖，所要測試的像素響應(yīng)于升高的電壓而充電。如在圖11中所示，像素兩端的電壓將按照電路的RC時間常數(shù)(τ )響應(yīng)于該所施加電壓而升高。對于經(jīng)過隔離的單個像素而言，所述電容是像素61的電容，且電路的電阻可包含行驅(qū)動器輸出阻抗及/或可與行電極串聯(lián)布置的任一濾波電阻器63。當像素61處于低電容狀態(tài)(例如釋放狀態(tài))時測試點63處的電壓的升高(如曲線60所示)將快于當像素61處于高電容狀態(tài)(例如受激勵狀態(tài))時(如曲線69所示)。如果在該充電周期期間的某一時刻(例如在τ/3處)確定出像素兩端的電壓，便可確定出像素的狀態(tài)。該電壓可由一電壓感測電路64來檢測及測量。如果對像素施加一持續(xù)時間為τ/3的脈沖，則像素兩端的電壓將如在軌跡66中所示(也顯示于圖11中)升高及降低。如果在對負輸入端施加乂_的情況下將該信號施加至比較器68的輸入端，則只有當像素兩端的電壓在該脈沖期間的某一時刻超過Vwtt時，才從所述比較器輸出一脈沖，其中Vwtt如在圖11中所示加以定義?？蓪⒈容^器68的輸出鎖存，以產(chǎn)生一所述像素受激勵(鎖存低)還是釋放(鎖存高) 的指示。圖12及13圖解說明一種檢測像素狀態(tài)的替代方法。在圖12中，使用一電流感測電路70而非一電壓感測電路。如上文所述施加一電壓脈沖，其會在像素電容充電時引起一電流脈沖。如在圖13中所示，該電流脈沖在像素61的電容較大時(曲線75)比在電容較小時(曲線77)衰減得慢?？赏ㄟ^測量列線中一串聯(lián)電阻72兩端的電壓來將該電流脈沖轉(zhuǎn)換成一電壓脈沖(也可使用配置成電流-電壓轉(zhuǎn)換器的放大器)。可由一配置成圖12中所示積分器74的放大器來感測電阻器兩端的電壓。積分器的輸出可路由至一與圖10中所示類似的比較器76及鎖存器。如果流過電路的電流脈沖足以(在給定電阻器72的值及積分器74的時間常數(shù)/放大率的情況下)在比較器輸入端處產(chǎn)生一大于圖12中所示閾電壓 Vwtt2的電壓，則比較器76將僅產(chǎn)生一輸出脈沖。圖12顯示一用于將電阻72切換至列線中的開關(guān)78，但應(yīng)了解，例如，如果已存在一適合的過濾電阻器，則將不需要如此。電流感測需要一比電壓感測略微更復雜的電路，但一個優(yōu)點在于，由于可使用單獨的電流傳感器同時分別測量沿一行的每一像素的充電電流，因而可由單個脈沖來選通一行中的所有像素。在這些實施例中，可存在專用于每一列的傳感器，或者可在不同的列群組之間循序切換一組電流傳感器以便同時感測所述列電流中的一部分但非全部。該最后一實施例將慢于一其中對每一行使用一傳感器的實施例、但快于每次一行的感測。根據(jù)上面的原理，圖14為一流程圖，其圖解說明一種用于確定干涉式調(diào)制器的斷開或閉合狀態(tài)的實例性過程。在步驟80中對像素施加一測試脈沖。在步驟82中，測量對所述脈沖的一電容相關(guān)響應(yīng)。在步驟84中，將所述響應(yīng)與一閾值相比較，以確定像素狀態(tài)。像素狀態(tài)感測可因眾多種原因而較佳。例如，在下一幀更新或刷新時，僅需要更新那些不同于下一所需幀的像素。對于一靜態(tài)顯示，可對像素狀態(tài)加以監(jiān)測，以檢測哪些像素已因電荷泄漏而自受激勵狀態(tài)松弛至釋放狀態(tài)?？砂幢姸喾N方式實施選擇性更新。例如， 一旦一個或多個像素變離所需狀態(tài)，便可重新接通驅(qū)動器電路，閉合三態(tài)緩沖器，并可將行選通僅限定至那些包含處于非所需狀態(tài)的像素的行?？商^其他行。此會減少為更新顯示器所需的總能量。在幀寫入過程中，像素狀態(tài)感測也可較佳，因為當寫入各行像素時，可對其進行檢查以判定其是否得到正確寫入。如果未得到正確寫入，則可重新對該行進行寫入， 直至正確為止。
在圖15中圖解說明該最后一種過程的實施方案。在行1線時間90期間對行1進行寫入之后，進入行1的測試時間92。在該時間周期的第一部分中，僅行1及列1連接至驅(qū)動電路，且對行1施加一約為1伏或以下的測試脈沖94。如上文所述，對像素(1，1)的電容相關(guān)響應(yīng)進行監(jiān)測，以確認其如在圖5A中所示處于受激勵狀態(tài)。在行1測試時間的后續(xù)部分期間對像素(1, 及(1，；3)重復該步驟。系統(tǒng)然后進入行2線時間，或者另一選擇為，如果判定出行1中的一個或多個像素未得到正確寫入，則重復行1線時間。為便于圖解說明，圖中顯示測試時間周期遠長于通常所需的時間，因為與在寫入過程期間用于激勵像素的脈沖周期相比，用于測試的脈沖時間周期可能非常短。當被測像素61為一大的緊密封裝像素陣列的一部分時，測試過程可能稍微更加復雜。這是因為測試脈沖施加至一整行像素。因此，充電過程的時間常數(shù)取決于整行電極與返回列電極之間的電容，且此可受到所述行中所有像素的相對狀態(tài)的影響，而非僅受被測像素61的狀態(tài)的影響，此同樣顯示于圖16 中。主導電容的因素將是被測像素的狀態(tài)，但是由于在所述行中可存在數(shù)以百計的像素， 因而其余部分的組合影響可能非常明顯。在共享同一列電極的不同行中的像素之間也可存在容性耦合。其實際影響在于，當測試一既定行中的像素時，其可有利于改變脈沖時間周期 τ/3、Vwtt值、或二者，此取決于所述行中其他像素的狀態(tài)?？砂慈舾煞N方式進行此種判定。一個實施例可在每一行中、在顯示器觀看區(qū)域外所述行的末端處包含一測試像素98。該像素可在各狀態(tài)之間切換，且可為受激勵與釋放兩種狀態(tài)確定測試脈沖的上升時間。通過此種方式，可根據(jù)測試像素響應(yīng)來確定在各狀態(tài)之間具有最大電壓差的時間周期、及Vwtt應(yīng)位于其間的電壓值。然后，可使用這些值來測試所述行中其他像素的狀態(tài)。另一選擇為，可在所述行的端部布置一過濾電阻器而非一測試像素。然后，可對整行電極進行一集體電容測量。驅(qū)動控制電路可使用該信息來計算或查找一適用于t/3、Vw Jt、或二者的值，以測試該行中的像素。在圖17中圖解說明一種對嵌入于由行及列構(gòu)成的陣列中的像素使用這些原理的大體狀態(tài)感測過程。在步驟102中，對一包含所要感測的像素的行施加行測量信號。這些信號可涉及到如上文所述測試一測試像素或進行一整行電容測量。在步驟104中，為所述行中的后一像素確定適當?shù)臏y試參數(shù)，例如周期τ/3及/或Vwtt值。如在圖14中一樣，然后在步驟106中對所述行施加一測試脈沖。在步驟108中，測量對所述脈沖的電容相關(guān)響應(yīng)。在步驟110中，將所述響應(yīng)與一閾值相比較，以確定所述行中一所選像素的狀態(tài)。所述像素狀態(tài)感測過程的脈沖幅值及持續(xù)時間可根據(jù)眾多種所選因素加以選擇。 所述脈沖可經(jīng)整形以控制注入所述行中的總電荷。對于經(jīng)過隔離的像素，可對脈沖電流及時間輪廓加以界定，以使無論其電容值如何，均有一預(yù)所選的電荷注入像素中。在此種情形中，在像素兩端得到的電壓將與像素電容成反比。也可對一陣列中的各像素使用此種方法， 但其適用性可能有限，因為注入一行中的電荷可以一種復雜且難以預(yù)測的方式分布于數(shù)以百計的行像素中?？筛鶕?jù)電路的τ值來選擇脈沖持續(xù)時間，其中為節(jié)約時間，較佳選擇短的脈沖。當然，希望使在該過程期間施加至像素的電位始終保持處于滯后窗口內(nèi)，以使狀態(tài)感測過程本身不會改變所感測像素的狀態(tài)。因此，驅(qū)動器將較佳在不施加充電脈沖時及在不與三態(tài)放大器解耦時提供適當?shù)钠珘?，且將產(chǎn)生偏離該偏壓的足夠小的脈沖(例如通常不大于1伏或2伏)，以使所施加的像素電壓從不處于滯后窗口以外。
圖18A及18B為圖解說明一顯示裝置2040的一實施例的系統(tǒng)方塊圖。顯示裝置 2040例如可為蜂窩式電話或移動電話。然而，顯示裝置2040的相同組件或其稍作變化的形式也可作為例如電視及便攜式媒體播放器等各種類型顯示裝置的例證。顯示裝置2040包括一外殼2041、一顯示器2030、一天線2043、一揚聲器2045、一輸入裝置2048及一麥克風2046。外殼2041通常由所屬領(lǐng)域的技術(shù)人員所熟知的眾多種制造工藝中的任一種工藝制成，包括注射成型及真空成形。此外，外殼2041可由眾多種材料中的任一種材料制成，包括但不限于塑料、金屬、玻璃、橡膠及陶瓷、或其一組合。在一實施例中，外殼2041包括可拆部分(未圖示)，這些可拆部分可與其它具有不同顏色的、或包含不同標志、圖片或符號的可拆部分換用。實例性顯示裝置2040的顯示器2030可為眾多種顯示器中的任一種，包括本文所述的雙穩(wěn)顯示器。在其他實施例中，如所屬領(lǐng)域的技術(shù)人員所知，顯示器2030包括一平板顯示器，例如如上所述的等離子體顯示器、EL、0LED、STN IXD或TFTIXD，或一非平板顯示器， 例如CRT或其他顯像管裝置。然而，為便于說明本發(fā)明，顯示器2030包括一如本文所述的干涉式調(diào)制器顯示器。在圖18B中示意性地圖解說明實例性顯示裝置2040的一實施例的組件。所示實例性顯示裝置2040包括一外殼2041，并可包括其它至少部分地封閉于其中的組件。例如， 在一實施例中，實例性顯示裝置2040包括一網(wǎng)絡(luò)接口 2027，該網(wǎng)絡(luò)接口 2027包括一耦接至一收發(fā)器2047的天線2043。收發(fā)器2047連接至與調(diào)節(jié)硬件2052相連的處理器2021。調(diào)節(jié)軟件2052可經(jīng)配置以對一信號進行調(diào)節(jié)(例如對一信號進行濾波)。調(diào)節(jié)軟件2052連接至一揚聲器2045及一麥克風2046。處理器2021還連接至一輸入裝置2048及一驅(qū)動控制器2(^9。驅(qū)動控制器20 耦接至一幀緩沖器20 并耦接至陣列驅(qū)動器2022，陣列驅(qū)動器2022又耦接至一顯示陣列2030。一電源2050根據(jù)具體實例性顯示裝置2040的設(shè)計要求為所有組件供電。網(wǎng)絡(luò)接口 2027包括天線2043及收發(fā)器2047，以使實例性顯示裝置2040可通過網(wǎng)絡(luò)與一個或多個裝置進行通信。在一實施例中，網(wǎng)絡(luò)接口 2027還可具有某些處理功能，以降低對處理器2021的要求。天線2043是所屬領(lǐng)域的技術(shù)人員所知的用于發(fā)射及接收信號的任一種天線。在一實施例中，該天線根據(jù)IEEE 802. 11標準(包括IEEE802. 11(a)，(b)， 或(g))來發(fā)射及接收RF信號。在另一實施例中，該天線根據(jù)藍牙(BLUETOOTH)標準來發(fā)射及接收RF信號。倘若為蜂窩式電話，則該天線被設(shè)計成接收CDMA、GSM、AMPS或其它用于在無線移動電話網(wǎng)絡(luò)中進行通信的習知信號。收發(fā)器2047對自天線2043接收的信號進行預(yù)處理，以使其可由處理器2021接收及進一步處理。收發(fā)器2047還處理自處理器2021接收到的信號，以使其可通過天線2043自實例性顯示裝置2040發(fā)射。在一替代實施例中，可由一接收器取代收發(fā)器2047。在又一替代實施例中，可由一圖像源取代網(wǎng)絡(luò)接口 2027，該圖像源可存儲或產(chǎn)生擬發(fā)送至處理器2021的圖像數(shù)據(jù)。例如，該圖像源可為數(shù)字視盤(DVD)或一含有圖像數(shù)據(jù)的硬盤驅(qū)動器、或一產(chǎn)生圖像數(shù)據(jù)的軟件模塊。處理器2021通?？刂茖嵗燥@示裝置2040的總體運行。處理器2021自網(wǎng)絡(luò)接口 2027或一圖像源接收數(shù)據(jù)(例如壓縮的圖像數(shù)據(jù))，并將該數(shù)據(jù)處理成原始圖像數(shù)據(jù)或處理成一種易于處理成原始圖像數(shù)據(jù)的格式。然后，處理器2021將處理后的數(shù)據(jù)發(fā)送至驅(qū)動控制器20 或發(fā)送至幀緩沖器20 進行存儲。原始數(shù)據(jù)通常是指識別一圖像內(nèi)每一位置處圖像特征的信息。例如，這些圖像特征可包括顏色、飽和度及灰度級。在一實施例中，處理器2021包括一微控制器、CPU、或用于控制實例性顯示裝置 2040的運行的邏輯單元。調(diào)節(jié)硬件2052通常包括用于向揚聲器2045發(fā)送信號及用于自麥克風2046接收信號的放大器及濾波器。調(diào)節(jié)硬件2052可為實例性顯示裝置2040內(nèi)的離散組件，或者可并入處理器2021或其它組件內(nèi)。驅(qū)動控制器20 直接自處理器2021或自幀緩沖器20 接收由處理器2021產(chǎn)生的原始圖像數(shù)據(jù)，并適當?shù)貙⒃紙D像數(shù)據(jù)重新格式化以便高速傳輸至陣列驅(qū)動器2022。 具體而言，驅(qū)動控制器20 將原始圖像數(shù)據(jù)重新格式化成一具有光柵狀格式的數(shù)據(jù)流，以使其具有一適合于掃描顯示陣列2030的時間次序。然后，驅(qū)動控制器20 將格式化后的信息發(fā)送至陣列驅(qū)動器2022。盡管驅(qū)動控制器20 (例如IXD控制器)通常是作為一獨立的集成電路(IC)與系統(tǒng)處理器2021相關(guān)聯(lián)，然而這些控制器也可按許多種方式進行構(gòu)建。 其可作為硬件嵌入處理器2021中、作為軟件嵌入處理器2021中、或以硬件形式與陣列驅(qū)動器2022完全整合。通常，陣列驅(qū)動器2022自驅(qū)動控制器20 接收格式化后的信息并將視頻數(shù)據(jù)重新格式化成一組平行的波形，該組平行的波形每秒許多次地施加至來自顯示器的χ-y像素矩陣的數(shù)百條、有時數(shù)千條引線。在一實施例中，驅(qū)動控制器20 、陣列驅(qū)動器2022、及顯示陣列2030適用于本文所述的任一類型的顯示器。例如，在一實施例中，驅(qū)動控制器20 是一傳統(tǒng)的顯示控制器或一雙穩(wěn)顯示控制器(例如一干涉式調(diào)制器控制器)。在另一實施例中，陣列驅(qū)動器2022 是一傳統(tǒng)驅(qū)動器或一雙穩(wěn)顯示驅(qū)動器(例如一干涉式調(diào)制器顯示器)。在一實施例中，一驅(qū)動控制器20 與陣列驅(qū)動器2022相集成。此種實施例常見于例如蜂窩式電話、手表及其他小面積顯示器等高度集成的系統(tǒng)中。在又一實施例中，顯示陣列2030是一通常的顯示陣列或一雙穩(wěn)顯示陣列(例如一包含一干涉式調(diào)制器陣列的顯示器)。輸入裝置2048使用戶能夠控制實例性顯示裝置2040的運行。在一實施例中，輸入裝置2048包括一小鍵盤(例如QWERTY鍵盤或電話小鍵盤)、一按鈕、一開關(guān)、一觸敏屏幕、一壓敏或熱敏薄膜。在一實施例中，麥克風2046是實例性顯示裝置2040的輸入裝置。 當使用麥克風2046向該裝置輸入數(shù)據(jù)時，可由用戶提供語音命令來控制實例性顯示裝置 2040的運行。電源2050可包括眾多種能量存儲裝置，此在所屬領(lǐng)域中眾所周知。例如，在一實施例中，電源2050為一可再充電式蓄電池，例如一鎳-鎘蓄電池或鋰離子蓄電池。在另一實施例中，電源2050是一可再生能源、電容器或太陽能電池，包括塑料太陽能電池及太陽能電池漆。在另一實施例中，電源2050構(gòu)造成自墻上插座接收電力。在某些實施方案中，控制可編程性如上文所述存在于一驅(qū)動控制器中，該驅(qū)動控制器可位于電子顯示系統(tǒng)中的數(shù)個位置上。在某些情形中，控制可編程性存在于陣列驅(qū)動器2022中。所屬領(lǐng)域的技術(shù)人員將認識到，可在任意數(shù)量的硬件及/或軟件組件中及在不同的構(gòu)造中實施上述優(yōu)化。盡管上文詳細說明是顯示、說明及指出本發(fā)明的適用于各種實施例的新穎特征， 然而應(yīng)了解，所屬領(lǐng)域的技術(shù)人員可在形式及細節(jié)上對所示裝置或工藝的作出各種省略、替代及改變，此并不背離本發(fā)明的精神。應(yīng)知道，由于某些特征可與其它特征相獨立地使用或付諸實踐，因而可在一并不提供本文所述的所有特征及優(yōu)點的形式內(nèi)實施本發(fā)明。
權(quán)利要求
1.一種顯示器，其包含至少一個驅(qū)動電路；陣列，其包含多個干涉式調(diào)制器，所述多個干涉式調(diào)制器中的每一者連接至列電線和行電線且由所述驅(qū)動電路驅(qū)動；以及多個電路，其連接在所述驅(qū)動電路與所述列電線和所述行電線之間，其中所述多個電路先將所述陣列與所述驅(qū)動電路電耦接，且當所述陣列與所述驅(qū)動電路電耦接時，所述驅(qū)動電路向所述陣列提供大于所述多個干涉式調(diào)制器的滯后窗口中點且低于所述多個干涉式調(diào)制器的激勵電壓的電壓，在所述驅(qū)動電路提供所述電壓后，所述多個電路再將所述陣列與所述驅(qū)動電路電隔離一斷開周期，以使所述驅(qū)動電路在所述斷開周期期間不向所述陣列提供電壓，所述陣列在所述斷開周期期間保持位于所述滯后窗口內(nèi)的電壓，其中所述斷開周期基于預(yù)定的時間常數(shù)，所述時間常數(shù)與所述陣列和所述多個電路相關(guān)聯(lián)。
2.如權(quán)利要求1所述的顯示器，其中所述多個電路中的每一者包含三態(tài)電路。
3.如權(quán)利要求1所述的顯示器，其中所述驅(qū)動電路包含行驅(qū)動元件和列驅(qū)動元件。
4.如權(quán)利要求1所述的顯示器，其中所述多個電路中的每一者連接至來自所述驅(qū)動器的選擇線。
5.如權(quán)利要求1所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少0. 001秒。
6.如權(quán)利要求1所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少0. 5秒。
7.如權(quán)利要求1所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少2秒。
8.如權(quán)利要求1所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個干涉式調(diào)制器中每一者兩端的電壓驅(qū)動至所述多個干涉式調(diào)制器的激勵電壓的至少 95%。
9.如權(quán)利要求1所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個干涉式調(diào)制器中每一者兩端的電壓驅(qū)動至所述多個干涉式調(diào)制器的激勵電壓的至少 90%。
10.如權(quán)利要求1所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個干涉式調(diào)制器中每一者兩端的電壓驅(qū)動至所述多個干涉式調(diào)制器的激勵電壓的至少 75%。
11.如權(quán)利要求1所述的顯示器，其中所述多個電路中的每一者包含三態(tài)緩沖器，所述三態(tài)緩沖器具有至少一高阻抗狀態(tài)。
12.如權(quán)利要求11所述的顯示器，其中所述三態(tài)緩沖器在高阻抗狀態(tài)具有一約為IG歐的阻抗。
13.如權(quán)利要求1所述的顯示器，其中所述的電隔離所述陣列包含將所述陣列與其他電路電隔離。
14.如權(quán)利要求1所述的顯示器，其中所述多個電路進一步基于一時間常數(shù)將所述陣列與所述驅(qū)動電路電隔離，所述時間常數(shù)與所述多個干涉式調(diào)制器相關(guān)聯(lián)。
15.一種控制顯示器的方法，所述方法包含將干涉式調(diào)制器陣列與至少一個驅(qū)動電路電耦接；當所述干涉式調(diào)制器陣列與所述驅(qū)動電路電耦接時，對所述干涉式調(diào)制器陣列施加偏壓，其中所述偏壓大于所述干涉式調(diào)制器的滯后窗口中點且低于所述干涉式調(diào)制器的激勵電壓；以及在施加所述偏壓后，將所述干涉式調(diào)制器陣列與所述驅(qū)動電路電隔離一斷開周期，以使所述驅(qū)動電路在所述斷開周期期間不向所述干涉式調(diào)制器陣列提供電壓，所述干涉式調(diào)制器陣列在所述斷開周期期間保持位于所述滯后窗口內(nèi)的電壓，其中所述斷開周期基于預(yù)定的時間常數(shù)，所述時間常數(shù)與所述干涉式調(diào)制器陣列和所述多個電路相關(guān)聯(lián)。
16.如權(quán)利要求15所述的方法，其另外包含在將所述干涉式調(diào)制器陣列電隔離之后關(guān)斷電荷泵。
17.如權(quán)利要求16所述的方法，其中所述的電隔離所述陣列包含將所述陣列與其他電路電隔離。
18.如權(quán)利要求15所述的方法，其中將所述干涉式調(diào)制器陣列電隔離包含啟動多個三態(tài)電路。
19.如權(quán)利要求15所述的方法，其中將所述干涉式調(diào)制器陣列電隔離包含驅(qū)動來自所述驅(qū)動電路的選擇線。
20.如權(quán)利要求15所述的方法，其中將所述干涉式調(diào)制器陣列電隔離包含將所述干涉式調(diào)制器陣列與所述驅(qū)動電路電隔離至少0.01秒。
21.如權(quán)利要求15所述的方法，其中將所述干涉式調(diào)制器陣列電隔離包含將所述干涉式調(diào)制器陣列與所述驅(qū)動電路電隔離至少0. 5秒。
22.如權(quán)利要求15所述的方法，其中將所述干涉式調(diào)制器陣列電隔離包含將所述干涉式調(diào)制器陣列與所述驅(qū)動電路電隔離至少2秒。
23.如權(quán)利要求15所述的方法，其中包含在將所述干涉式調(diào)制器電隔離之前，對其施加偏壓。
24.如權(quán)利要求15所述的方法，其中所述偏壓為所述干涉式調(diào)制器的激勵電壓的至少 95%。
25.如權(quán)利要求15所述的方法，其中所述偏壓為所述干涉式調(diào)制器的激勵電壓的至少 90%。
26.如權(quán)利要求15所述的方法，其中所述偏壓為所述干涉式調(diào)制器的激勵電壓的至少 75%。
27.如權(quán)利要求15所述的方法，其中電隔離所述干涉式調(diào)制器陣列基于與所述干涉式調(diào)制器相關(guān)聯(lián)的時間常數(shù)。
28.一種控制顯示器的系統(tǒng)，所述系統(tǒng)包含電耦接裝置，其用于將干涉式調(diào)制器陣列與至少一個驅(qū)動電路電耦接；施加偏壓裝置，其用于在所述干涉式調(diào)制器陣列與所述至少一個驅(qū)動電路電耦接時， 對所述干涉式調(diào)制器陣列施加偏壓，其中所述偏壓大于所述干涉式調(diào)制器的滯后窗口中點且低于所述干涉式調(diào)制器的激勵電壓；以及電隔離裝置，其用于在施加所述偏壓后，將所述干涉式調(diào)制器陣列與所述至少一個驅(qū)動電路電隔離一斷開周期，以使所述驅(qū)動電路在所述斷開周期期間不向所述干涉式調(diào)制器陣列提供電壓，所述干涉式調(diào)制器陣列在所述斷開周期期間保持位于所述滯后窗口內(nèi)的電壓，其中所述斷開周期基于預(yù)定的時間常數(shù)，所述時間常數(shù)與所述干涉式調(diào)制器陣列和所述電耦接裝置相關(guān)聯(lián)。
29.如權(quán)利要求觀所述的系統(tǒng)，其中所述電隔離裝置包含用于驅(qū)動來自所述驅(qū)動電路的選擇線的裝置。
30.如權(quán)利要求觀所述的系統(tǒng)，其另外包含裝置，所述裝置在將所述干涉式調(diào)制器陣列電隔離之前，對所述干涉式調(diào)制器陣列中的每一干涉式調(diào)制器施加偏壓。
31.如權(quán)利要求觀所述的系統(tǒng)，其中所述電隔離裝置基于與所述干涉式調(diào)制器相關(guān)聯(lián)的時間常數(shù)將所述干涉式調(diào)制器陣列電隔離。
32.—種通信裝置，其包含至少一個驅(qū)動電路；陣列，其包含多個干涉式調(diào)制器，所述多個干涉式調(diào)制器中的每一者連接至列電線和行電線且由所述驅(qū)動電路驅(qū)動；以及多個電路，其連接在所述驅(qū)動電路與所述列電線和所述行電線之間，其中所述多個電路先將所述陣列與所述驅(qū)動電路電耦接，且當所述陣列與所述驅(qū)動電路電耦接時，所述驅(qū)動電路向所述陣列提供大于所述多個干涉式調(diào)制器的滯后窗口中點且低于所述多個干涉式調(diào)制器的激勵電壓的電壓，在所述驅(qū)動電路提供所述電壓后，所述多個電路再將所述陣列與所述驅(qū)動電路電隔離一斷開周期，以使所述驅(qū)動電路在所述斷開周期期間不向所述陣列提供電壓，所述陣列在所述斷開周期期間保持位于所述滯后窗口內(nèi)的電壓，其中所述斷開周期基于預(yù)定的時間常數(shù)，所述時間常數(shù)與所述陣列和所述多個電路相關(guān)聯(lián)。
33.如權(quán)利要求32所述的通信裝置，其中所述多個電路進一步基于與所述多個干涉式調(diào)制器相關(guān)聯(lián)的時間常數(shù)將所述陣列與所述驅(qū)動電路電隔離。
34.一種顯示器，其包含至少一個驅(qū)動電路；陣列，其包含多個雙穩(wěn)元件，所述多個雙穩(wěn)元件中的每一者連接至列電線和行電線且由所述驅(qū)動電路驅(qū)動；以及多個電路，其連接在所述驅(qū)動電路與所述列電線和所述行電線的每一者之間，其中所述多個電路先將所述陣列與所述驅(qū)動電路電耦接，且當所述陣列與所述驅(qū)動電路電耦接時，所述驅(qū)動電路向所述陣列提供高于所述多個雙穩(wěn)元件的激勵電壓的一半且低于所述多個雙穩(wěn)元件的所述激勵電壓的電壓，在所述驅(qū)動電路提供所述電壓后，所述多個電路再將所述陣列與所述驅(qū)動電路電隔離一斷開周期，以使所述驅(qū)動電路在所述斷開周期期間不向所述陣列提供電壓，所述陣列在所述斷開周期期間保持位于所述滯后窗口內(nèi)的電壓，其中所述斷開周期基于預(yù)定的時間常數(shù)，所述時間常數(shù)與所述陣列和所述多個電路相關(guān)聯(lián)。
35.如權(quán)利要求34所述的顯示器，其中所述多個電路中的每一者包含三態(tài)電路。
36.如權(quán)利要求34所述的顯示器，其中所述驅(qū)動電路包含行驅(qū)動元件和列驅(qū)動元件。
37.如權(quán)利要求34所述的顯示器，其中所述多個電路中的每一者連接至來自所述驅(qū)動電路的選擇線。
38.如權(quán)利要求34所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少0. 01秒。
39.如權(quán)利要求34所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少0.5秒。
40.如權(quán)利要求34所述的顯示器，其中所述多個電路將所述陣列與所述驅(qū)動電路電隔離至少2秒。
41.如權(quán)利要求34所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個雙穩(wěn)元件中每一者兩端的電壓驅(qū)動至所述多個雙穩(wěn)元件的激勵電壓的至少95%。
42.如權(quán)利要求34所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個雙穩(wěn)元件中每一者兩端的電壓驅(qū)動至所述多個雙穩(wěn)元件的激勵電壓的至少90%。
43.如權(quán)利要求34所述的顯示器，其中在將所述陣列電隔離之前，所述驅(qū)動電路將所述多個雙穩(wěn)元件中每一者兩端的電壓驅(qū)動至所述多個雙穩(wěn)元件的激勵電壓的至少75%。
44.如權(quán)利要求34所述的顯示器，其中所述多個電路經(jīng)進一步配置以基于一時間常數(shù)將所述陣列與所述驅(qū)動電路電隔離，所述時間常數(shù)與所述多個雙穩(wěn)元件相關(guān)聯(lián)。
全文摘要
本發(fā)明涉及MEMS顯示裝置及驅(qū)動此裝置的方法。實例性MEMS干涉式調(diào)制器的實施例布置于電極行與列的交叉點處。在某些實施例中，列電極具有一低于行電極的電阻。一驅(qū)動電路在一第一階段期間在電極兩端施加一為一第一極性的電位差，并隨后快速變換成在一第二階段期間施加一具有一與所述第一極性相反的極性的偏壓。在某些實施例中，在所述第一及第二階段期間施加至行電極的電壓之差的一絕對值小于施加至列電極的電壓之差的一絕對值。
文檔編號G09G3/34GK102214447SQ20111019562
公開日2011年10月12日 申請日期2005年8月23日 優(yōu)先權(quán)日2004年8月27日
發(fā)明者克拉倫斯·徐, 杰弗里·B·桑普塞爾, 米特蘭·C·馬修, 馬克·米格納德, 馬尼什·科塔里 申請人:高通Mems科技公司