專利名稱：由mos晶體管進行開關(guān)的電容器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種由MOS晶體管進行開關(guān)的電容器陣列。
背景技術(shù)：
根據(jù)WO 2001/076067此種開關(guān)電容器陣列是公知的。電容器陣列取代了調(diào)幅無線電接收機的變?nèi)荻O管(varactor diode)。集成射頻級包括開關(guān)電容器。最適合實現(xiàn)開關(guān)功能的器件是金屬氧化物半導(dǎo)體場效應(yīng)晶體管，簡寫為MOSFET、MOST或MOS晶體管。作為開關(guān)，MOS晶體管包括導(dǎo)通電阻和截止電容。
MOS晶體管的截止電容影響陣列的總電容。陣列的串聯(lián)電阻作為電容的函數(shù)而增大和減小。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是保持作為至陣列的數(shù)字控制信號的函數(shù)的電容的單調(diào)性或至少準(zhǔn)單調(diào)性。
本發(fā)明的另一目的是保持作為至陣列的數(shù)字控制信號的函數(shù)的電容的比例性或至少準(zhǔn)比例性。
此外，本發(fā)明的另一目的是構(gòu)建一種陣列，其中在仍然保持電容的單調(diào)性或至少準(zhǔn)單調(diào)性的同時，可以相對獨立于電容而設(shè)定串聯(lián)電阻。
為了實現(xiàn)這些目的，提出了一種電容器陣列，每一個電容器均具有電容，所述陣列包括用于對電容器陣列進行開關(guān)的MOS晶體管，每一個MOS晶體管的幾何特性與MOS晶體管所連接的電容器的電容成比例。
在陣列中用MOS晶體管對每一個單獨的電容器進行開關(guān)。通過向NMOST的柵極施加正電壓，使NMOST導(dǎo)通。漏極和源極之間的導(dǎo)通電阻的簡化表達式為RON=1μnCoxWL(VGS-VT)---(1)]]>其中，W和L分別是MOST的寬度和長度，VT是閾值電壓，μn和Cox是IC技術(shù)相關(guān)常數(shù)。因為陣列電容器可以具有相對較高的Q，不同MOS晶體管的導(dǎo)通電阻組成了陣列的總串聯(lián)電阻Rs的主要部分。為了使Rs最小化，賦予柵極長度L最小值，并且選擇與電源電壓相等的柵極-源極電壓VGS。這留下參數(shù)W以設(shè)定串聯(lián)電阻的特定值。當(dāng)MOST處于截止?fàn)顟B(tài)時，MOST形成主要由反偏n+-Psub二極管形成的從漏極到襯底(源極)的電容器。指定為Cdo的電容值與MOST的寬度W成比例Cdo∝W(2)Cdo不依賴于L?？梢酝ㄟ^施加反向電壓來減小Cdo，例如，通過在MOST截止時將漏極端子上拉到電源電壓來減小Cdo。因為電容器Cdo的一個平板由襯底形成，所以存在與Cdo相關(guān)聯(lián)的損耗電阻Rsp。為減小串聯(lián)電阻而增加W將導(dǎo)致Cdo成比例的增加。給定諸如最小L和VGS＝Vsupply之類的邊界條件，Ron和Cdo的乘積形成技術(shù)相關(guān)常數(shù)。最高可用DC電壓通常是電源電壓。如果IC工藝中的MOST的柵極-源極電壓能夠忍耐比電源高的電壓，則使用DC-DC轉(zhuǎn)換器或第二電源電壓來進一步地減小導(dǎo)通電阻是有益的。
電容器陣列的總電容Cvar可以寫作CVAR j=Σi=1NCi·bij+Σi=1NCdoi·CiCdoi+Ci·(1-bij)]]>CVAR j=C·Σi=1Nbij·2(i-1)+Σi=1NCdoi·CiCdoi+Ci·(1+bij)]]>其中，C是用于最低有效位(縮寫為LSB)的單位電容器值，bij由bj＝(b1j，b2j，...，bNj)定義，其中bj是j的二進制譯碼。
j=Σi=1Nbij·2(i-1),(0<j<2N-1)]]>
CVAR j=C·j+Σi=1NCdoi·CiCdoi+Ci·(1-bij)]]>針對作為二進制字“j”的函數(shù)的電容曲線的單調(diào)性，必要條件是Cdoi和Ci的串聯(lián)電路遵循二進制序列Σi=1NCdoi·CiCdoi+Cibij∝j⇒Cdoi·CiCdoi+Ci∝2(i-1)]]>定義常數(shù)k為k=C·2(i-1)Cdoi---(4)]]>那么Cdoi＝k·C·2(i-1)，以及 給定第一個解，如果Cdoi和Ci的串聯(lián)電路共同是Ci的常數(shù)部分(constant fraction)，則電容特性將是連續(xù)和線性的。連續(xù)性對于調(diào)諧過程是重要性的。當(dāng)Cdoi是根據(jù)方程(4)的Ci的一部分時，滿足連續(xù)性條件。如由方程(2)所表示的，電容Cdoi將與MOSTi的寬度Wi成比例。所以當(dāng)Wi∝C·2(i-1)(6)時，滿足電容特征的連續(xù)性。
MOS晶體管的寬度以及因此他們的截止?fàn)顟B(tài)電容與陣列電容器的電容成比例。必須選擇與Ci成比例的Wi的結(jié)果是串聯(lián)電阻隨著電容值的升高而降低。電容器特征傾向于變?yōu)槌?shù)Q而不是常數(shù)Rs。當(dāng)給定每一個MOST相同的寬度，并且因此具有相同的導(dǎo)通電阻時，電容和串聯(lián)電阻特征中均出現(xiàn)不連續(xù)。
計算來自陣列的可用電容比CMAX=C·(2N-1)·11+k+C·(2N-1)·k1+k=C·(2N-1)---(7)]]>CMIN=C·0·11+k+C·(2N-1)·11+k=C·(2N-1)·k1+k---(8)]]>
這給出來自陣列的最大可用電容比η=CMAXCMIN=1k+1]]>也可以寫作η=CMAXCMIN=CdoiCi+1]]>CMIN由MOST開關(guān)所貢獻的寄生電容的總和確定，而不考慮陣列電容器、互聯(lián)、接合、封裝和應(yīng)用所貢獻的寄生電容。最高有效位(縮寫為MSB)貢獻寄生電容的一半，MSB-1貢獻約25％，等等。對于7位陣列，最低有效位(縮寫為LSB)為CMIN貢獻了1/128。如果我們將位數(shù)N增加1，需要將單位電容C減半，以保持相同的Cmax和Cmin，Cdoi只增加1/256。因此，改變陣列的位數(shù)對于電容比或串聯(lián)電阻的影響是可忽略的。
電容單調(diào)性規(guī)定陣列中每一個MOST的尺寸。當(dāng)用作LC可調(diào)諧濾波器中的可變電容器時，每位所需的MOST尺寸導(dǎo)致串聯(lián)電阻作為電容的函數(shù)而進行的不希望的行為。因此，本發(fā)明還提出了開關(guān)陣列的拓?fù)洳季?，以允許在仍然保持單調(diào)性的同時與電容相對獨立地設(shè)定串聯(lián)電阻。為此目的，將用于較低有效位的多個MOST開關(guān)的尺寸增大。這樣將減小較低電容值時的串聯(lián)電阻。為了補償處于截止?fàn)顟B(tài)的MOST的過高電容貢獻，添加在截止?fàn)顟B(tài)中去除的虛支路。
如果忽略MOS開關(guān)的寄生電容，包括開關(guān)和電容器的支路的電容是Ci＝2i-1*ΔC，其中ΔC是步長電容，i＝1，2，...，max。實際上，存在開關(guān)寄生電容，這影響作為調(diào)諧電壓的函數(shù)的陣列電容之間的依賴性。如果考慮寄生電容，那么在作為調(diào)諧電壓的函數(shù)的電容曲線中將觀察到跳變。
為了防止這些跳變，如以下關(guān)系所示地增大開關(guān)的電容，其中Cpi是截止?fàn)顟B(tài)的開關(guān)寄生電容Ci=2i-1·ΔC+Ci·CpiCi+Cpi]]>
這給出了Ci=14·(2i·ΔC+2i2·ΔC·8·Cpi+2i·ΔC)]]>不幸地是，電容器陣列的等效串聯(lián)電阻依賴于調(diào)諧電壓，具有最小值和最大值。針對作為調(diào)諧的函數(shù)的恒定帶寬和電壓駐波比(簡寫為VSWR)，等效串聯(lián)電阻應(yīng)該是恒定的。為了降低最大和最小值之比，可以對開關(guān)的尺寸進行優(yōu)化。
可以通過將每一個開關(guān)分成并聯(lián)的開關(guān)來獲得進一步的改進。通過該方法，當(dāng)選擇性地使開關(guān)失效時(即，他們處于截止?fàn)顟B(tài)時)，等效電阻增大，相反地，當(dāng)選擇性地激活開關(guān)時(即，他們處于導(dǎo)通狀態(tài)時)，等效電阻減小。
盡管如此，工藝擴展(process spread)可能引起電容調(diào)諧曲線中的跳變，并且影響調(diào)諧范圍。當(dāng)陣列中的電容變小并且/或者開關(guān)寄生變大時，將發(fā)生間隙，無法調(diào)諧到所有的電容器值。如果寄生電容增大，那么最小調(diào)諧的電容器也增加。如果陣列中的電容器變小，那么最大調(diào)諧的電容器將成比例地減小。最小的調(diào)諧的電容器值受到較小影響。為了防止調(diào)諧特征(即，調(diào)諧的電容和調(diào)諧電壓之間的依賴性)中的間隙，應(yīng)該通過計算最壞情況下(即，當(dāng)寄生電容具有最大值Cpmax時)陣列中電容器的電容，考慮交迭。此后，陣列中電容器的值應(yīng)該與比率(額定電容/最小電容陣列電容器值)相乘，這是最壞情況。調(diào)諧范圍應(yīng)該是對于最差情況條件足夠的。
將陣列本身連同設(shè)定串聯(lián)電阻的其他電子部件一起集成到單塊芯片上。
在當(dāng)前技術(shù)發(fā)展水平的集成電路工藝(簡稱為IC工藝)中的可用電阻器類型中，金屬-絕緣體-金屬電容器(簡稱為MIM電容器)提供最高的品質(zhì)因子。二進制加權(quán)陣列是利用最小數(shù)目的部件產(chǎn)生較大電容比的最有效的實現(xiàn)方式。所需的電容器陣列解決方案依賴于射頻濾波器(簡稱為RF)的帶寬和調(diào)諧范圍而實現(xiàn)。為取代傳統(tǒng)調(diào)諧器中的離散變?nèi)荻O管，需要約7或8位的陣列。
可以用所述陣列構(gòu)建全部或部分集成的可調(diào)諧LC濾波器，例如用于TV調(diào)諧器中。


結(jié)合附圖，參考以下描述，可以最佳地理解本發(fā)明以及其他目的和優(yōu)點。
圖1是由MOS晶體管進行開關(guān)的7位二進制加權(quán)電容器陣列的實施例；圖2是圖1所示陣列的等效電路的示意圖；圖3示出了圖1和圖2所示陣列的串聯(lián)電阻與輸入字的關(guān)系曲線I，曲線II是圖1和圖2所示陣列的電容與輸入字的關(guān)系曲線；圖4是具有分為有效和無效MOST的MOST開關(guān)的7位二進制加權(quán)電容器陣列的實施例；圖5是圖4的等效電路的示意圖；圖6示出了圖4和圖5所示陣列的串聯(lián)電阻與輸入字的關(guān)系曲線III。曲線IV是圖4和圖5所示陣列的電容與輸入字的關(guān)系曲線；圖7是具有有效和無效MOST開關(guān)的7位二進制加權(quán)電容器陣列的實施例，其中位7的有效部分分為兩個MOST；圖8是具有多重有效和無效MOST開關(guān)的7位二進制加權(quán)電容器陣列的實施例，其中位6和7的有效部分分別分為兩個和四個MOST；圖9示出了圖8所示陣列的串聯(lián)電阻與輸入字的關(guān)系曲線V，曲線VI是圖7和圖8所示陣列的電容與輸入字的關(guān)系曲線；圖10是具有獨立漏極上拉電阻器的7位二進制加權(quán)開關(guān)電容器陣列的實施例；圖11示出了在50MHz處獨立上拉電阻器對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線VII，曲線VIII、IX、X和XI示出了在100、200、400和500MHz處獨立上拉電阻器對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線；圖12是具有與信號線相連的、并用小PMOST進行開關(guān)的獨立上拉電阻器的7位二進制加權(quán)開關(guān)電容器陣列的實施例；圖13示出了在50MHz處由獨立開關(guān)的上拉電阻器對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線XII，曲線XIII、XIV、XV和XVI示出了在100、200、400和500MHz處由開關(guān)的上拉電阻器對串聯(lián)電阻器Rs的貢獻與電容的關(guān)系曲線；圖14是示出了添加到電容陣列的三個最低有效位的虛支路的等效電路示意圖；圖15A示出了圖2所示電路的一部分，以解釋操作；圖15B示出了圖14所示電路的一部分，以解釋操作；圖16示出了線性化的串聯(lián)電阻與圖14的電路產(chǎn)生的輸入字的關(guān)系曲線XVII。曲線XVIII和XIX示出了電容與輸入字的一階倒數(shù)dC/dW的的關(guān)系曲線以及電容與輸入字的關(guān)系曲線；圖17是具有一個開關(guān)電容器和一個虛支路的一個陣列部件的實施例；圖18是NMOS晶體管的截面圖；圖19是PMOS晶體管的截面圖；圖20是使用電容陣列的接收機的實施例；圖21是由MOS晶體管進行開關(guān)的8位電容器陣列的實施例，其中一個陣列電容器的值是加權(quán)基本值加上附加值而構(gòu)成；圖22是針對圖21所示的等效電路的示意圖；圖23示出了電容準(zhǔn)比例與調(diào)諧范圍的關(guān)系曲線XX；圖24示出了等效串聯(lián)電阻與調(diào)諧范圍的關(guān)系曲線XXI；圖25示出了優(yōu)化的等效串聯(lián)電阻與調(diào)諧范圍的關(guān)系曲線XXII；圖26示出了通過分離開關(guān)而優(yōu)化的等效串聯(lián)電阻與調(diào)諧范圍的關(guān)系曲線XXIII；以及圖27示出了具有交迭的電容與調(diào)諧范圍的關(guān)系曲線XXIV。
具體實施例方式
在不同的圖中，相同的參考數(shù)字表示所示的相同或類似元件。
圖1示出了由MOS晶體管9至15進行開關(guān)的電容器2至8的7位二進制加權(quán)陣列1的實施例，所述MOS晶體管具有與由晶體管9至15進行開關(guān)的電容器2至8的值成比例的截止?fàn)顟B(tài)輸出電容。晶體管9至15經(jīng)由輸入16至22接收它們的控制信號。陣列電容器3的電容是陣列電容器2的電容的兩倍，陣列晶體管4的電容是陣列晶體管3的電容的兩倍，等等。陣列電容器2至8與輸出端25并聯(lián)連接。晶體管9至5與電容器2至8串聯(lián)。電容器2與晶體管9串聯(lián)，電容器3與晶體管10串聯(lián)，等等。電容器2至8通過信號線23和晶體管9至15與可以接地的輸出線24相連。還將輸出線24指定為第二信號線。輸入16至22接收二進制編碼的控制信號b1至b7，控制信號b1至b7形成陣列輸入字。輸入字控制陣列MOS晶體管9至15。晶體管10的寬度W是晶體管9的寬度W的兩倍，晶體管11的寬度W是晶體管10的寬度W的兩倍。信號端子25和26之間的陣列1取代具有電容Cvar和串聯(lián)電阻Rs的變?nèi)荻O管。
圖2示出了陣列1的等效電路31的示意圖。晶體管9用以下電路來代替，所述電路包括開關(guān)32、代表MOST導(dǎo)通電阻Ron1的電阻器33、分別代表寄生截止電容Cdo1和寄生串聯(lián)電阻Rsp1的串聯(lián)的電容器35和電阻器34。同樣地，晶體管10用以下電路來代替，所述電路分別包括開關(guān)36、代表MOST導(dǎo)通電阻Ron2的電阻器37、分別代表寄生截止電容Cdo2和寄生串聯(lián)電阻Rsp2的串聯(lián)的電容器39與電阻器38。晶體管15用以下電路來代替，所述電路分別包括開關(guān)44、代表MOST導(dǎo)通電阻RonN的電阻器45，分別代表寄生截止電容CdoN和寄生串聯(lián)電阻RspN的串聯(lián)的電容器47與電阻器46。
下表針對每一位示出了MOS晶體管的寬度W、電容器35、39、43和47的MOST截止?fàn)顟B(tài)電容Cdo、電阻器33、37、41和45的MOST導(dǎo)通電阻Ron、體電阻器34、38、42和44的電阻Rsp、以及電容器2至8的電容Cmin。

圖3示出了圖1和圖2所示陣列1的串聯(lián)電阻與輸入字b1至b7的關(guān)系曲線I。曲線II是圖1和圖2所示陣列1的電容與輸入字b1至b7的關(guān)系曲線。只有當(dāng)Cdoi和Ci共同的串聯(lián)電路是Ci的恒定部分時，電容特征才是連續(xù)和線性的。必須選擇與Ci成比例的Wi的結(jié)果是串聯(lián)電阻隨著電容值的升高而降低。
圖4示出了具有開關(guān)62至68的電容器陣列61的實施例，將每一個開關(guān)均分離為有效MOS晶體管69至75和另外的無效MOS晶體管76至82。MOS晶體管69至75的每一個分別和另外的MOS晶體管76至82的每一個在漏極處并聯(lián)連接，并且一起與陣列電容器2至8串聯(lián)連接。開關(guān)62包括有效MOS晶體管69和無效MOS晶體管76，開關(guān)63包括有效MOS晶體管70和無效MOS晶體管77，等等。利用這種拓?fù)洳季?，獲得對串聯(lián)電阻和電容的更加獨立的控制。設(shè)置無效部分76至82以獲得作為輸入字b1至b7函數(shù)的電容的連續(xù)性所需的Cdo電容。無效MOST總是處于截止?fàn)顟B(tài)，所以可以將柵極端子永久地與信號線24相連，作為基準(zhǔn)端子。有效部分69至75包括所選總MOST的一部分，從而整體上獲得符合所需特征的串聯(lián)電阻。
圖5示出了陣列61的等效電路91的示意圖，并且用MOS晶體管的簡化等效R和C模型來繪制，僅示出了2個最低有效位。與無效MOSFT相關(guān)聯(lián)的部件用下標(biāo)“b”表示。晶體管69由開關(guān)92、具有導(dǎo)通電阻Ron1的電阻器93、具有寄生串聯(lián)電阻Rsp1的電阻器94和具有寄生串聯(lián)電容Csp1的電容器95來代替。無效MOS晶體管76由具有寄生串聯(lián)電阻Rsp1b的電阻器96和具有寄生串聯(lián)電容Csp1b的電容器97來代替。晶體管70由開關(guān)98、具有導(dǎo)通電阻Ron2的電阻器99、具有寄生串聯(lián)電阻Rsp2的電阻器100、具有寄生串聯(lián)電容Csp2的電容器101來代替。無效MOS晶體管77由具有寄生串聯(lián)電阻Rsp2b的電阻器102和具有寄生串聯(lián)電容Csp2b的電容器103來代替。
圖6示出了圖4和圖5所示陣列61的串聯(lián)電阻與輸入字b1至b7的關(guān)系曲線III。曲線IV是圖4和圖5所示陣列61的電容與輸入字b1至b7的關(guān)系曲線。曲線III示出了在字范圍64至127中有效的位7。位6支路在32至63和96至127的范圍中有效。進一步檢查顯示，位6的有效/無效分離的均衡效果在輸入字轉(zhuǎn)變31到32處尤為顯著，但是在輸入字轉(zhuǎn)變95到96處幾乎沒有效果。原因在于在后一轉(zhuǎn)變點處b7的電容導(dǎo)通，從而遮蔽了b6的效果。95處的陣列電容是15.9pF，而在31處僅為6.94pF。
圖7是具有開關(guān)62至67和112的電容器陣列111的實施例。開關(guān)112包括無效MOST 113、以及包括兩個MOST 115和116的有效部分114。編碼器114接收輸入字b1至b7的位6和7，并控制有效MOST 74、115和116。因此，串聯(lián)電阻的控制得到多重有效MOST 115和116逐位的進一步改善。將有效部分114分成兩部分。通過從96開始將部分114的一個MOST 115或116截止，實現(xiàn)轉(zhuǎn)變點31到32和95到96處的串聯(lián)電阻的獨立校正。
圖8是具有開關(guān)9至13、122和123的電容器陣列121的實施例。開關(guān)122包括無效MOST 124和包括兩個MOST 126和127的有效部分125。開關(guān)123包括無效MOST 128和包括四個MOST 130至133的有效部分129。兩個編碼器134和135接收輸入字b1至b7的位b5、b6和b7，并且控制有效MOST 126、127和130至133。因此，串聯(lián)電阻的控制得到多重有效MOST 126、127和130至133逐位的進一步改善。將有效部分125分成兩部分，并且將有效部分129分成四個并聯(lián)的部分，即MOST 126、127和130至133。
圖9示出了使用根據(jù)圖8的拓?fù)洳季诌M行優(yōu)化的7位電容器陣列的結(jié)果，并且示出了圖8所示陣列121的串聯(lián)電阻與輸入字b1至b7的關(guān)系曲線V。曲線VI是圖8所示陣列的電容與輸入字的關(guān)系曲線。通過從31開始向前選擇部分125和129的一個或幾個有效MOST 126、127、130至132或133來實現(xiàn)對轉(zhuǎn)變點31到32、47到48、63到64、79到80、95到96和121到122處的串聯(lián)電阻的獨立校正。
圖10示出了由MOS晶體管9至15進行開關(guān)的電容器2至8的7位二進制加權(quán)陣列141的實施例。獨立上拉電阻器142至148與電容器2至8和晶體管9至15之間的抽頭149至155相連。上拉電阻器142與電容器2和電阻器9之間的抽頭149相連，上拉電阻器143與電容器3和電阻器10之間的抽頭150相連，等等。將具有并聯(lián)電容Cp的電容器156固定在信號線23和24之間，以負(fù)責(zé)雜散電容。上拉電阻器142是6400kOhm，上拉電阻143是3200kOhm，上拉電阻144是1600kOhm，等等。上拉電阻148是100kOhm。只要MOS晶體管處于截止?fàn)顟B(tài)，獨立上拉電阻器142至148就對電容器串聯(lián)電阻Rs有貢獻。上拉電阻器142至148與正電源157相連。
圖11示出了在50MHz處上拉電阻器142至148對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線VII。曲線VIII、IX、X和XI示出了在100、200、400和500MHz處上拉電阻器142至148對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線。
圖12示出了由MOS晶體管9至15進行開關(guān)的電容器2至8的7位二進制加權(quán)陣列161的實施例。上拉電阻器162至168與信號線23相連，并且經(jīng)由附加的MOS晶體管169至175與抽頭176至182相連。從信號線23進行獨立上拉，并且用小PMOS 169至175對獨立上拉進行開關(guān)。信號線23經(jīng)由具有電阻Rpuo的電阻器23與正電源184相連。當(dāng)MOS晶體管9導(dǎo)通時，MOS晶體管169截止。相反地，當(dāng)MOS晶體管9截止時，MOS晶體管169導(dǎo)通，等等。結(jié)合主MOST的開關(guān)對每一個支路的漏極上拉電阻器進行開關(guān)。當(dāng)NMOS導(dǎo)通時PMOS截止，反之亦然。
圖13示出了在50MHz處由獨立開關(guān)的上拉電阻器對串聯(lián)電阻Rs的貢獻與電容的關(guān)系曲線XII。曲線XIII、XIV、XV和XVI示出了在100、200、400和500MHz處由開關(guān)的上拉電阻器對串聯(lián)電阻器Rs的貢獻與電容的關(guān)系曲線。
圖14是示出了具有7位二進制加權(quán)開關(guān)電容陣列191并且具有添加到三個最低有效位b1至b3(簡稱為LSB b1至b3)的虛支路192至194的等效電路190。陣列191包括具有7個MOST 199至202的7個串聯(lián)電容器195至198，這里僅示出了所考慮的那些。MOST 199至202中每一個分別包括陣列MOST開關(guān)203至296之一，具有導(dǎo)通電阻Ron1、Ron2、Ron3和Ron7的電阻器207至210之一，具有寄生串聯(lián)電阻Rsp1、Rsp2、Rsp3和Rsp7的電阻器211至214之一，以及具有電容Cdo1、Cdo2、Cdo3和Cdo7的電容器215至218之一。電容器215至217的寬度W是280μm。支路192至194中每一個分別包括虛MOST開關(guān)219至221之一，具有電容C11、C12和C13的電容器222至224之一，具有電阻Rsp11、Rsp12和Rsp13的電阻器225至227之一，以及具有電容Cdo11、Cdo12和Cdo13的電容器228至230之一。Cdo11至Cdo13由永久地處于截止?fàn)顟B(tài)的虛MOST晶體管231至233形成。電容器195至197和222至224全部具有相同的值，即C11＝C12＝C13＝C1＝C2＝C3。組件195至230的相關(guān)值放在下表中，其中Wdes是如前圖所示的二進制加權(quán)的MOST的寬度，Wact是如該圖所示的MOST 199、200、201和202的寬度，Cmin是開關(guān)電容器195、196、197和198的電容，Ron是電阻器207、208、209和210的導(dǎo)通電阻，Cdo是電容器215、216、217和218的截止電容，Ceff是電容器195和215、196和216、197和217、198和218的串聯(lián)電容，Wdum是虛MOST231至233的寬度，Cdum是虛MOST 231至233的電容，Cdumeff是由在虛支路192至194中的電容器222和228、223和229、224和230貢獻的串聯(lián)電容。

為了減少由較低有效位b1至b3產(chǎn)生的較低電容范圍中的陣列191的串聯(lián)電阻，增加LSB位的MOS開關(guān)199至201的尺寸。這導(dǎo)致電容特征中的擾動的電容比CMIM/Cdo和不連續(xù)性。為了去除不連續(xù)性，將虛支路192至194添加到前3個LSB位。
參照圖15A和圖15B解釋操作，示出了電容陣列31和191的LSB位之一。左手側(cè)的圖15A示出了初始狀態(tài)，參考圖15A引入了下標(biāo)a。MOST 9使用Wes＝35，這是用于產(chǎn)生Cdo1a相對具有電容值C1a的MiM電容器2的所需電容比而需要的位序列的所需值。在右手側(cè)的圖15B中，引入了用于虛支路的下標(biāo)b，并且已經(jīng)將MOST開關(guān)199的寬度增加到W＝280，以減小串聯(lián)電阻。在前表中，將實際寬度W指定為Wact。具有電容C1a、C1b和C11的MiM電容器2、195和222全部具有相同的值。
為了能夠補償截止?fàn)顟B(tài)時的過大電容，開關(guān)32(圖15A)、203和219(圖15B)進行串聯(lián)(tandem)操作。經(jīng)由開關(guān)219添加與具有電容C11＝C1b的MiM電容器222串聯(lián)并具有電容Cdo11的虛MOST 231。由圖15A和圖15B的電路得到的最小和最大電容是Ca,MAXCa,MIN=C1aC1aCdo1aC1a+Cdo1a]]>Cb,MAXCb,MIN=C1b+C11Cdo11C11+Cdo11C1bCdo1bC1b+Cdo1b]]>伴隨電容補償?shù)牟焕幨窃趯?dǎo)通和截止?fàn)顟B(tài)均存在表示為C1p的較小固定并聯(lián)電容。為了電容的連續(xù)性，需要滿足Cb,MAXCb,MIN=C1p+Ca,MAXC1p+Ca,MIN]]>代入CaCb,MAXCb,MIN=C1p+C1aC1p+C1aCdo1aC1a+Cdo1a]]>解出Cdo11為Cdo11=CMiM2(Cdo1b-Cdo1a)CMiM2+2Cdo1aCMiM+Cdo1aCdo1b]]>
其中CMiM＝C1a＝C1b＝C11虛MOST開關(guān)219、220、221的位置在陣列MOST開關(guān)203、204和205的位置之后。由開關(guān)元件219至221貢獻的電容和損耗電阻形成已未考慮的附加干擾因素?？傊脠D14所示的實現(xiàn)已發(fā)現(xiàn)電容器性能的顯著改善。注意為了使電容的補償對于工藝擴展和溫度不敏感，補償電容需要由MiM和MOST電容根據(jù)待補償?shù)碾娙菀赃m當(dāng)比例組成。所以，例如，我們不能單純地補償Cdo而忽略Cmin或單純地補償MiM而忽略Cdo。
圖16示出了使用圖14的電路時線性化串聯(lián)電阻與輸入字的關(guān)系曲線XVII。曲線XVIII和XIX示出了dC/dW和電容與輸入字的關(guān)系曲線。
圖17是具有開關(guān)電容器241和虛支路242的一個陣列部件240的實施例。PMOST 243用于將虛NMOST 244的電容與輸出26連接或斷開。當(dāng)Vsw＝Vcc時，MOS晶體管243和245均處于導(dǎo)電狀態(tài)。根據(jù)NMOST 245，NMOST 244的漏極DC電壓是Vcc。參考圖18所示的NMOST的截面，DC偏置減小了n+到P阱的電容。當(dāng)Vsw＝0V時，MOS晶體管243和245處于非導(dǎo)電狀態(tài)。將MOST 245的漏極拉到Vcc。電阻器246和247形成分壓器，從而將MOST 244的漏極拉到約Vcc/2。參考圖19所示的PMOST截面，增大的p+到N阱的反向偏置減小了MOST 243貢獻的電容。
圖18是NMOS晶體管244、245的截面。漏極251和源極252由P阱區(qū)253中的n+接觸251、252形成。P阱235與襯底254相連。
圖19是PMOS晶體管243的截面。漏極256和源極257由N阱區(qū)258中的p+接觸256、257形成。N阱258與襯底259相隔離。
圖20示出了接收機262，具有第一電容陣列263、低噪聲放大器264、電感器265、第二電容陣列266、兩個自動增益控制器267和268、混頻器269、分頻器270、低通/多相濾波器271、接收信號強度指示器272、調(diào)諧控制器273、三個自動增益控制器274、275和276，晶振277、合成器278和控制接口279。接收機262包括用第一電容陣列263進行調(diào)諧的環(huán)形天線280、信道解碼器281和環(huán)路濾波器282。第二電容陣列266與電感器265并聯(lián)，并且放在低噪聲放大器264之后、自動增益控制器267之前。
圖21示出了由MOS晶體管310至317進行開關(guān)的電容器302至309的8位陣列301的實施例。MOS晶體管301至317經(jīng)由輸入318至325接收它們的控制信號。陣列電容器302至309與輸出端子320并聯(lián)連接。晶體管310至317與電容器302至209串聯(lián)。電容器302與晶體管310串聯(lián)，電容器303與晶體管311串聯(lián)，等等。電容器302至309通過信號線326和晶體管310至317與可以接地的輸出線327相連。還將輸出線327指定為第二信號線。輸入318至325接收形成陣列輸入字的二進制編碼控制信號b1至b8。輸入字控制陣列晶體管310至317。信號端子328和329之間的陣列301取代具有電容Cvar和串聯(lián)電阻Rs的變?nèi)荻O管。
圖22示出了陣列301的等效電路331的示意圖。晶體管310的模型電路包括開關(guān)332、代表MOST導(dǎo)通電阻Ron1的電阻器333、分別代表寄生截止電容Cp1與寄生串聯(lián)電阻Roff1的串聯(lián)的電容器335和電阻器334。同樣地，晶體管311由以下電路代替，所述電路包括開關(guān)336、代表MOST導(dǎo)通電阻Ron2的電阻器337、分別代表寄生截止電容Cp2與寄生串聯(lián)電阻Roff2的串聯(lián)的電容器339和電阻器338。晶體管317由以下電路代替，所述電路包括開關(guān)344、代表MOST導(dǎo)通電阻Ronmax的電阻器345、分別代表寄生截止電容Cpmax與寄生串聯(lián)電阻Roffmax的串聯(lián)的電容器347和電阻器346。
如果忽略MOS開關(guān)的寄生電容，包括開關(guān)和電容器的支路的電容是Ci＝2i-1*ΔC，其中ΔC是步長電容，i＝1，2，...，max。實際上，開關(guān)寄生電容存在并影響作為調(diào)諧電壓函數(shù)的陣列電容之間的依賴性。如果考慮寄生電容，則在作為調(diào)諧電壓函數(shù)的電容圖中觀察到跳變。
為防止跳變，如以下關(guān)系所示地增大開關(guān)電容，其中Cpi是截止?fàn)顟B(tài)下開關(guān)寄生電容Ci=2i-1·ΔC+Ci·CpiCi+Cpi]]>這給出了
Ci=14·(2i·ΔC+2i2·ΔC·8·Cpi+2i·ΔC)]]>圖23示出了電容和調(diào)諧電壓之間的依賴性XX。如所期望的，電容與調(diào)諧范圍成比例。而且，電容保持相對調(diào)諧電壓的單調(diào)性。
不幸地是，電容器陣列的等效串聯(lián)電阻依賴于調(diào)諧電壓，具有如圖24所示的最小值和最大值。在圖24中表示為等效串聯(lián)電阻依賴性與調(diào)諧電壓的關(guān)系曲線XXII。陣列的串聯(lián)電阻作為調(diào)諧電壓的函數(shù)增大和減小。
為了作為調(diào)諧函數(shù)的恒定帶寬和電壓駐波比(簡寫為VSWR)，等效串聯(lián)電阻應(yīng)該是恒定的。為了降低最大和最小值之比，可以對開關(guān)尺寸進行優(yōu)化。
圖25示出了描繪優(yōu)化的等效串聯(lián)電阻與調(diào)諧電壓之間的依賴性的曲線XXII。對開關(guān)尺寸進行優(yōu)化的目的是為了減小最大和最小串聯(lián)電阻值之比。
可以通過將每一個開關(guān)分成并聯(lián)的開關(guān)來獲得進一步改進。通過該方法，當(dāng)選擇性地使開關(guān)無效時(即，它們處于截止?fàn)顟B(tài)時)，等效電阻增大，相反地，當(dāng)選擇性地激活開關(guān)時(即，它們處于導(dǎo)通狀態(tài)時)，等效電阻減小。
圖26示出了等效串聯(lián)電阻與調(diào)諧電壓之間的依賴性的曲線XXIII，其中通過將開關(guān)并聯(lián)地分離而優(yōu)化電阻。因為開關(guān)寄生電容器Cpi沒有變化，所有不影響電容器-調(diào)諧曲線。
盡管如此，工藝擴展可能引起電容調(diào)諧曲線中的跳變，并且影響調(diào)諧范圍。當(dāng)陣列中的電容變小并且/或者開關(guān)寄生電容變大時，將出現(xiàn)間隙，并且無法調(diào)諧到所有電容器值。如果寄生電容增大，那么最小調(diào)諧的電容器也增加。如果陣列中的電容器變小，那么最大調(diào)諧的電容器將成比例地減少。最小調(diào)諧的電容器值受到的影響較少。為了防止調(diào)諧特征(即，調(diào)諧的電容和調(diào)諧電壓之間的依賴性)中的間隙，將通過計算最壞情況下(即，當(dāng)寄生電容具有最大值Cpmax時)陣列中電容器的電容來考慮交迭。此后，陣列中電容器的值應(yīng)該與比率(額定電容/最小電容陣列電容器值)相乘，這是最壞情況。調(diào)諧范圍應(yīng)該針對最差情況條件是足夠的。圖27中示出了調(diào)諧范圍上的連續(xù)調(diào)諧電容的曲線XXIV。
附圖符號列表1電容器陣列31等效電路2電容器32開關(guān)3電容器33導(dǎo)通電阻器4電容器34并聯(lián)電阻器5電容器35并聯(lián)電容器6電容器36開關(guān)7電容器37導(dǎo)通電阻器8電容器38并聯(lián)電阻器9MOS晶體管 39并聯(lián)電容器10MOS晶體管40開關(guān)11MOS晶體管41導(dǎo)通電阻器12MOS晶體管42并聯(lián)電阻器13MOS晶體管43并聯(lián)電容器14MOS晶體管44開關(guān)15MOS晶體管45導(dǎo)通電阻器16輸入 46并聯(lián)電阻器17輸入 47并聯(lián)電容器18輸入 61陣列19輸入 62開關(guān)20輸入 63開關(guān)21輸入 64開關(guān)22輸入 65開關(guān)23信號線 66開關(guān)24信號線 67開關(guān)25輸入/輸出68開關(guān)26輸入/輸出69有效MOS晶體管
70有效MOS晶體管117編碼器71有效MOS晶體管121陣列72有效MOS晶體管122開關(guān)73有效MOS晶體管123開關(guān)74有效MOS晶體管124無效MOS晶體管75有效MOS晶體管125有效部分76無效MOS晶體管126有效MOS晶體管77無效MOS晶體管127有效MOS晶體管78無效MOS晶體管128無效MOS晶體管82無效MOS晶體管129有效部分91等效電路 130有效MOS晶體管92開關(guān) 131有效MOS晶體管93電阻器 132有效MOS晶體管94電阻器 133有效MOS晶體管95電容器 134編碼器96電阻器 135編碼器97電容器 141陣列98開關(guān) 142上拉電阻器99電阻器 143上拉電阻器100電阻器 144上拉電阻器101電容器 145上拉電阻器102電阻器 146上拉電阻器103電容器 147上拉電阻器111電容器陣列 148上拉電阻器112開關(guān)149抽頭113無效MOS晶體管 150抽頭114有效部分151抽頭115有效MOS晶體管 152抽頭116有效MOS晶體管 153抽頭
154抽頭191陣列155抽頭192虛支路156電容器 193虛支路157正電源 194虛支路161陣列195電容器162上拉電阻器 196電容器163上拉電阻器 197電容器164上拉電阻器 198電容器165上拉電阻器 199MOST166上拉電阻器 200MOST167上拉電阻器 201MOST168上拉電阻器 202MOST169晶體管 203開關(guān)170晶體管 204開關(guān)171晶體管 205開關(guān)172晶體管 206開關(guān)173晶體管 207電阻器174晶體管 208電阻器175晶體管 209電阻器176抽頭210電阻器177抽頭211電阻器178抽頭212電阻器179抽頭213電阻器180抽頭214電阻器181抽頭215電容器182抽頭216電容器183晶體管 217電容器184正電源 218電容器190等效電路219開關(guān)
220開關(guān)259襯底221開關(guān)262收發(fā)機222電容器 263電容器223電容器 264低噪聲放大器224電容器 265電感器225電阻器 266電容陣列226電阻器 267自動增益控制器227電阻器 268自動增益控制器228電容器 269混頻器229電容器 270分頻器230電容器 271低通/多相濾波器231虛MOST 272指示器232虛MOST 273調(diào)諧控制器233虛MOST 274自動增益控制器240陣列部件275自動增益控制器241開關(guān)電容器 276自動增益控制器242虛支路 277晶振243PMOST 278合成器244虛NMOST 279控制接口245NMOST 280環(huán)形天線248電阻器 281信道解碼器249電阻器 282環(huán)路濾波器251漏極301電容器陣列252源極302電容器253P阱區(qū) 303電容器254襯底304電容器256漏極305電容器257源極306電容器258N阱區(qū) 307電容器
308電容器 338寄生電阻器309電容器 339寄生電容器310MOS晶體管 344開關(guān)311MOS晶體管 345導(dǎo)通電阻器312MOS晶體管 346寄生電阻器313MOS晶體管 347寄生電容器314MOS晶體管 351峰值315MOS晶體管 352峰值316MOS晶體管 353峰值317MOS晶體管 354峰值318輸入355峰值319輸入361范圍320輸入362范圍321輸入363范圍322輸入364范圍323輸入365范圍324輸入371交迭325輸入372交迭326信號線 373交迭327信號線328輸入/輸出329輸入/輸出331等效電路332開關(guān)333導(dǎo)通電阻器334寄生電阻器335寄生電容器336開關(guān)337導(dǎo)通電阻器
權(quán)利要求
1.一種電容器(2-8、195-198、241)陣列(1、61、111、121、141、161、191)，每一個電容器均具有電容，所述陣列包括MOS晶體管(9-15、69-75、115、116、126、127、130-133、199-202、245)，用于對電容器陣列進行開關(guān)，每一個所述MOS晶體管(9-15、69-75、115、116、126、127、130-133、199-202、245)的幾何特性與連接至所述MOS晶體管的電容器的電容成比例。
2.根據(jù)權(quán)利要求1所述的陣列，其中，所述幾何特性是寬度。
3.根據(jù)權(quán)利要求1或2所述的電容器(2-8、195-198、241)陣列(1、61、111、121、141、161、191)，其中，所述MOS晶體管(9-15、69-75、115、116、126、127、130-133、199-202、245)的電容是二進制加權(quán)的。
4.根據(jù)前述任一權(quán)利要求所述的電容器(2-8、195-198、241)陣列(61、111、121)，其中，所述陣列(61、111、121)還包括與MOS晶體管(69-75、113、115、116、124、126-128、130-133)并聯(lián)連接的另外的MOS晶體管(76-82、113、115、116、124、126、127、128、130-133)，所述MOS晶體管(69-75、113、115、116、124、126-128、130-133)和所述另外的MOS晶體管(76-82、113、115、116、124、126、127、128、130-133)均與所述陣列的一個電容器(2-8)串聯(lián)連接。
5.根據(jù)權(quán)利要求4所述的電容器陣列，其中，所述另外的MOS晶體管(76-82、113、124、128)的柵極端子與基準(zhǔn)端子(24)連接。
6.根據(jù)權(quán)利要求4所述的電容器陣列，其中，所述并聯(lián)的MOS晶體管(115、116、126、127、130-133)由編碼器(117、134、135)控制。
7.根據(jù)權(quán)利要求6所述的電容器陣列，其特征在于所述編碼器(117、134、135)由輸入二進制字的最高有效位控制。
8.一種電容器(2-8)陣列(141、161)，通過權(quán)利要求1所述的MOS晶體管(9-15)對其進行開關(guān)，所述陣列還包括與所述電容器(2-8)和所述MOS晶體管(9-15)之間的抽頭(149-155，176-182)連接的電阻器(142-148，162-168)。
9.根據(jù)權(quán)利要求8所述的電容器陣列，其中，所述電阻器(162-168)經(jīng)由附加的MOS晶體管(169-175)與所述抽頭(172-182)連接。
10.根據(jù)權(quán)利要求9所述的電容器陣列，其中，所述電阻器(162-168)與信號線(23)連接。
11.根據(jù)權(quán)利要求8、9或10所述的電容器陣列，其中，所述電阻器(142-148，162-168)是二進制加權(quán)的。
12.根據(jù)權(quán)利要求10所述的電容器陣列的陣列，其中，所述信號線(23)經(jīng)由電阻器裝置(183)與正電源(184)連接。
13.根據(jù)權(quán)利要求1所述的電容器(195-198、241)陣列(191)，其中，所述MOS晶體管(199-201)由具有最低有效部分的二進制字控制，由所述最低有效部分控制的所述MOS晶體管包括相對較小的電阻。
14.根據(jù)權(quán)利要求13所述的電容器陣列，還包括虛支路(192-194)，與所述由最低有效部分控制的MOS晶體管(199-201)和由所述MOS晶體管(199-201)進行開關(guān)的所述電容器(195-197)并聯(lián)連接。
15.根據(jù)權(quán)利要求14所述的電容器陣列，其中，虛支路(192-194)包括電容器(222-224)，所述電容器(222-224)的電容與所述電容器(195-197)陣列中包括的電容器的電容相同。
16.根據(jù)權(quán)利要求1所述的電容器(302-309)陣列(301)，其中，所述陣列的任意電容器(302-309)的電容值包括加權(quán)的基本值和附加值。
17.根據(jù)權(quán)利要求16所述的電容器陣列，其中，所述陣列(301)還包括與所述MOS晶體管(310-317)并聯(lián)連接的另外的MOS晶體管，所述MOS晶體管(310-317)和所述另外的MOS晶體管均與所述陣列(301)的一個電容器(302-309)串聯(lián)連接。
18.根據(jù)權(quán)利要求17所述的電容器陣列，其中，所述并聯(lián)的MOS晶體管由編碼器控制。
19.根據(jù)權(quán)利要求18所述的電容器陣列，其中，所述編碼器由輸入二進制字的最高有效位控制。
20.根據(jù)權(quán)利要求1所述的電容器陣列，其中，另外的電容器(156)與兩條信號線(23、24)連接。
21.根據(jù)前述任一權(quán)利要求所述的電容器陣列，其中，所述陣列中包括的電容器(2-8、195-198、241、301)是金屬-絕緣體-金屬電容器。
22.根據(jù)權(quán)利要求1、2、3、4、8和13所述的電容器陣列，其中，所述陣列(1、61、111、121、141、161、191、301)的電容器(2-8、195-198、241、302-309)的電容是二進制加權(quán)的。
23.一種可調(diào)諧濾波器，包括根據(jù)前述權(quán)利要求的一項或多項所述的電容器陣列(1、61、111、121、141、161、191、301)。
24.一種TV調(diào)諧器，包括根據(jù)前述任一權(quán)利要求所述的可調(diào)諧電容器陣列。
25.一種接收機(262)，包括根據(jù)權(quán)利要求1至24的任一項所述的電容器陣列。
26.一種收發(fā)機，包括根據(jù)權(quán)利要求1至25的任一項所述的電容器陣列。
全文摘要
一種具有低損耗的集成可變電容，包括開關(guān)電容器(2－8)陣列(1)。當(dāng)使用開關(guān)電容器(2－8)陣列(1)形成準(zhǔn)連續(xù)可變電容器時，作為至陣列(1)的數(shù)字控制信號的函數(shù)的陣列(1)電容的連續(xù)性導(dǎo)致作為電容函數(shù)的陣列(1)串聯(lián)電阻的總體行為，而這些行為對于一些應(yīng)用可能是不希望。因此，提出一種開關(guān)陣列(1)的拓?fù)洳季郑栽试S相對獨立于電容而設(shè)定串聯(lián)電阻。可以將陣列(1)完全地或部分地集成到可調(diào)諧LC濾波器和TV調(diào)諧器中。
文檔編號H01L27/08GK101036227SQ200580033904
公開日2007年9月12日 申請日期2005年10月5日 優(yōu)先權(quán)日2004年10月8日
發(fā)明者約翰內(nèi)斯·H·A·布雷克曼斯, 溫森特·朗博, 讓·范辛德倫, 馬克·G·M·諾滕 申請人:皇家飛利浦電子股份有限公司