技術(shù)編號：7506750
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明一般涉及一種包括延遲鎖定回路(下稱“DLL”)的存儲設(shè)備，更明確地說，涉及一種存儲設(shè)備，其包括DLL，并配置成通過復(fù)制延遲模型的延遲比率來補償從處理誤差以及從溫度或電壓變化所產(chǎn)生的誤差，而最小化鎖定后外部時鐘與DQS(或DQ)之間的相位偏移。背景技術(shù) 一般而言，DLL是用于控制通過使用DRAM的從外部輸入的外部時鐘而控制從DRAM輸出到外部的數(shù)據(jù)的時序的電路。為將數(shù)據(jù)無誤地傳輸至芯片組，需要以相同時鐘將DRAM與芯片組同步。即，當(dāng)將從外部輸入的時鐘輸...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。