技術(shù)編號：7338052
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種靜電放電保護(hù)裝置，特別是涉及一種柵極耦合靜電放電保護(hù)裝置。背景技術(shù)隨著CMOS半導(dǎo)體工藝進(jìn)入深次微米(deep sub-micron)的尺寸,許多先進(jìn)的工藝 技術(shù)被使用，以縮減元件的尺寸并保有元件的特性，例如較薄的柵極氧化層、較短的通道 長度、較淺的接面深度(junction depth)、淡摻雜漏極(Lightly-Doped Drain,簡稱LDD) 結(jié)構(gòu)、以及自動(dòng)對準(zhǔn)金屬娃化物(Self-aligned Silicide,簡稱Salic...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。