專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電保護(hù)裝置，特別是涉及一種柵極耦合靜電放電保護(hù)裝置。
背景技術(shù)：
隨著CMOS半導(dǎo)體工藝進(jìn)入深次微米(deep sub-micron)的尺寸,許多先進(jìn)的工藝 技術(shù)被使用，以縮減元件的尺寸并保有元件的特性，例如較薄的柵極氧化層、較短的通道 長(zhǎng)度、較淺的接面深度(junction depth)、淡摻雜漏極(Lightly-Doped Drain,簡(jiǎn)稱LDD) 結(jié)構(gòu)、以及自動(dòng)對(duì)準(zhǔn)金屬娃化物(Self-aligned Silicide,簡(jiǎn)稱Salicide)結(jié)構(gòu)..·等。然 而，上述先進(jìn)的工藝技術(shù)卻也導(dǎo)致集成電路對(duì)靜電放電(electrostatic discharge,簡(jiǎn)稱 ESD)的防護(hù)能力下降許多。因此，如何增強(qiáng)元件抵抗ESD的能力，已是深次微米元件在設(shè)計(jì) 上所欲解決的一項(xiàng)課題。
一般而言，現(xiàn)有的集成電路都會(huì)在輸入與輸出接腳配置靜電放電保護(hù)裝置，以防 止集成電路因應(yīng)靜電放電現(xiàn)象而損壞。靜電放電保護(hù)裝置有許多種的設(shè)計(jì)方式，其中一種 常見的電路就是柵極耦合(gate-coupled)靜電放電保護(hù)裝置。在此種架構(gòu)下，靜電放電保 護(hù)裝置包括連接在焊墊與接地端之間的NMOS晶體管，且NMOS晶體管的柵極加入了柵極耦 合設(shè)計(jì)。藉此，當(dāng)靜電放電事件發(fā)生時(shí)，來(lái)自焊墊的靜電信號(hào)將會(huì)促使NMOS晶體管導(dǎo)通，進(jìn) 而產(chǎn)生一放電路徑讓靜電信號(hào)導(dǎo)通至接地端。
另一方面，當(dāng)內(nèi)部電路正常操作時(shí)，靜電放電保護(hù)裝置必須關(guān)閉(turn off)NMOS 晶體管，以避免漏電流的產(chǎn)生。然而，在實(shí)際應(yīng)用上，當(dāng)來(lái)自焊墊的輸入信號(hào)的上升時(shí)間變 短時(shí)，NMOS晶體管往往無(wú)法完全地被關(guān)閉，進(jìn)而增加裝置內(nèi)的漏電流。換言之，現(xiàn)有的柵極 耦合靜電放電保護(hù)裝置無(wú)法應(yīng)用在高速操作的集成電路中。
由此可見，上述現(xiàn)有的靜電放電保護(hù)裝置在結(jié)構(gòu)與使用上，顯然仍存在有不便與 缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問(wèn)題，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解 決之道，但長(zhǎng)久以來(lái)一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒(méi)有適切的結(jié)構(gòu)能夠 解決上述問(wèn)題，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的靜電 放電保護(hù)裝置，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的靜電放電保護(hù)裝置存在的缺陷，而提供一種 新型結(jié)構(gòu)的靜電放電保護(hù)裝置，所要解決的技術(shù)問(wèn)題是使其利用NMOS晶體管與壓降元件 的串接結(jié)構(gòu)來(lái)致使NMOS晶體管不易被觸發(fā)，進(jìn)而致使靜電放電保護(hù)裝置可以應(yīng)用在高速 操作的集成電路中，非常適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的靜電放電保護(hù)裝置存在的缺陷，而提供一種 新型結(jié)構(gòu)的靜電放電保護(hù)裝置，所要解決的技術(shù)問(wèn)題是使其可用以避免NMOS晶體管在內(nèi) 部電路正常操作時(shí)被觸發(fā)，以降低靜電放電保護(hù)裝置中的漏電流，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出 的一種靜電放電保護(hù)裝置，電性連接在焊墊與內(nèi)部電路之間，其中內(nèi)部電路通過(guò)焊墊接收 輸入信號(hào)，且靜電放電保護(hù)裝置包括電容、第一電阻、壓降元件以及NMOS晶體管。電容的第 一端電性連接焊墊。第一電阻的第一端電性連接電容的第二端，第一電阻的第二端電性連 接至接地端。NMOS晶體管與壓降元件串接在焊墊與接地端之間，且NMOS晶體管的柵極電性 連接電容的第二端，NMOS晶體管的源極電性連接至接地端。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的靜電放電保護(hù)裝置，其中所述的NMOS晶體管的漏極電性連接焊墊，且NMOS 晶體管的源極通過(guò)壓降元件電性連接至接地端。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括第一二極管，且第一二極管 的陽(yáng)極電性連接NMOS晶體管的源極，第一二極管的陰極電性連接至接地端。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件的包括多個(gè)第二二極管，且所述 多個(gè)第二二極管串接在NMOS晶體管的源極與接地端之間。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括一第二電阻，且該第二電阻 的第一端電性連接該NMOS晶體管的源極，該第二電阻的第二端電性連接該接地端，其中該 第一電阻的電阻值比該第二電阻的電阻值大100倍以上。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件的第一端電性連接焊墊，壓降元 件的第二端電性連接NMOS晶體管的漏極，且NMOS晶體管的源極電性連接至接地端。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括第三二極管。其中，第三二極 管的陽(yáng)極電性連接焊墊，第三二極管的陰極電性連接NMOS晶體管的漏極，且NMOS晶體管的 源極電性連接至接地端。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括多個(gè)第四二極管，該些第 四二極管串接在該焊墊與該NMOS晶體管的漏極之間。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括一第三電阻，且該第三電阻 的第一端電性連接該焊墊，該第三電阻的第二端電性連接該NMOS晶體管的漏極，其中該第 一電阻的電阻值比該第三電阻的電阻值大100倍以上。
前述的靜電放電保護(hù)裝置，其中所述的電容與該第一電阻形成一延遲時(shí)間，且該 輸入信號(hào)的上升時(shí)間大于該延遲時(shí)間，該延遲時(shí)間大于來(lái)自該焊墊的一靜電信號(hào)的上升時(shí) 間。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的 一種靜電放電保護(hù)裝置，電性連接在焊墊與內(nèi)部電路之間，其中內(nèi)部電路通過(guò)焊墊接收輸 入信號(hào)，且靜電放電保護(hù)裝置包括電容、第一電阻、壓降元件以及NMOS晶體管。第一電阻與 電容串接在焊墊與接地端之間。NMOS晶體管的漏極電性連接焊墊，NMOS晶體管的柵極電性 連接電容與第一電阻之間的連接節(jié)點(diǎn)，NMOS晶體管的源極電性連接至接地端。壓降元件電 性連接在NMOS晶體管的源極與接地端之間。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括一第一二極管，且該第一二 極管的陽(yáng)極電性連接該NMOS晶體管的源極，該第一二極管的陰極電性連接該接地端。
前述的靜電放電保護(hù)裝置，其中所述的壓降元件包括多個(gè)第二二極管，且該些第二二極管串接在該NMOS晶體管的源極與該接地端之間。
前述的靜電放電保護(hù)裝置，其中所述的電容與該第一電阻形成一延遲時(shí)間，且該 輸入信號(hào)的上升時(shí)間大于該延遲時(shí)間，該延遲時(shí)間大于來(lái)自該焊墊的一靜電信號(hào)的上升時(shí) 間。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明 靜電放電保護(hù)裝置至少具有下列優(yōu)點(diǎn)及有益效果本發(fā)明利用NMOS晶體管與壓降元件的 串接結(jié)構(gòu)來(lái)致使NMOS晶體管不易被觸發(fā)。如此一來(lái)，盡管輸入信號(hào)的上升時(shí)間變小，耦合 至NMOS晶體管的柵極的輸入信號(hào)也將不易觸發(fā)NMOS晶體管。藉此，靜電放電保護(hù)裝置將 可以應(yīng)用在高速操作的集成電路，且靜電放電保護(hù)裝置中的漏電流也可被降低。
綜上所述，本發(fā)明是有關(guān)于一種靜電放電保護(hù)裝置，電性連接在焊墊與內(nèi)部電路 之間，并包括電容、第一電阻、壓降元件以及NMOS晶體管。電容的第一端電性連接焊墊。第 一電阻的第一端電性連接電容的第二端，第一電阻的第二端電性連接至接地端。NMOS晶 體管與壓降元件串接在焊墊與接地端之間，且NMOS晶體管的柵極電性連接電容的第二端， NMOS晶體管的源極電性連接至接地端。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極 效果，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說(shuō)明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠 更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1A是依據(jù)本發(fā)明的一實(shí)施例的靜電放電保護(hù)裝置的電路圖。
圖1B與圖1C分別是依據(jù)本發(fā)明的另一實(shí)施例的靜電放電保護(hù)裝置的電路圖。
圖2A是依據(jù)本發(fā)明的又一實(shí)施例的靜電放電保護(hù)裝置的電路圖。
圖2B與圖2C分別是依據(jù)本發(fā)明的另一實(shí)施例的靜電放電保護(hù)裝置的電路圖。
100、200 :靜電放電保護(hù)裝置
10U201 :焊墊
102、202:內(nèi)部電路
VD1、VD2:電源電壓
C1、C2:電容
R11、R12、R13、R21、R22、R23 :電阻
M1、M2 :NM0S 晶體管
110、110，、110”、210、210，、210” 壓降元件
DUD21 D2n、D3、D41 D4n :二極管
N1、N2:連接節(jié)點(diǎn)具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的靜電放電保護(hù)裝置其具體實(shí)施方式
、結(jié)構(gòu)、特征及 其功效，詳細(xì)說(shuō)明如后。
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實(shí) 施例的詳細(xì)說(shuō)明中將可清楚呈現(xiàn)。通過(guò)具體實(shí)施方式
的說(shuō)明，應(yīng)當(dāng)可對(duì)本發(fā)明為達(dá)成預(yù)定 目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考 與說(shuō)明之用，并非用來(lái)對(duì)本發(fā)明加以限制。
圖1A是依據(jù)本發(fā)明的一實(shí)施例的靜電放電保護(hù)裝置的電路圖。請(qǐng)參閱圖1A所示， 靜電放電保護(hù)裝置100電性連接焊墊101，并通過(guò)電阻R12電性連接至內(nèi)部電路102。靜電 放電保護(hù)裝置100用以避免來(lái)自焊墊101的靜電信號(hào)對(duì)內(nèi)部電路102造成損害。其中，當(dāng) 內(nèi)部電路102正常操作時(shí)，內(nèi)部電路102操作在電源電壓VDl下，并通過(guò)焊墊101接收輸入信號(hào)。
靜電放電保護(hù)裝置100包括電容Cl、電阻R11、NM0S晶體管Ml以及壓降元件110。 其中，靜電放保護(hù)裝置100為一種柵極耦合靜電放電保護(hù)裝置，因此在電性連接上，電容Cl 的第一端電性連接焊墊101。此外，電阻Rll的第一端電性連接電容Cl的第二端，且電阻 Rll的第二端電性連接至接地端。換言之，電阻Rll與電容Cl相互串接，并形成一連接節(jié)點(diǎn) NI。再者，NMOS晶體管Ml與壓降元件110串接在焊墊101與接地端之間。此外，NMOS晶體 管Ml的柵極電性連接電容Cl的第二端，亦即NMOS晶體管Ml的柵極電性連接至連接節(jié)點(diǎn) NI，且NMOS晶體管Ml的源極電性連接至接地端。
更進(jìn)一步來(lái)看，在本實(shí)施例中，壓降元件110是設(shè)置在NMOS晶體管Ml的下方。因 此，NMOS晶體管Ml的漏極電性連接焊墊101，且NMOS晶體管Ml的源極通過(guò)壓降元件110 電性連接至接地端。此外，在本實(shí)施例中，壓降元件110包括二極管D1，且二極管Dl的陽(yáng)極 電性連接NMOS晶體管Ml的源極，二極管Dl的陰極電性連接至接地端。
在操作上，電容Cl與電阻Rll會(huì)形成一延遲時(shí)間，其中輸入信號(hào)的上升時(shí)間大于 延遲時(shí)間，且延遲時(shí)間大于來(lái)自焊墊的靜電信號(hào)的上升時(shí)間。藉此，電容Cl與電阻Rll將 相當(dāng)于一偵測(cè)電路，用以偵測(cè)出靜電信號(hào)，并在靜電信號(hào)產(chǎn)生時(shí)觸發(fā)NMOS晶體管Ml。舉例 來(lái)說(shuō)，當(dāng)靜電事件發(fā)生時(shí)，電容Cl相當(dāng)于短路。藉此，靜電信號(hào)將觸發(fā)NMOS晶體管M1，進(jìn)而 致使NMOS晶體管Ml導(dǎo)通。此時(shí)，NMOS晶體管Ml將提供一放電路徑，進(jìn)而將靜電信號(hào)導(dǎo)通 至接地端。藉此，將可避免來(lái)自焊墊101的靜電信號(hào)對(duì)內(nèi)部電路102造成損害。
另一方面，當(dāng)內(nèi)部電路102正常操作時(shí)，電容Cl相當(dāng)于開路，進(jìn)而致使NMOS晶體 管Ml無(wú)法導(dǎo)通。此外，通過(guò)NMOS晶體管Ml與壓降元件110的串接結(jié)構(gòu)，NMOS晶體管Ml的 導(dǎo)通條件將變得更加嚴(yán)苛，進(jìn)而促使NMOS晶體管Ml的關(guān)閉(turn off)狀態(tài)可以更加地完 難iF. O
舉例來(lái)說(shuō)，由于壓降元件110連接NMOS晶體管Ml的源極，因此壓降元件110所形 成的跨壓將導(dǎo)致NMOS晶體管Ml的源極電壓上升。如此一來(lái)，若要導(dǎo)通NMOS晶體管M1，則 必須相對(duì)地提高NMOS晶體管Ml的柵極電壓。再者，NMOS晶體管Ml的漏-源極電壓(Vds) 也會(huì)隨著源極電壓的上升而下降，進(jìn)而有助于減少漏電流的產(chǎn)生。另一方面，壓降元件110 所形成的跨壓也會(huì)導(dǎo)致NMOS晶體管Ml的基-源極電壓(Vbs)小于0，進(jìn)而提高NMOS晶體 管Ml的臨界電壓(threshold voltage)。如此一來(lái),若要導(dǎo)通NMOS晶體管Ml,則必須相對(duì) 地提高NMOS晶體管Ml的柵-源極電壓(Vgs)。
換言之，當(dāng)內(nèi)部電路102正常操作時(shí)，NMOS晶體管Ml與壓降元件110的串接結(jié)構(gòu) 將導(dǎo)致NMOS晶體管Ml不易被觸發(fā)。如此一來(lái)，盡管輸入信號(hào)的上升時(shí)間變小，耦合至NMOS晶體管Ml的柵極的輸入信號(hào)也將不易觸發(fā)NMOS晶體管Ml。藉此，靜電放電保護(hù)裝置100 將可以應(yīng)用在高速操作的集成電路中，且靜電放電保護(hù)裝置100中的漏電流也可被降低。
值得一提的是，雖然圖1A實(shí)施例列舉了壓降元件110的實(shí)施型態(tài)，但其并非用以 限定本發(fā)明。舉例來(lái)說(shuō)，圖1B與圖1C分別是依據(jù)本發(fā)明的另一實(shí)施例的靜電放電保護(hù)裝 置的電路圖，其中圖1B與圖1A的最大不同之處在于，圖1B中的壓降元件110’是由多個(gè)二 極管D21 D2n所組成，且二極管D21 D2n串接在NMOS晶體管Ml的源極與接地端之間。 此外，圖1C與圖1A的最大不同的處在于，圖1C中的壓降元件110”是由一電阻R13所組成， 且電阻R13的第一端電性連接NMOS晶體管的源極，電阻R13的第二端電性連接至接地端。 此外，電阻Rll的電阻值比電阻R13的電阻值大100倍以上。至于圖1B與圖1C實(shí)施例中 的各構(gòu)件的耦接關(guān)系與運(yùn)作原理皆包含在圖1A實(shí)施例中，故在此不予贅述。
圖2A是依據(jù)本發(fā)明的又一實(shí)施例的靜電放電保護(hù)裝置的電路圖。請(qǐng)參閱圖2A所 示，靜電放電保護(hù)裝置200電性連接焊墊201，并通過(guò)電阻R22電性連接至內(nèi)部電路202。靜 電放電保護(hù)裝置200用以避免來(lái)自焊墊201的靜電信號(hào)對(duì)內(nèi)部電路202造成損害。其中， 當(dāng)內(nèi)部電路202正常操作時(shí)，內(nèi)部電路202操作在電源電壓VD2下，并通過(guò)焊墊201接收輸 入信號(hào)。
靜電放電保護(hù)裝置200包括電容C2、電阻R21、NM0S晶體管M2以及壓降元件210。 其中，電容C2、電阻R21以及電阻R22的連接架構(gòu)，與圖1A實(shí)施例中的電容Cl、電阻Rll以 及電阻R12的連接架構(gòu)相同，故在此不予贅述。此外，與圖1A實(shí)施例相似地，NMOS晶體管 M2與壓降元件210串接在焊墊201與接地端之間。此外，NMOS晶體管M2的柵極電性連接 電容C2的第二端，亦即NMOS晶體管M2的柵極電性連接至介于電容C2與電阻R21之間的 連接節(jié)點(diǎn)N2，且NMOS晶體管M2的源極電性連接至接地端。
更進(jìn)一步來(lái)看，圖2A與圖1A的最大不同之處在于，圖2A中的壓降元件210是設(shè)置 在NMOS晶體管M2的上方。因此，壓降元件210的第一端電性連接焊墊201，壓降元件210 的第二端電性連接匪OS晶體管M2的漏極，且NMOS晶體管M2的源極電性連接至接地端。此 外，在圖2A實(shí)施例中，壓降元件210包括二極管D3。其中，二極管D3的陽(yáng)極電性連接焊墊 201，且二極管D3的陰極電性連接NMOS晶體管M2的漏極。
在操作上，電容C2與電阻R21會(huì)形成一延遲時(shí)間，其中輸入信號(hào)的上升時(shí)間大于 延遲時(shí)間，且延遲時(shí)間大于來(lái)自焊墊的靜電信號(hào)的上升時(shí)間。藉此，當(dāng)靜電事件發(fā)生時(shí)，電 容C2相當(dāng)于短路，進(jìn)而致使靜電信號(hào)觸發(fā)NMOS晶體管M2導(dǎo)通。此時(shí)，NMOS晶體管M2將 提供一放電路徑，進(jìn)而將靜電信號(hào)導(dǎo)通至接地端。
另一方面，當(dāng)內(nèi)部電路202正常操作時(shí)，電容C2相當(dāng)于開路，進(jìn)而致使NMOS晶體 管M2無(wú)法導(dǎo)通。此外，通過(guò)NMOS晶體管M2與壓降元件210的串接結(jié)構(gòu)，NMOS晶體管M2的 導(dǎo)通條件將變得更加嚴(yán)苛，進(jìn)而促使NMOS晶體管M2的關(guān)閉狀態(tài)可以更加地完整。
舉例來(lái)說(shuō)，由于壓降元件210連接NMOS晶體管M2的漏極，因此壓降元件210所形 成的跨壓將導(dǎo)致NMOS晶體管M2的漏極電壓下降。如此一來(lái)，NMOS晶體管M2的漏-源極 電壓(Vds)也會(huì)隨著漏極電壓的下降而下降，進(jìn)而有助于減少漏電流的產(chǎn)生。換言之，當(dāng)內(nèi) 部電路202正常操作時(shí)，NMOS晶體管M2與壓降元件210的串接結(jié)構(gòu)將導(dǎo)致NMOS晶體管M2 不易被觸發(fā)。
除此之外，圖2A中的壓降元件210也可利用其它的架構(gòu)來(lái)實(shí)現(xiàn)。舉例來(lái)說(shuō)，圖2B與圖2C分別是依據(jù)本發(fā)明的另一實(shí)施例的靜電放電保護(hù)裝置的電路圖，其中圖2B與圖2A 的最大不同之處在于，圖2B中的壓降元件210’是由多個(gè)二極管D41 D4n所組成，且二極 管D41 D4n串接在焊墊201與NMOS晶體管M2的漏極的間。
此外，圖2C與圖2A的最大不同的處在于，圖2C中的壓降元件210”是由一電阻 R23所組成，且電阻R23的第一端電性連接焊墊201，且電阻R23的第二端電性連接NMOS晶 體管M2的漏極。此外，電阻R21的電阻值比電阻R23的電阻值大100倍以上。至于圖2B 與圖2C實(shí)施例中的各構(gòu)件的耦接關(guān)系與運(yùn)作原理皆包含在圖2A實(shí)施例中，故在此不予贅 述。
綜上所述，本發(fā)明是利用NMOS晶體管與壓降元件的串接結(jié)構(gòu)來(lái)致使NMOS晶體管 不易被觸發(fā)。如此一來(lái)，盡管輸入信號(hào)的上升時(shí)間變小，耦合至NMOS晶體管的柵極的輸入 信號(hào)也將不易觸發(fā)NMOS晶體管。藉此，靜電放電保護(hù)裝置將可以應(yīng)用在高速操作的集成電 路中，且靜電放電保護(hù)裝置中的漏電流也可被降低。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖 然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾 為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì) 以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種靜電放電保護(hù)裝置，電性連接在一焊墊與一內(nèi)部電路之間，其中該內(nèi)部電路通過(guò)該焊墊接收一輸入信號(hào)，其特征在于該靜電放電保護(hù)裝置包括一電容；一第一電阻，與該電容串接在該焊墊與一接地端之間；一 NMOS晶體管，其中該NMOS晶體管的漏極電性連接該焊墊，該NMOS晶體管的柵極電性連接該電容與該第一電阻之間的一連接節(jié)點(diǎn)，該NMOS晶體管的源極電性連接該接地端； 以及一壓降元件，電性連接在該NMOS晶體管的源極與該接地端之間。
2.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括一第一二極管，且該第一二極管的陽(yáng)極電性連接該NMOS晶體管的源極，該第一二極管的陰極電性連接該接地端。
3.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于其中所述壓降元件包括多個(gè)第二二極管，且該些第二二極管串接在該NMOS晶體管的源極與該接地端之間。
4.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于其中所述的電容與該第一電阻形成一延遲時(shí)間，且該輸入信號(hào)的上升時(shí)間大于該延遲時(shí)間，該延遲時(shí)間大于來(lái)自該焊墊的一靜電信號(hào)的上升時(shí)間。
5.一種靜電放電保護(hù)裝置，電性連接在一焊墊與一內(nèi)部電路之間，其中該內(nèi)部電路通過(guò)該焊墊接收一輸入信號(hào)，其特征在于該靜電放電保護(hù)裝置包括一電容，其第一端電性連接該焊墊；一第一電阻，其第一端電性連接該電容的第二端，該第一電阻的第二端電性連接至一接地端；一壓降元件；以及一 NMOS晶體管，其中該NMOS晶體管與該壓降元件串接在該焊墊與該接地端之間，該 NMOS晶體管的柵極電性連接該電容的第二端，該NMOS晶體管的源極電性連接該接地端。
6.根據(jù)權(quán)利要求5所述的靜電放電保護(hù)裝置，其特征在于其中所述的NMOS晶體管的漏極電性連接該焊墊，該NMOS晶體管的源極通過(guò)該壓降元件電性連接該接地端。
7.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括一第一二極管，且該第一二極管的陽(yáng)極電性連接該NMOS晶體管的源極，該第一二極管的陰極電性連接該接地端。
8.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括多個(gè)第二二極管，且該些第二二極管串接在該NMOS晶體管的源極與該接地端之間。
9.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括一第二電阻，且該第二電阻的第一端電性連接該NMOS晶體管的源極，該第二電阻的第二端電性連接該接地端，其中該第一電阻的電阻值比該第二電阻的電阻值大100倍以上。
10.根據(jù)權(quán)利要求5所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件的第一端電性連接該焊墊，該壓降元件的第二端電性連接該NMOS晶體管的漏極，且該NMOS晶體管的源極電性連接至該接地端。
11.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括一第三二極管，該第三二極管的陽(yáng)極電性連接該焊墊，該第三二極管的陰極電性連接該NMOS晶體管的漏極。
12.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括多個(gè)第四二極管，該些第四二極管串接在該焊墊與該NMOS晶體管的漏極之間。
13.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)裝置，其特征在于其中所述的壓降元件包括一第三電阻，且該第三電阻的第一端電性連接該焊墊，該第三電阻的第二端電性連接該 NMOS晶體管的漏極，其中該第一電阻的電阻值比該第三電阻的電阻值大100倍以上。
14.根據(jù)權(quán)利要求5所述的靜電放電保護(hù)裝置，其特征在于其中所述電容與該第一電阻形成一延遲時(shí)間，且該輸入信號(hào)的上升時(shí)間大于該延遲時(shí)間，該延遲時(shí)間大于來(lái)自該焊墊的一靜電信號(hào)的上升時(shí)間。
全文摘要
本發(fā)明是有關(guān)于一種靜電放電保護(hù)裝置，電性連接在焊墊與內(nèi)部電路之間，并包括電容、第一電阻、壓降元件以及NMOS晶體管。電容的第一端電性連接焊墊。第一電阻的第一端電性連接電容的第二端，第一電阻的第二端電性連接至接地端。NMOS晶體管與壓降元件串接在焊墊與接地端之間，且NMOS晶體管的柵極電性連接電容的第二端，NMOS晶體管的源極電性連接至接地端。本發(fā)明利用NMOS晶體管與壓降元件的串接結(jié)構(gòu)來(lái)致使NMOS晶體管不易被觸發(fā)。這樣盡管輸入信號(hào)的上升時(shí)間變小，耦合至NMOS晶體管的柵極的輸入信號(hào)也將不易觸發(fā)NMOS晶體管。藉此，本發(fā)明將可以應(yīng)用在高速操作的集成電路，且靜電放電保護(hù)裝置中的漏電流也可被降低。
文檔編號(hào)H02H9/00GK103022997SQ201110289658
公開日2013年4月3日 申請(qǐng)日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者何介暐 申請(qǐng)人:旺宏電子股份有限公司