技術(shù)編號(hào)：7157593
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體，尤其涉及一種嵌入邏輯電路的分離柵極式快閃存儲(chǔ)器及嵌入邏輯電路的分離柵極式快閃存儲(chǔ)器組的制作方法。背景技術(shù)隨機(jī)存儲(chǔ)器，例如DRAM與SRAM，在使用過(guò)程中存在掉電后所存儲(chǔ)的數(shù)據(jù)丟失的問(wèn)題。為了克服這個(gè)問(wèn)題，人們已經(jīng)設(shè)計(jì)并開(kāi)發(fā)了多種非易失性存儲(chǔ)器。最近，基于浮柵概念的閃存由于其具有小的單元尺寸和良好的工作性能已成為最通用的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器主要包括兩種基本的結(jié)構(gòu)堆疊柵極(stack gate)結(jié)構(gòu)和分離柵極式(split gate...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。