技術(shù)編號：7145993
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及硅芯片的硅通孔結(jié)構(gòu)，特別涉及使用圖案化表面和圖案化側(cè)壁來提升局部隔離層沉積于硅芯片主體的粘附力，更涉及使用局部隔離來提高局部隔離層的可靠性。背景技術(shù) 因為功能性增加的競爭需求以及越來越小的電子產(chǎn)品的競爭需求，迫使器件生產(chǎn)商要發(fā)明出更加復雜的封裝設(shè)計，所以對于半導體器件來說，封裝需求變得越來越嚴格。特別是，器件小型化的需求不斷增加，已經(jīng)使得封裝生產(chǎn)商進行多芯片的垂直集成(verticalintegration)以減小整個封裝的尺寸，使得最終的電子...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。