技術(shù)編號(hào)：7054409
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本申請(qǐng)涉及一種用于改進(jìn)的柵極間隔件控制的利用多層外延硬掩膜的CMOS制造方法。可以通過(guò)形成雙層硬掩膜來(lái)形成包含PMOS晶體管的集成電路。硬掩膜的第一層是使用烴類(lèi)反應(yīng)物形成的含碳氮化硅。硬掩膜的第二層是使用氯化硅烷反應(yīng)物在第一層上形成的含氯氮化硅。在形成SiGe外延源/漏區(qū)域之后，使用濕法蝕刻去除硬掩膜，所述濕法蝕刻以比第一層快至少三倍的速率去除第二層。專(zhuān)利說(shuō)明用于改進(jìn)的柵極間隔件控制的利用多層外延硬掩膜的CMOS制造方法 [0001]本發(fā)明涉及集成電...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。