技術(shù)編號：6952493
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及到疊層集成電路存儲器。 背景技術(shù)提高電子電路性能和降低其成本的制造方法，毫無例外地是提高電路集成度和減 小相等數(shù)量的諸如晶體管或電容器之類的電子器件所占據(jù)的物理尺寸的方法。這些方法已 經(jīng)生產(chǎn)了每秒鐘能夠運(yùn)行一億次的成本低于1000美元的1996微處理器和數(shù)據(jù)存儲時(shí)間小 于50毫微秒的成本低于50美元的64兆位DRAM電路。這種電路的物理尺寸小于2cm2。這 些制造方法很大程度上支撐著主要工業(yè)化國家的經(jīng)濟(jì)生活標(biāo)準(zhǔn)，并在全球人民的日常生活 中肯定會繼...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。