技術編號：6876304
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明是有關于一種半導體設計，特別是有關于一種因淺溝槽隔離(shallow trench isolation；STI)導致的氧化層應力而造成元件效能的變異。更特別是有關于一種在半導體運算元件利用虛擬元件(dummy device)消除淺溝槽隔離導致的氧化層應力的電路及方法，因此消除運算元件的不匹配，進而增進效能。背景技術 在模擬或高速數字電路中，諸如鎖相回路(phase lock loop；PLL)、串聯(lián)/解串器(serial-deserial desig...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。