技術(shù)編號：6867306
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明總體上涉及半導(dǎo)體技術(shù)、半導(dǎo)體處理和互補金屬氧化物半導(dǎo)體集成電路的形成。背景技術(shù) 互補金屬氧化物半導(dǎo)體(CMOS)集成電路包括NMOS晶體管和PMOS晶體管。通常，這些晶體管可以通過形成柵電介質(zhì)和之后在該電介質(zhì)的頂部上形成NMOS和PMOS柵極結(jié)構(gòu)制成。這些柵電極結(jié)構(gòu)可由多晶硅、硅化物或者金屬制成。具有由二氧化硅制成的非常薄的柵電介質(zhì)的MOS場效應(yīng)晶體管可能會經(jīng)歷不可接受的柵極漏電流。代替二氧化硅由特定高k介電材料形成柵電介質(zhì)能夠降低柵極泄漏。然而，由...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。