技術(shù)編號：6312492
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及裝配有調(diào)節(jié)電路的半導(dǎo)體集成電路，具體地講，涉及根據(jù)耦合到輸出端的負載電路所消耗負載電流的增大或減小來控制輸出電壓的調(diào)節(jié)電路。背景技術(shù)在均利用繼28nm代之后的半導(dǎo)體工藝的產(chǎn)品中，預(yù)期半導(dǎo)體器件的操作變得更快。然而，出現(xiàn)的問題是，因為隨著半導(dǎo)體工藝代的推進，芯片中的電流密度變高，所以與低負載/低速操作相比，在高負載/高速操作下，要施加到晶體管的電壓大大降低，從而導(dǎo)致難以進行高速操作。在這種情形下，通常采用將調(diào)節(jié)電路安裝在半導(dǎo)體芯片上方并且抑制施加到...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。