技術(shù)編號：5836326
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路路徑延遲故障測試，尤其涉及路徑延遲故障 測試向量壓縮方法及裝置。背景技術(shù)在集成電路芯片封裝以后，需要對芯片質(zhì)量進(jìn)行檢測。由于芯片封裝以后對芯片的內(nèi)部電路無法直接訪問，因此， 一般的對芯片的測試采用的方法為 在芯片的輸入端置入測試向量，并在芯片輸出端收集測試響應(yīng)。將實(shí)際所得測 試響應(yīng)與無故障電路所應(yīng)得的測試響應(yīng)進(jìn)行比較，從而判斷芯片電路有無故 障。測試向量是指通過芯片輸入端置入內(nèi)部電i 各的一組邏輯值。為研究問題的需要，通常需要將實(shí)際芯片中...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。