技術(shù)編號：40637694
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本公開涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體結(jié)構(gòu)、存儲器及其制備方法。背景技術(shù)、隨著半導(dǎo)體技術(shù)的發(fā)展，用于疊層存儲器單元的多重平面技術(shù)，可以使得半導(dǎo)體器件獲得更小的器件尺寸及更大存儲容量，因此產(chǎn)生了不同的三維(d)閃存存儲器結(jié)構(gòu)，例如三維或非(d?nor)閃存存儲器、三維與非(d?nand)閃存存儲器等。、相關(guān)技術(shù)中，采用字線垂直結(jié)構(gòu)的d?nor由于源接觸區(qū)和漏接觸區(qū)的間距縮小，導(dǎo)致耦合效應(yīng)以及短溝道效應(yīng)，很難降低層間距離，很難實(shí)現(xiàn)更高的存儲密度。技術(shù)實(shí)現(xiàn)思路、基于此，本公開提供...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。