技術(shù)編號(hào)：40609802
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本公開涉及半導(dǎo)體，涉及但不限于一種延遲鎖相環(huán)及其控制方法、存儲(chǔ)器。背景技術(shù)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic?random?access?memory，dram)等存儲(chǔ)器在進(jìn)行讀寫操作時(shí)，需要開啟延遲鎖相環(huán)(delay?lock?loop，dll)，用來(lái)消除內(nèi)部時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)的時(shí)鐘偏移，進(jìn)而保證外部時(shí)鐘信號(hào)、數(shù)據(jù)選通信號(hào)(dqs)相位對(duì)齊，從而保證外部時(shí)鐘信號(hào)和數(shù)據(jù)選通信號(hào)的同步，實(shí)現(xiàn)高質(zhì)量的數(shù)據(jù)通信。然而，在實(shí)際應(yīng)用中，延遲鎖相環(huán)仍存在諸多問題亟待解決。技術(shù)實(shí)現(xiàn)思路、鑒于此，本公...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。