本公開涉及半導(dǎo)體，涉及但不限于一種延遲鎖相環(huán)及其控制方法、存儲器。

背景技術(shù)：

1、動態(tài)隨機(jī)存取存儲器(dynamic?random?access?memory，dram)等存儲器在進(jìn)行讀寫操作時，需要開啟延遲鎖相環(huán)(delay?lock?loop，dll)，用來消除內(nèi)部時鐘信號與外部時鐘信號的時鐘偏移，進(jìn)而保證外部時鐘信號、數(shù)據(jù)選通信號(dqs)相位對齊，從而保證外部時鐘信號和數(shù)據(jù)選通信號的同步，實現(xiàn)高質(zhì)量的數(shù)據(jù)通信。然而，在實際應(yīng)用中，延遲鎖相環(huán)仍存在諸多問題亟待解決。

技術(shù)實現(xiàn)思路

1、鑒于此，本公開實施例提出了一種延遲鎖相環(huán)及其控制方法、存儲器。其中，本公開實施例的一方面提供了一種延遲鎖相環(huán)，包括：

2、相位檢測電路，被配置為接收參考時鐘信號和反饋時鐘信號，并通過比較所述參考時鐘信號和所述反饋時鐘信號的相位產(chǎn)生指令信號；

3、延時電路，與所述相位檢測電路連接，被配置為接收所述指令信號，并將接收的所述指令信號延遲輸出；

4、控制電路，與所述延時電路連接，被配置為接收延遲輸出的所述指令信號，并根據(jù)所述指令信號產(chǎn)生控制信號；

5、時鐘調(diào)整電路，與所述控制電路和所述相位檢測電路均連接，被配置為接收所述控制信號和所述參考時鐘信號，并基于所述控制信號和所述參考時鐘信號，輸出所述反饋時鐘信號。

6、在一些實施例中，所述延時電路被配置為接收所述指令信號、所述參考時鐘信號，并基于所述參考時鐘信號產(chǎn)生時鐘分頻信號，利用所述時鐘分頻信號將所述指令信號延遲輸出。

7、在一些實施例中，所述延時電路包括分頻電路、時鐘選擇電路、輸出電路；其中：

8、所述分頻電路，被配置為接收所述參考時鐘信號，并對所述參考時鐘信號進(jìn)行分頻處理，生成至少一種時鐘分頻信號；

9、所述時鐘選擇電路，與所述分頻電路連接，被配置為接收所述至少一種時鐘分頻信號、所述參考時鐘信號和選擇信號，并基于所述選擇信號輸出目標(biāo)時鐘信號；所述目標(biāo)時鐘信號為所述至少一種時鐘分頻信號、所述參考時鐘信號中的一種信號；

10、所述輸出電路，與所述時鐘選擇電路和所述相位檢測電路均連接，被配置為接收所述指令信號和所述目標(biāo)時鐘信號，并基于所述目標(biāo)時鐘信號，將接收的所述指令信號延遲輸出。

11、在一些實施例中，所述分頻電路包括一個第一觸發(fā)器、或級聯(lián)關(guān)系為串聯(lián)的多個第一觸發(fā)器；所述第一觸發(fā)器的數(shù)據(jù)輸入端與數(shù)據(jù)互補(bǔ)輸出端連接，相鄰的兩個第一觸發(fā)器中前一個第一觸發(fā)器的數(shù)據(jù)輸出端與后一個第一觸發(fā)器的時鐘輸入端連接。

12、在一些實施例中，所述時鐘選擇電路包括：一個數(shù)據(jù)選擇器、或級聯(lián)關(guān)系為串聯(lián)的多個數(shù)據(jù)選擇器；所述數(shù)據(jù)選擇器的控制輸入端被配置為接收所述選擇信號，所述數(shù)據(jù)選擇器的兩個數(shù)據(jù)輸入端分別被配置為接收參考時鐘信號和所述至少一種分頻時鐘信號中的兩種時鐘信號；相鄰的兩個數(shù)據(jù)選擇器中前一個數(shù)據(jù)選擇器的輸出端與后一個數(shù)據(jù)選擇器的一個數(shù)據(jù)輸入端連接；最后一個數(shù)據(jù)選擇器的輸出端與所述輸出電路的輸入端連接；

13、所述數(shù)據(jù)選擇器被配置為根據(jù)所述選擇信號，從所述兩個數(shù)據(jù)輸入端輸入的數(shù)據(jù)中選擇一個從所述輸出端輸出。

14、在一些實施例中，所述選擇信號存儲在一次性可編程存儲元件中。

15、在一些實施例中，所述輸出電路包括第二觸發(fā)器；

16、其中，所述第二觸發(fā)器的數(shù)據(jù)輸入端與所述相位檢測電路連接，被配置為接收所述指令信號；所述第二觸發(fā)器的時鐘輸入端與所述時鐘選擇電路連接，被配置為接收所述目標(biāo)時鐘信號；所述第二觸發(fā)器的輸出端與所述控制電路連接，被配置為根據(jù)所述目標(biāo)時鐘信號將接收的所述指令信號延遲輸出至所述控制電路。

17、另一方面，提供了一種存儲器，包括：一個或多個如本公開上述實施例中所述的延遲鎖相環(huán)。

18、再一方面，提供了一種延遲鎖相環(huán)的控制方法，所述延遲鎖相環(huán)包括相位檢測電路、延時電路、控制電路、時鐘調(diào)整電路；其中，所述控制方法包括：

19、所述相位檢測電路接收參考時鐘信號和反饋時鐘信號，并通過比較所述參考時鐘信號和反饋時鐘信號的相位產(chǎn)生指令信號；

20、所述延時電路接收所述指令信號，并將接收的所述指令信號延遲輸出；

21、所述控制電路接收延遲輸出的所述指令信號，并根據(jù)延遲輸出的所述指令信號產(chǎn)生控制信號；

22、所述時鐘調(diào)整電路接收所述控制信號和所述參考時鐘信號，并基于所述控制信號和所述參考時鐘信號，輸出所述反饋時鐘信號。

23、在一些實施例中，所述延時電路至少接收所述指令信號，并將接收的所述指令信號延遲輸出，包括：

24、所述延時電路接收所述指令信號、所述參考時鐘信號，并基于所述參考時鐘信號產(chǎn)生時鐘分頻信號，利用所述時鐘分頻信號將所述指令信號延遲輸出。

25、在一些實施例中，所述延時電路包括分頻電路、時鐘選擇電路、輸出電路；

26、所述延時電路接收所述指令信號、所述參考時鐘信號，并基于所述參考時鐘信號產(chǎn)生時鐘分頻信號，利用所述時鐘分頻信號將所述指令信號延遲輸出，包括：

27、所述分頻電路接收所述參考時鐘信號，并對所述參考時鐘信號進(jìn)行分頻處理，生成至少一種時鐘分頻信號；

28、所述時鐘選擇電路接收所述至少一種時鐘分頻信號、所述參考時鐘信號和選擇信號，并基于所述選擇信號輸出目標(biāo)時鐘信號；所述目標(biāo)時鐘信號為所述至少一種時鐘分頻信號、所述參考時鐘信號中的一種信號；

29、所述輸出電路接收所述指令信號和所述目標(biāo)時鐘信號，并基于所述目標(biāo)時鐘信號，將接收的所述指令信號延遲輸出。

30、本公開各實施例中提供的延遲鎖相環(huán)包括相位檢測電路、延時電路、控制電路、時鐘調(diào)整電路；其中，通過延時電路將接收到的指令信號延遲輸出，進(jìn)而使得控制電路延遲輸出其產(chǎn)生的控制信號，避免時鐘調(diào)整電路的過度調(diào)節(jié)，從而控制相位檢測電路的更新速度，從而使得相位檢測電路能夠更高效的比較參考時鐘信號和反饋時鐘信號的相位，如此可以減少延遲鎖相環(huán)的鎖定時間的浪費。

技術(shù)特征：

1.一種延遲鎖相環(huán)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的延遲鎖相環(huán)，其特征在于，所述延時電路被配置為接收所述指令信號、所述參考時鐘信號，并基于所述參考時鐘信號產(chǎn)生時鐘分頻信號，利用所述時鐘分頻信號將所述指令信號延遲輸出。

3.根據(jù)權(quán)利要求2所述的延遲鎖相環(huán)，其特征在于，所述延時電路包括分頻電路、時鐘選擇電路、輸出電路；其中：

4.根據(jù)權(quán)利要求3所述的延遲鎖相環(huán)，其特征在于，所述分頻電路包括一個第一觸發(fā)器、或級聯(lián)關(guān)系為串聯(lián)的多個第一觸發(fā)器；所述第一觸發(fā)器的數(shù)據(jù)輸入端與數(shù)據(jù)互補(bǔ)輸出端連接，相鄰的兩個第一觸發(fā)器中前一個第一觸發(fā)器的數(shù)據(jù)輸出端與后一個第一觸發(fā)器的時鐘輸入端連接。

5.根據(jù)權(quán)利要求3所述的延遲鎖相環(huán)，其特征在于，所述時鐘選擇電路包括：一個數(shù)據(jù)選擇器、或級聯(lián)關(guān)系為串聯(lián)的多個數(shù)據(jù)選擇器；所述數(shù)據(jù)選擇器的控制輸入端被配置為接收所述選擇信號，所述數(shù)據(jù)選擇器的兩個數(shù)據(jù)輸入端分別被配置為接收參考時鐘信號和所述至少一種分頻時鐘信號中的兩種時鐘信號；相鄰的兩個數(shù)據(jù)選擇器中前一個數(shù)據(jù)選擇器的輸出端與后一個數(shù)據(jù)選擇器的一個數(shù)據(jù)輸入端連接；最后一個數(shù)據(jù)選擇器的輸出端與所述輸出電路的輸入端連接；

6.根據(jù)權(quán)利要求3所述的延遲鎖相環(huán)，其特征在于，所述選擇信號存儲在一次性可編程存儲元件中。

7.根據(jù)權(quán)利要求3所述的延遲鎖相環(huán)，其特征在于，所述輸出電路包括第二觸發(fā)器；

8.一種存儲器，其特征在于，包括：一個或多個如權(quán)利要求1-7任一項所述的延遲鎖相環(huán)。

9.一種延遲鎖相環(huán)的控制方法，其特征在于，所述延遲鎖相環(huán)包括相位檢測電路、延時電路、控制電路、時鐘調(diào)整電路；其中，所述控制方法包括：

10.根據(jù)權(quán)利要求9所述的控制方法，其特征在于，所述延時電路至少接收所述指令信號，并將接收的所述指令信號延遲輸出，包括：

11.根據(jù)權(quán)利要求10所述的控制方法，其特征在于，所述延時電路包括分頻電路、時鐘選擇電路、輸出電路；

技術(shù)總結(jié)
本公開實施例提出了一種延遲鎖相環(huán)及其控制方法、存儲器；其中，該延遲鎖相環(huán)，包括：相位檢測電路，被配置為接收參考時鐘信號和反饋時鐘信號，并通過比較參考時鐘信號和反饋時鐘信號的相位產(chǎn)生指令信號；延時電路，與相位檢測電路連接，被配置為接收指令信號，并將接收的指令信號延遲輸出；控制電路，與延時電路連接，被配置為接收延遲輸出的指令信號，并根據(jù)指令信號產(chǎn)生控制信號；時鐘調(diào)整電路，與控制電路和相位檢測電路均連接，被配置為接收控制信號和參考時鐘信號，并基于控制信號和參考時鐘信號，輸出反饋時鐘信號。

技術(shù)研發(fā)人員：張雪艷,鄭載勲
受保護(hù)的技術(shù)使用者：長鑫存儲技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6