技術(shù)編號：40605817
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本申請涉及集成電路，特別涉及一種冗余電路、冗余地址訪問電路及訪問方法。背景技術(shù)、一個dram（dynamic?random?access?memory，動態(tài)隨機存取存儲器）存儲陣列的配置是：包括多條沿存儲陣列的行列連接布置的字線和位線，以及于字線和位線相交節(jié)點上逐個配置的存儲電容在內(nèi)的陣列結(jié)構(gòu)。而隨著dram制作工藝的不斷縮小以及存儲容量的不斷增加，量產(chǎn)的dram芯片中存在失效單元。為使dram能夠正常使用，芯片設(shè)計中包含了冗余單元，冗余單元用于失效的單元的修復(fù)，以達到量產(chǎn)合格dram的目的。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。