技術(shù)編號：2584702
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種像素架構(gòu)，特別涉及一種雙重掃描線架構(gòu)下的像素架構(gòu)。 背景技術(shù)目前，雙重掃描線(Dual gate)架構(gòu)下的像素結(jié)構(gòu)因每根數(shù)據(jù)線兩側(cè)的兩列子像素通過薄膜場效應(yīng)晶體管(TFT)均連接該數(shù)據(jù)線，如圖1和圖2所示，數(shù)據(jù)線D1、D2、……、 D6兩側(cè)的兩列子像素均通過TFT連接該數(shù)據(jù)線，圖2僅示出了 Dl和D2局部的TFT連接情況。因此，為了顯示交錯正負(fù)極性不同，數(shù)據(jù)線需要正負(fù)極性切換，如此一來會使得消耗功率增加。發(fā)明內(nèi)容發(fā)明目的針對上述現(xiàn)有存在的問題...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。