技術(shù)編號：11864622
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種并行數(shù)據(jù)變串行數(shù)據(jù)的傳輸方法，屬于全雙工同步串行總線通信技術(shù)領(lǐng)域。背景技術(shù)在開發(fā)BISS(BidirectionalSynchronousSerial，雙向同步串行接口)-C協(xié)議接口板卡時，我們采用FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)進(jìn)行五通道數(shù)據(jù)同步采集，這種五通道數(shù)據(jù)同步采集方式與傳統(tǒng)的高速串行同步采集方法不同，傳統(tǒng)的高速串行同步采集速度即使很快，每個通道間依然存在著一個通道的時間差。而這種五通道數(shù)據(jù)同步采集方式完全并行才是從根本上...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。