頂層硅柵電極201上表面形成一層二次氧化柵介質(zhì)氧化層700，如圖12所示，為了保證低溫氧化過程不對源金屬電極401和漏金屬電極402產(chǎn)生影響，源電極401和漏電極402可以選用耐熔金屬。再接下來向SOI襯底表面沉積或轉(zhuǎn)移二維晶體材料500并圖形化，最后在SOI襯底表面沉積鈍化層600并刻蝕出源電極401和漏電極402通孔，如圖13至圖16所示，與前述圖7至圖10工藝步驟相似，在此不再贅述。
[0115]圖17至圖22是本發(fā)明提出的一種自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法的一種可行的工藝版圖及流程，主要流程如下:
[0116](I)使用器件源和漏電極掩膜版作為掩膜對SOI頂層硅103進行刻蝕形成源和漏電極槽，同時在器件四周形成隔離槽800，刻蝕終止條件為露出SOI埋氧化層102，刻蝕后余下的SOI頂層硅即為器件的柵電極201，如圖17所示。
[0117](2)對SOI頂層硅柵電極201進行氧化，在頂層硅柵電極201的上表面形成了器件的柵介質(zhì)301，在頂層硅的側(cè)面形成了器件的隔離氧化層302，如圖18所示。
[0118](3)向SOI襯底表面沉積金屬400并進行平坦化，以露出SOI頂層硅柵電極201上表面的柵介質(zhì)301作為平坦化終止條件，這樣得到了器件的源電極401和漏電極402，器件源電極401和漏電極402與頂層硅柵電極201之間不存在交疊區(qū)域，實現(xiàn)了良好的自對準(zhǔn)，如圖19所示。
[0119](4)在SOI襯底表面沉積或轉(zhuǎn)移二維晶體材料500并進行圖形化，二維晶體材料500包括石墨烯、黑磷、硅烯、鍺烯、錫烯、二硫化鉬等等，二維晶體材料500圖形化之后本身跨過頂層硅柵電極201和柵介質(zhì)301，同時其兩端分別與源電極401和漏電極402有部分交疊以實現(xiàn)電接觸，如圖20所示。
[0120](5)刻蝕SOI頂層硅柵電極201表面的氧化硅柵介質(zhì)301露出頂層硅柵電極201孔，如圖21所示。
[0121](6)在頂層硅柵電極201孔上沉積金屬(如鈦、鋯、鉭、鎢、鈷等)并形成金屬硅化物柵電極900以降低柵電極接觸電阻，如圖22所示。
[0122](7)最后，在器件表面沉積鈍化層600(如氧化硅、氮化硅、氧化鉿、氧化鋁等)并進行刻蝕，露出源、柵、漏電極接觸孔。
[0123]上述(5)和(6)步驟的頂層硅柵電極201孔及金屬硅化物柵電極900的形成也可在圖18之后圖19之肖U完成。
[0124]圖23至圖29是本發(fā)明提出的一種自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法的另一種可行的工藝版圖及流程，主要流程如下:
[0125](I)在SOI頂層硅103上刻蝕出器件隔離槽，刻蝕終止條件為露出SOI埋氧化層102，向器件隔離槽內(nèi)填充介質(zhì)如氧化硅、氮化硅等并進行平坦化，最終形成器件隔離層1000，如圖23所示。
[0126](2)使用器件源和漏電極掩膜版作為掩膜對器件隔離層1000內(nèi)的SOI頂層硅103進行刻蝕形成源和漏電極槽，刻蝕終止條件為露出SOI埋氧化層102，刻蝕后余下的SOI頂層硅103即為器件的柵電極201，如圖24所示。
[0127](3)對SOI頂層硅柵電極201進行氧化，在頂層硅柵電極201的上表面形成了器件的柵介質(zhì)301氧化層，在頂層硅柵電極201的側(cè)面形成了器件的隔離氧化層302，如圖25所示。
[0128](4)向SOI襯底表面沉積金屬400并進行平坦化，以露出SOI頂層硅柵電極201上表面的柵介質(zhì)301作為平坦化終止條件，這樣得到了器件的源電極401和漏電極402，器件源電極401和漏電極402與頂層硅柵電極201之間不存在交疊區(qū)域，實現(xiàn)了良好的自對準(zhǔn)，如圖26所示。
[0129](5)在SOI襯底表面沉積或轉(zhuǎn)移二維晶體材料500并進行圖形化，二維晶體材料500包括石墨烯、黑磷、硅烯、鍺烯、錫烯、二硫化鉬等等，二維晶體材料500圖形化之后本身跨過頂層硅柵電極201和柵介質(zhì)301，同時其兩端分別與源電極401和漏電極402有部分交疊以實現(xiàn)電接觸，如圖27所示。
[0130](6)刻蝕SOI頂層硅柵電極201表面的氧化硅柵介質(zhì)301露出頂層硅柵電極201孔，如圖28所示。
[0131](7)在頂層硅柵電極201孔上沉積金屬(如鈦、鋯、鉭、鎢、鈷等)并形成金屬硅化物柵電極900以降低柵電極接觸電阻，如圖29所示。
[0132](8)最后，在器件表面沉積鈍化層600(如氧化硅、氮化硅、氧化鉿、氧化鋁等)并進行刻蝕，露出源、柵、漏電極接觸孔。
[0133]上述(6)和(7)步驟的頂層硅柵電極201孔及金屬硅化物柵電極900的形成也可在圖25之后圖26之前完成。
[0134]圖30至圖32是本發(fā)明提出的一種自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件納米級柵電極長度制備方法的實施例的主要工藝過程。
[0135]本發(fā)明提出的器件結(jié)構(gòu)以SOI頂層硅103作為器件的柵電極201，通過熱氧化等辦法在SOI頂層硅柵電極201的表面形成了一層表面氧化硅300擔(dān)當(dāng)器件的隔離氧化層302和柵介質(zhì)301，此時器件的柵電極201長度為a，器件溝道長度也近似為a，如圖30所示。接下來使用濕法或干法等刻蝕辦法將SOI頂層硅柵電極201表面的表面氧化硅300去除掉，如圖31所示。最后在SOI頂層硅柵電極201表面再次使用熱氧化等辦法生成一層新的表面氧化硅300擔(dān)當(dāng)器件的隔離氧化層302和柵介質(zhì)301，如圖32所示，此時器件的柵電極201長度降低為b。重復(fù)上述工藝過程即氧化/腐蝕/氧化一次或幾次后，有望將器件的柵電極201長度降為納米量級。
【主權(quán)項】
1.自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件，包括柵電極區(qū)、源電極區(qū)和漏電極區(qū)，其特征在于，還包括二維晶體材料層，所述二維晶體材料層連接源電極和漏電極，且跨過柵電極區(qū)的局部，二維晶體材料層和其下方的柵電極區(qū)之間為柵介質(zhì)氧化層。2.如權(quán)利要求1所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件，其特征在于，所述二維晶體材料為石墨烯、黑磷、硅烯、鍺烯、錫烯或者二硫化鉬。3.自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，包括以下步驟: (1)選用絕緣襯底上的帶有埋氧化層的硅晶片為基底，按預(yù)設(shè)的掩膜圖形對硅晶片的頂層硅進行圖形化刻蝕，直至露出硅晶片中的埋氧化層，形成源電極溝槽和漏電極溝槽，并以頂層硅作為柵電極； (2)在源電極溝槽的側(cè)面和漏電極溝槽的側(cè)面形成二氧化硅介質(zhì)層； (3)在源電極溝槽和漏電極溝槽內(nèi)填充金屬； (4)對器件表面進行平坦化； (5)在器件上表面設(shè)置二維晶體材料，二維晶體材料和柵電極之間以二氧化硅介質(zhì)層隔離，并對二維晶體材料進行圖形化，使其連接源電極和漏電極且保留柵電極孔位置； (6)刻蝕形成柵電極孔，并在柵電極孔內(nèi)設(shè)置柵電極導(dǎo)體； (7)在器件表面形成鈍化層并進行刻蝕，露出器件的柵、源、漏電極。4.如權(quán)利要求3所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，所述二維晶體材料為:石墨烯、黑磷、硅烯、鍺烯、錫烯或者二硫化鉬。5.如權(quán)利要求3所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，所述柵電極導(dǎo)體為金屬或金屬硅化物。6.如權(quán)利要求3所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，所述步驟(3)中，沉積金屬直至完全填滿溝槽。7.如權(quán)利要求3所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，所述步驟(2)中，頂層硅的頂面也形成有二氧化硅介質(zhì)層;所述步驟(4)中，平坦化至暴露出頂層娃頂面的二氧化娃介質(zhì)層。8.如權(quán)利要求3所述的自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件制備方法，其特征在于，所述步驟(2)中，頂層硅的頂面也形成有二氧化硅介質(zhì)層;所述步驟(4)中，平坦化至暴露出頂層硅的頂面，然后在頂層硅的頂面形成二氧化硅介質(zhì)層。
【專利摘要】自對準(zhǔn)二維晶體材料場效應(yīng)半導(dǎo)體器件及其制備方法，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。本發(fā)明的半導(dǎo)體器件包括柵電極區(qū)、源電極區(qū)和漏電極區(qū)，其特征在于，還包括二維晶體材料層，所述二維晶體材料層連接源電極和漏電極，且跨過柵電極區(qū)的局部，二維晶體材料層和其下方的柵電極區(qū)之間為柵介質(zhì)氧化層。使用本發(fā)明的自對準(zhǔn)工藝可自動實現(xiàn)器件柵電極與源和漏電極位置的對準(zhǔn)，從而大大減小了柵與源和漏電極的覆蓋電容，這對于提高器件工作頻率具有重要意義。另一方面，柵與源和漏電極自對準(zhǔn)的器件結(jié)構(gòu)大大降低了柵電極與源電極之間以及柵電極與漏電極之間的溝道層即二維晶體材料的寄生電阻，這同樣有利于提高器件的工作頻率。
【IPC分類】H01L29/10, H01L29/04, H01L21/34, H01L29/78, H01L21/336
【公開號】CN105609539
【申請?zhí)枴緾N201510967906
【發(fā)明人】王剛, 李平, 張慶偉
【申請人】電子科技大學(xué)
【公開日】2016年5月25日
【申請日】2015年12月22日