專利名稱：靜電保護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電保護電路，適于用在象集成電路(IC)和大規(guī)模集成電路(LSI)之類的半導體集成電路中。
所描述的這類靜電保護電路在半導體集成電路中已得到普遍應用，以防止由靜電放電(以下，簡寫為EDS)造成的毀壞。
例如，常用的靜電保護電路主要由一個P-溝道MOS晶體管和一個N-溝道MOS晶體管構(gòu)成。在這種情況下，這些MOS晶體管彼此間以串聯(lián)的方式連接在一起。在這種條件下，P-溝道MOS晶體管被接到電源端，而N-溝道MOS晶體管被接到地端。
對于這種結(jié)構(gòu)，經(jīng)常在上面的N-溝道MOS晶體管的柵處接上另外一個MOS晶體管，以便控制浮動狀態(tài)和減小其擊穿電壓。
結(jié)果，為了削弱加在N-溝道MOS晶體管柵電極上EDS脈沖，N-溝道MOS晶體管轉(zhuǎn)換到快速返回態(tài)。
為了阻止EDS脈沖，保護晶體管必須具有一個大的面積。通常，這種保護晶體管由并聯(lián)在靜電保護電路中的多個晶體管構(gòu)成。
然而，在上面的結(jié)構(gòu)中，各保護晶體管的擊穿電壓彼此間起伏不定。結(jié)果，電荷被集中在晶體管中擊穿電壓最小的個別晶體管上。因此，EDS脈沖無法得到有效的削弱。
發(fā)明概述所以，本發(fā)明的一個目的是，提供一種靜電保護電路，它能阻止各保護晶體管之間擊穿電壓的起伏。
本發(fā)明的另一個目的是，提供一種靜電保護電路，它能在EDS脈沖加入時使保護晶體管的柵電極進入穩(wěn)定的浮動狀態(tài)。
本發(fā)明的再一個目的是，提供一種靜電保護電路，它能較容易地轉(zhuǎn)換到快速返回狀態(tài)。
本發(fā)明還有一個目的是，提供一種靜電保護電路，它能提高保護晶體管抗毀壞的能力。
按照本發(fā)明，靜電保護電路保護內(nèi)部電路免受由電極焊盤加入的電荷的影響。在這種情況下，靜電保護電路被接到電源上。
上面的靜電保護電路主要包括保護晶體管部分，第二個晶體管和第三個晶體管。
在這種情形中，保護晶體管部分包括具有第一個柵電極的第一個晶體管，以便通過釋放電荷來保護內(nèi)部電路。
此外，第二個晶體管控制第一個柵電極，使其在引入電源之前保持在浮動狀態(tài)，另外，第三個晶體管給第一個柵電極加預定電壓。
結(jié)果，第一個晶體管的第一個柵電極被抬升，從而使其較容易地進入浮動狀態(tài)。進而，擊穿電壓變低又使其較容易地進入快速返回態(tài)。由此EDS脈沖得到有效地削弱。
換句話說，第三個晶體管被插在第一個晶體管的柵電極和電極焊盤之間。因此，當有EDS脈沖加入時，第一個晶體管的第一個柵電極的電位被插入的第三個晶體管的漏源電容穩(wěn)定抬升。結(jié)果，第一個柵電壓被抬升后抑制了擊穿電壓的浮動并使擊穿電壓減小。從而，第一個晶體管很容易就轉(zhuǎn)換到快速返回態(tài)。
附圖簡述

圖1所示為按照第一個常用例子的靜電保護電路的簡圖；圖2所示為按照第二個常用例子的靜電保護電路的簡圖；圖3所示為按照第三個常用例子的靜電保護電路的簡圖；圖4所示為按照第一個常用例子的靜電保護電路的快速返回特性；圖5所示為按照第二個常用例子的靜電保護電路的快速返回特性；圖6所示為按照第三個常用例子的靜電保護電路的快速返回特性；圖7所示為按照本發(fā)明一個實施方案的靜電保護電路的簡圖；圖8所示為按照本發(fā)明一個實施方案的靜電保護電路的快速返回特性；圖9所示為按照本發(fā)明一個實施方案的靜電保護電路的第一個布置圖；圖10所示為按照本發(fā)明一個實施方案的靜電保護電路的第二個布置圖；圖11所示為按照本發(fā)明一個實施方案的靜電保護電路的第三個布置圖。
優(yōu)選實施方案的描述為了更好地理解本發(fā)明，先參考圖1到圖6對常用的靜電保護電路做一下描述。靜電保護電路即相當于本說明書前文中描述的常規(guī)靜電保護電路。
(第一個常用例子)參考圖1，先對按照第一個常用例子的靜電保護電路做一下描述。
此靜電保護電路主要由一個P-溝道MOS晶體管PHT1和一個N-溝道MOS晶體管NHT1構(gòu)成。在這種情況下，晶體管PHT1和NHT1在電源端VDD和地端GND之間以串聯(lián)的方式連在一起。
更確切地說，在P-溝道MOS晶體管PHT1中，源電極和柵電極一般與電源VDD相連，而在N-溝道MOS晶體管中，源電極和柵電極一般與地端GND相連。
在這種情形中，電極焊盤1和導線L1被接到P-溝道MOS晶體管PHT1與N-溝道MOS晶體管NHT1之間的連接點上。在這種條件下，靜電保護電路通過導線L1與內(nèi)部電路(未示出)連在一起。
在此，圖所示的靜電保護電路的快速返回特性示于圖4。
圖4中，波形10給出有EDS脈沖加入時所表現(xiàn)出的電壓和電流之間的關(guān)系。在圖4中，電壓BV1代表擊穿電壓。此外，電壓VSP代表快速返回電壓，而電壓V10代表晶體管的毀壞電壓。還有，電流I10代表毀壞電流值。
在圖1所示的靜電保護電路中，在引入電源之前，地端GND接地，同時電源端處于打開的狀態(tài)。結(jié)果，電路被置于截止狀態(tài)。
在這種情況下，當EDS脈沖被加到電極焊盤PAD1上時，由EDS脈沖造成的電荷經(jīng)N-溝道保護晶體管NHT1被釋放到地端GND。
在此，要指出的是，當一個負電平的EDS脈沖被加到電極焊盤PAD1上時，N-溝道保護晶體管NHT1中N型漏電極和P型襯底之間形成PN結(jié)被加上正偏壓，電荷借助這個正向偏置的PN結(jié)得到釋放。另一方面，當一個正電平的EDS脈沖被加到電極焊盤PAD1上時，P型襯底和N型漏電極被反偏。結(jié)果，電荷在擊穿后的快速返回電壓VSP態(tài)得到釋放。
(第二個常用例子)接下來，將參考圖2對按照第二個常用例子的靜電保護電路做一下描述。
在此，要注明的是，按照第二個常用例子的靜電保護電路已公開于日本未審專利公開No.Sho.62-105462(即，105462/1987)。
此靜電保護電路包括一個P-溝道保護晶體管PHT1和一個N-溝道保護晶體管NHT1，它們以串聯(lián)的方式彼此連在一起。在這種情況下，P-溝道保護晶體管PHT1被連到電源端VDD，而N-溝道保護晶體管NHT1被連到地端GND。
此外，電路包括一個靜電保護控制晶體管部分2，它具有一個P-溝道MOS晶體管PHCT1和一個N-溝道MOS晶體管NHCT1。
更準確地說，在P-溝道MOS晶體管PHT1中，源電極和柵電極一般與電源端VDD相連，而在N-溝道MOS晶體管NHT1中，源電極和柵電極一般與地端GND相連。在這種情況下，P-溝道MOS晶體管和N-溝道MOS晶體管以串聯(lián)的方式連在一起從而構(gòu)成輸入保護電路。
此外，P-溝道MOS晶體管PHT1的漏與N-溝道MOS晶體管的漏之間的連接點上連有一個電極焊盤PAD1和一根導線L1。在這種情況下，保護電路經(jīng)導線L1與內(nèi)部電路(未示出)連在一起。
并且，P-溝道MOS晶體管PHCT1的漏電極通過導線L3被連到P-溝道MOS晶體管PHT1的柵電極。此外，P-溝道MOS晶體管PHCT1的柵電極與地端GND相連，而源電極被接到電源端VDD。
此外，N-溝道MOS晶體管NHCT1的漏電極經(jīng)導線L2被連到N-溝道MOS晶體管NHT1的柵電極。此外，N-溝道MOS晶體管NHCT1的柵電極被接到電源端VDD，而源電極則被接到地端GND。
在這個輸入保護電路中，當電極焊盤PAD1上加有負電平電壓時，N-溝道保護晶體管NHT1的PN結(jié)正偏，電荷借助PN結(jié)的正偏得到釋放，這與第一個常用例子相似。另一方面，當電極焊盤上加有正電平電壓時，電荷的釋放則借助N-溝道保護晶體管NHT1的N型漏電極與P型襯底之間形成的正偏PN結(jié)進行。
但是，在電源被引入半導體集成電路之前，由于保護控制晶體管部分2的N-溝道MOS晶體管NHCT1被關(guān)斷，所以N-溝道保護晶體管NHT1的柵電極被置為浮動狀態(tài)。因此，與圖1所示的保護晶體管NHT1的擊穿電壓相比，圖2所示的N-溝道保護晶體管NHT1的擊穿電壓變低。
因此，與圖1中的保護晶體管NHT1相比，圖2中的保護晶體管NHT1更容易轉(zhuǎn)換到快速返回態(tài)。所以，與圖1所示的保護NHT1相比，圖2所示的保護晶體管NHT1中的靜電耗散能力可以有所提高，并進一步使加在柵電極上的EDS脈沖得到消弱。
(第三個常用例子)
接下來，將參考圖3對按照第三個常用例子的靜電保護電路做一下描述。
如圖3所示，除了在P-溝道保護晶體管PHT1與N-溝道保護晶體管NHT1之間插入一個漏電極電阻DRES外，按照第三個例子的靜電保護電路與按照第二個例子的靜電保護電路相同。
參考圖5和圖6，所示分別為第二個例子和第三個例子在EDS脈沖下的快速返回特性。在這種情況下，圖5中的參考數(shù)字20所指為加EDS脈沖時的波形，而BV2代表擊穿電壓。此外，圖5中VSP代表快速返回電壓而V10代表毀壞電壓。還有，圖5中的參考數(shù)字I10代表毀壞電流值。
同樣，圖6中的參考數(shù)字30所指為加EDS脈沖時的波形，而BV3代表擊穿電壓。此外，圖6中VSP代表快速返回電壓而V30代表毀壞電壓。還有，圖6中的參考數(shù)字I10代表毀壞電流值。
在此，盡管第三個例子的工作原理與第二個例子相似，但與圖5中第二個例子相比，在圖6所示的第三個例子中，當經(jīng)過快速返回態(tài)VSP后，電流的傾斜度變小。如前面提到的，這是插入漏電極電阻DRES的結(jié)果。
因此，與圖5中第二個例子的晶體管毀壞電壓V10相比，圖6中第三個例子的晶體管毀壞電壓V20得到提高。結(jié)果，當多個晶體管中的某一個晶體管進入快速返回電壓VSP時，漏電極電壓被抬升。因此，很容易也能使剩下的晶體管進入快速返回電壓VSP。
上面提到的常用例子存在第一個問題。即，即使加大靜電保護電路中靜電保護晶體管的尺寸，也無法有效地消弱EDS脈沖。因此，已考慮使保護晶體管具有大的面積。為了增大晶體管的面積，通常必須將多個晶體管并聯(lián)在一起。
但是，在第一個例子中，當通過并聯(lián)晶體管使面積增大時，各保護晶體管之間相應的擊穿電壓出現(xiàn)起伏。結(jié)果，電荷被集中于擊穿電壓最小的個別晶體管上，因此，EDS脈沖無法得到有效的消弱。
此外，上面提到的常用例子中還存在第二個問題，即，在靜電保護電路中，擊穿電壓的浮動與用于抬升保護晶體管柵電極用的晶體管的形狀和布局位置有關(guān)。
更準確地說，第二個例子中，N-溝道保護晶體管NHT1的柵經(jīng)N-溝道保護控制晶體管NHCT1與地端GND相連。同樣，P-溝道保護晶體管PHT1的柵經(jīng)P-溝道保護控制晶體管PHCT1與電源端VDD相連。
結(jié)果，當電源處于斷開狀態(tài)時，N-溝道保護晶體管NHT1的柵電極被置成浮動狀態(tài)。因此，N-溝道保護晶體管NHT1具有低的擊穿電壓從而很容易就轉(zhuǎn)入快速返回態(tài)。
但是，根據(jù)用于抬升N-溝道保護晶體管NHT1柵電極的N-溝道保護控制晶體管NHCT1的形狀和布局位置，N-溝道保護晶體管NHT1具有不同的引線電阻和接觸電阻。結(jié)果，在N-溝道保護晶體管NHT1中擊穿電壓起伏不定。
而且，上面提到的常用例子還存在第三個問題。即，當在靜電保護電路中插入電阻以起到靜電保護作用時，晶體管單位面積的電流容量將減小。
更準確地說，如圖3所示，在第三個例子中，漏電極電阻DRES被插在N-溝道保護晶體管NHT1和P-溝道保護晶體管PHT1之間。所以，經(jīng)過快速返回態(tài)和毀壞電壓V30之后的電流斜坡變緩從而很容易就轉(zhuǎn)入快速返回態(tài)。
例如，假設(shè)一個重攙雜的N-型擴散層的擴散層電阻值為7Ω/□，長為0.8um，寬為70um且阻值為0.08Ω。在此條件下，重攙雜N-型擴散層必須具有8um的長度才可以獲得0.8Ω的阻值。因此，靜電保護電路的面積不可避免地要增加。在這種情況下，如果電阻與漏電極連在一起，晶體管單位面積的驅(qū)動能力就會減小。
考慮到上面提到的問題，本發(fā)明提供了一種靜電保護電路，它能阻止各保護晶體管之間擊穿電壓的浮動，并能把保護晶體管的柵電極置成穩(wěn)定的浮動狀態(tài)。
接下來，將參考圖7對按照本發(fā)明一個實施方案的靜電保護電路做一下描述。
如圖7所示，按照本發(fā)明一個實施方案給出的靜電保護電路主要具有一個保護晶體管部分BHT1，一個保護控制晶體管部分BHCT1和另一個保護控制晶體管部分BHCT2。在這種條件下，電極焊盤PAD1通過一根導線L1與內(nèi)部電路(未示出)相連。
保護晶體管部分BHT1由一個P溝道保護晶體管PHT1和一個N-溝道保護晶體管NHT1構(gòu)成。在此，P-溝道保護晶體管PHT1的源電極與電源端VDD相接。此外，P-溝道保護晶體管PHT1的柵電極通常通過一根導線L3與保護控制晶體管部分BHCT1中的P-溝道保護晶體管PHCT1的漏電極以及保護控制晶體管部分BHCT2中的N-溝道保護晶體管NHCT2的漏電極相連。
另一方面，N溝道保護晶體管NHT1的源電極與地端GND相接。此外，N-溝道保護晶體管NHT1的柵電極通常通過一根導線L2與保護控制晶體管部分BHCT1中的N-溝道保護晶體管NHCT1的漏電極以及保護控制晶體管部分BHCT2中的P-溝道保護晶體管PHCT2的漏電極相連。
保護控制晶體管部分BHCT1由一個P-溝道保護控制晶體管PHCT1和一個N-溝道保護控制晶體管NHCT1構(gòu)成。在這種情況下，P-溝道保護控制晶體管PHCT1的源電極被接到電源端VDD，而P-溝道保護控制晶體管PHCT1的柵電極則被接到地端GND。
另一方面，N-溝道保護控制晶體管NHCT1的的源電極被接到地端GND，而N-溝道保護控制晶體管NHCT1的柵電極則被接到電源端VDD。
保護控制晶體管部分BHCT2由一個P-溝道保護控制晶體管PHCT2和一個N-溝道保護控制晶體管NHCT2構(gòu)成。如圖7所示，P-溝道保護控制晶體管PHCT2的柵電極被接到電源端VDD，而N-溝道保護控制晶體管NHCT2的柵電極則被接到地端GND。
接下來，將參考圖7對上述實施方案的工作原理做一下解釋。
當給所畫的電路加上電源時，由于柵電極與電源端VDD相連，N-溝道保護控制晶體管NHCT1被打開。另一方面，由于柵電極與電源端VDD相連，P-溝道保護控制晶體管PHCT2被關(guān)掉。結(jié)果，N-溝道保護晶體管NHT1被置成截止狀態(tài)。
另外，由于柵電極與地端GND相連，P-溝道保護控制晶體管PHCT1被打開。而且，由于柵電極與地端GND相連，N-溝道保護控制晶體管NHCT2被關(guān)掉。結(jié)果，P-溝道保護晶體管PHT1被置成截止狀態(tài)。
當使電源處于關(guān)斷狀態(tài)且使電源端VDD打開時，N-溝道保護晶體管NHT1與P-溝道保護晶體管PHT1的柵電極電位是可變的且被置成浮動狀態(tài)。在這種條件下，當EDS脈沖加到電極焊盤PAD1上時，EDS脈沖經(jīng)導線L1被傳輸?shù)絅-溝道保護晶體管NHT1的漏電極和P-溝道保護控制晶體管PHCT2的源電極。
在這種情況下，當加到電極焊盤PAD1上的是一個負電平EDS脈沖時，N-溝道保護晶體管NHT1的N型漏電極與P型襯底之間形成PN結(jié)變?yōu)檎?。結(jié)果，在N-溝道保護晶體管NHT1中，由EDS脈沖提供的電荷從漏電極被釋放到源電極一側(cè)。
另一方面，當加到電極焊盤PAD1上的是一個正電平EDS脈沖時，由于P型襯底與N型漏電極之間被反偏，因此發(fā)生穿通現(xiàn)象。結(jié)果，在N-溝道保護晶體管NHT1中，電荷從漏電極被釋放到源電極一側(cè)。
在這種情況下，當電極焊盤PAD1的電位被抬升時，根據(jù)插在電極焊盤PAD1與N-溝道保護晶體管NHT1柵電極之間的P-溝道保護控制晶體管PHCT2的源漏電容，N-溝道保護晶體管NHT1柵電極的電位得到穩(wěn)定地抬升。因此，N-溝道保護晶體管NHT1的擊穿電壓在沒有浮動的情況下變低。
再有，由于N-溝道保護晶體管NHT1的柵電極被置成浮動狀態(tài)，因此很容易就可以使N-溝道保護晶體管NHT1進入快速返回態(tài)。
同時，圖8給出了加EDS脈沖時保護晶體管表現(xiàn)出的快速返回特性。
在此，假設(shè)圖7中每一個N-溝道保護晶體管NHT1和P-溝道保護晶體管PHT1都是有多個晶體管構(gòu)成，圖4中擊穿電壓BV1高于毀壞電壓V10，且圖5中擊穿電壓BV2高于毀壞電壓V10。在這種情況下，當多個晶體管中有一個被打開時，電荷便集中在這個晶體管上，結(jié)果使這個晶體管燒毀。
然而，如果象圖8所示那樣，使擊穿電壓BV4低于毀壞電壓V10，則余下的晶體管就很容易打開了。結(jié)果，電荷也分配到余下的晶體管中。所以，在圖7所示的靜電保護電路中EDS脈沖可以全部得到消除。
例如，當EDS脈沖加到本實施方案時，N-溝道保護晶體管NHT1柵電極的電位從浮動狀態(tài)被抬升到在N-溝道保護晶體管NHT1中能發(fā)生穿通的電位。由此，擊穿電壓被降低進而使電荷分配能力得到大大提高。結(jié)果，驅(qū)動能力增強。
還有，在圖7所示的本實施方案中，安置P-溝道保護控制晶體管PHCT2是為了抬升N-溝道保護晶體管NHT1柵電極的電位。在這種情況下，通過對普通P-溝道保護晶體管的一部分做一些改動就可以裝配成一個晶體管PHCT2。所以，與第三個常用例子相比，沒有增加輸出界面部分的面積。
接下來，將參考圖9從版圖布局的角度描述一下保護控制晶體管部分BHCT2與N-溝道保護晶體管NHT1之間的位置關(guān)系。
圖9中，版圖上實現(xiàn)了N-溝道保護晶體管NHT1,N-溝道保護控制晶體管NHCT1和P-溝道保護控制晶體管PHCT2。在此，當有EDS脈沖加到圖7所示的靜電保護電路時，由EDS脈沖提供的電荷被N-溝道保護晶體管NHT1釋放。此外，N-溝道保護控制晶體管NHCT1控制N-溝道保護晶體管NHT1柵電極的電位。
更確切地說，每一個N-溝道保護晶體管NHT1,N-溝道保護控制晶體管NHCT1和NHCT2都是由一個源電極和一個漏電極以及一個柵電極GA構(gòu)成，源電極和漏電極由重攙雜的N型擴散層NP形成，柵電極則被安置在源電極和漏電極之間。
另一方面，每一個P-溝道保護晶體管PHT1,P-溝道保護控制晶體管PHCT1和PHCT2都是由一個源電極和一個漏電極以及一個柵電極GA構(gòu)成，源電極和漏電極由重攙雜的P型擴散層PP形成，柵電極則被安置在源電極和漏電極之間。
再者，圖9中，保護晶體管部分BHCT2被安置在靠近保護晶體管部分BHCT1的地方。在這種情況下，常希望N-溝道保護控制晶體管NHCT1的放大系數(shù)(β)一方面能與P-溝道保護控制晶體管PHCT1的放大系數(shù)(β)達到最佳適應以便使N-溝道保護控制晶體管NHCT1失去作用，另一方面又要小于P-溝道保護控制晶體管PHCT2的放大系數(shù)(β)。
結(jié)果，N-溝道保護晶體管NHT1的柵電極被置成浮動狀態(tài)從而均勻地減小了擊穿電壓。所以，N-溝道保護晶體管NHT1能簡便快速地進入快速返回態(tài)。進而，由EDS脈沖引入的電荷很快得到釋放，同時加到N-溝道保護晶體管NHT1柵電極上的EDS脈沖電壓值也被大大消弱。
圖9中，假設(shè)保護晶體管部分BHT1與P-溝道保護控制晶體管PHCT2之間的距離被定為Δ1。在這種情況下，保護晶體管部分BHT1與N-溝道保護控制晶體管NHCT1之間的距離被定為三倍的Δ1。此外，N-溝道保護控制晶體管NHCT1的放大系數(shù)(β)比P-溝道保護控制晶體管PHCT2的小。結(jié)果，流入N-溝道保護控制晶體管NHCT1被有效地阻止。
例如，保護控制晶體管部分BHCT2的放大系數(shù)(β)為375，而N-溝道保護控制晶體管部分NHCT1的放大系數(shù)(β)為28。這樣，N-溝道保護控制晶體管部分NHCT1的放大系數(shù)(β)被降低到大約為保護控制晶體管部分BHCT2的1/13或更少。結(jié)果，使N-溝道保護晶體管NHT1的柵電極很容易就能轉(zhuǎn)換到浮動狀態(tài)。
而且，圖9中，保護晶體管部分BHCT2被安置在靠近保護晶體管部分BHCT1的地方。因此，從P-溝道保護控制晶體管PHCT2漏電極流出的電荷并不流入N-溝道保護控制晶體管NHCT1。結(jié)果，N-溝道保護晶體管NHT1柵電極的電位被抬升。因此，很容易就使N-溝道保護晶體管NHT1柵電極的電位轉(zhuǎn)入浮動狀態(tài)。
結(jié)果，擊穿電壓被降低了圖4中第一個常用例子的擊穿電壓BV1與圖8中的擊穿電壓BV4的電壓差。因此，本實施方案的靜電保護電路易于轉(zhuǎn)入快速返回態(tài)。
同樣，擊穿電壓被降低了圖5中第二個常用例子的擊穿電壓BV2與圖8中的擊穿電壓BV4的電壓差。因此，本實施方案的靜電保護電路易于轉(zhuǎn)入快速返回態(tài)。
既然是這樣，在GND接地并且給MIL標準人體模型加上正脈沖的條件下，對按照本實施方案的靜電保護電路進行評估。評估的結(jié)果是，在靜電保護晶體管具有相同面積的條件下，圖1中第一個常用例子的輸入保護電路具有1500V的毀壞限制電壓。相對地，圖7中給出的按照本發(fā)明的保護電路具有2500V的毀壞限制電壓。因此，與第一個常用例子相比，本發(fā)明中的毀壞限制電壓被增大了1.5倍或更高。
接下來，將參考圖10從版圖布局的角度描述一下保護控制晶體管部分BHCT2與N-溝道保護晶體管NHT1之間的位置關(guān)系。
圖10中，版圖上實現(xiàn)了N-溝道保護晶體管NHT1,N-溝道保護控制晶體管NHCT1和P-溝道保護控制晶體管PHCT2。在此，當有EDS脈沖加到圖7所示的靜電保護電路時，由EDS脈沖提供的電荷被N-溝道保護晶體管NHT1釋放。此外，N-溝道保護控制晶體管NHCT1控制N-溝道保護晶體管NHT1柵電極的電位。
圖10中，通過增加P溝道保護控制晶體管PHCT2的柵寬(W)使放大系數(shù)(β)增大。結(jié)果，當N-溝道保護晶體管NHCT1的放大系數(shù)(β)很高，或者當N-溝道保護晶體管NHCT1離N-溝道保護晶體管NHT1很近，或者兩種情況同時出現(xiàn)時，流入N-溝道保護控制晶體管NHCT1的電荷將受到阻止從而抬高了N-溝道保護晶體管NHT1柵電極的電位。
所以，很容易就使N-溝道MOS保護晶體管的柵電極進入浮動狀態(tài)。進而，擊穿電壓變低又易于進入快速返回狀態(tài)。從而，使EDS脈沖得到有效地削弱。
接下來，將參考圖11從版圖布局的角度描述一下保護控制晶體管部分BHCT2與N-溝道保護晶體管NHT1之間的位置關(guān)系。
圖11中，版圖上實現(xiàn)了N-溝道保護晶體管NHT1,N-溝道保護控制晶體管NHCT1和P-溝道保護控制晶體管PHCT2。在此，當有EDS脈沖加到圖7所示的靜電保護電路時，由EDS脈沖提供的電荷被N-溝道保護晶體管NHT1釋放。此外，N-溝道保護控制晶體管NHCT1和P-溝道保護控制晶體管PHCT2控制N-溝道保護晶體管NHT1柵電極的電位。
圖11中，保護控制晶體管部分BHCT2被安置在遠離保護晶體管部分BHT1的地方，以便增大柵寬(W)和放大系數(shù)(β)。當保護控制晶體管部分BHCT2被安置在遠離保護晶體管部分BHT1的地方時，它們之間的引線電阻增大。但是，隨著放大系數(shù)(β)的增大，P-溝道保護控制晶體管PHCT2的漏源電容也被增大。
因此，N-溝道保護晶體管NHT1的柵電極被抬升從而較容易地進入浮動狀態(tài)。進而，擊穿電壓變低又易于進入快速返回態(tài)。結(jié)果，使EDS脈沖得到有效地削弱。
在此，假設(shè)GND端可以替換VDD端，而N-溝道晶體管可以取代P-溝道晶體管。也就是說，P-溝道保護晶體管可以被N-溝道保護晶體管NHT1代替，P-溝道保護控制晶體管PHCT1可以被N-溝道保護控制晶體管NHCT1代替，而N-溝道保護控制晶體管NHCT2可以取代P-溝道保護控制晶體管PHCT2。但并沒有說在這種情況下可以獲得與前面提到的相同的效果。
權(quán)利要求
1．一種靜電保護電路，它保護內(nèi)部電路免受由電極焊盤加入的電荷的影響，并且被接到電源上，包括一個保護晶體管部分，它包括至少一個具有第一個柵電極的第一個晶體管，以便借助第一個晶體管釋放電荷來保護上述的內(nèi)部電路；第二個晶體管，它控制第一個柵電極，使其在引入電源之前處于浮動狀態(tài)；第三個晶體管，它給第一個柵電極加預定電壓。
2．按照權(quán)利要求1的電路，其特征在于上述第一個晶體管還包括第一個源電極和第一個漏電極；上述第二個晶體管包括第二個源，漏和柵電極；上述第三個晶體管包括第三個源，漏和柵電極；上述第一個柵電極被接到上述第二個漏電極相連，而上述第二個漏電極被接到上述第三個漏電極相連。
3．按照權(quán)利要求2的電路，其特征在于上述第一和第二個源電極被接到地端，和上述第二與第三柵電極被接到電源端。4．按照權(quán)利要求3的電路，其特征在于上述第一和第二個晶體管中的每一個都包括一個N-溝道MOS晶體管，和上述第三個晶體管包括一個P-溝道MOS晶體管。
5．按照權(quán)利要求2的電路，其特征在于上述第一和第二個源電極被接到電源端，和上述第二和第三個柵電極被接到地端。
6．按照權(quán)利要求5的電路，其特征在于上述第一和第二個晶體管中的每一個都包括一個P-溝道MOS晶體管，和上述第三個晶體管包括一個N-溝道MOS晶體管。
7．按照權(quán)利要求1的電路，其特征在于上述電極焊盤經(jīng)一根導線與上述第三個源電極相連，和導線與上述內(nèi)部電路相連。
8．按照權(quán)利要求1的電路，其特征在于上述保護晶體管部分包括多個上述第一個晶體管，每一個晶體管都具有一個擊穿電壓，和上述第一個晶體管被置成浮動狀態(tài)以減小擊穿電壓之間的浮動。
9．按照權(quán)利要求8的電路，其特征在于靜電放電脈沖被加到上述電極焊盤上，和上述第一個晶體管被置成浮動狀態(tài)以消弱靜電放電脈沖。
10．按照權(quán)利要求1的電路，其特征在于上述保護晶體管部分包括多個上述第一個晶體管，每一個晶體管都具有一個擊穿電壓，和與上述第二個晶體管相比，上述第三個晶體管被安置在離上述第一個晶體管更近的地方，以便均勻的減小擊穿電壓。
11．按照權(quán)利要求10的電路，其特征在于上述第二個晶體管具有第一個放大系數(shù)，而上述第三個晶體管具有第二個放大系數(shù)；第一個放大系數(shù)與第二個放大系數(shù)達到最佳適應從而使上述第二個晶體管失去作用。
12．按照權(quán)利要求2的電路，其特征在于上述第三個晶體管被安置在靠近上述第一個晶體管的地方，從而在增大上述第三個晶體管柵寬的條件下提高上述第三個晶體管的放大系數(shù)。
13．按照權(quán)利要求2的電路，其特征在于與上述第二個晶體管相比，上述第三個晶體管被安置在離上述第一個晶體管較遠的地方，從而在增大上述第三個晶體管柵寬的條件下提高上述第三個晶體管的放大系數(shù)。
14．一種靜電保護電路，它保護內(nèi)部電路免受由電極焊盤加入的電荷的影響，并且被接到電源上，包括一個保護晶體管部分，它包括帶有柵電極的第一個晶體管，以便借助第一個晶體管釋放電荷來保護內(nèi)部電路；和第二個晶體管，它被安置在柵電極和電極焊盤之間，以便穩(wěn)定抬升柵電極的電位。
15．按照權(quán)利要求14的電路，其特征在于上述第二個晶體管包括一個源和一個漏且在源漏之間有一個電容；借助電容使柵電位穩(wěn)定抬升。
全文摘要
一種靜電保護電路,用于保護內(nèi)部電路免受由電極焊盤加入的電荷的影響。上面的靜電保護電路主要包括保護晶體管部分,第二個晶體管部分和第三個晶體管部分。在這種情況下,保護晶體管部分包括具有第一個柵電極的第一個晶體管,以便通過釋放電荷保護內(nèi)部電路。第二個晶體管控制第一個柵電極,使其在引入電源之前處于浮動狀態(tài)。第三個晶體管給第一個晶體管加預定電壓。
文檔編號H05F3/02GK1212509SQ9811661
公開日1999年3月31日 申請日期1998年7月28日 優(yōu)先權(quán)日1997年7月28日
發(fā)明者植西康隆 申請人:日本電氣株式會社