專利名稱：帶屏蔽件的印制電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有屏蔽件的印制電路板。
背景技術(shù)：
所談及的印制電路板(也稱為電路板(Platine))被用于構(gòu)成電路，并且具有帶上側(cè)和底側(cè)的載體板。載體板一般具有平面式延伸的、非常薄的方形的形狀，該方形的平坦側(cè)于是形成上側(cè)和底側(cè)。例如上側(cè)和/或底側(cè)被裝配有結(jié)構(gòu)元件。就傳統(tǒng)的結(jié)構(gòu)元件而言，結(jié)構(gòu)元件的連接部或連接線穿過載體板。與之相對照地，表面貼裝結(jié)構(gòu)元件(surface mounted device)僅直接布置在表面上，也就是布置在上側(cè)或底側(cè)上。在底側(cè)和上側(cè)上安裝有對結(jié)構(gòu)元件連接部加以連接的導(dǎo)體帶。上側(cè)與底側(cè)之間的其他電連接利用導(dǎo)體帶的兩個彼此相疊的部段之間的鍍通孔來產(chǎn)生。公知的還有多層印制電路板，其中，在載體板的內(nèi)部同樣布置有ー個或多個導(dǎo)體帶平面。所有的導(dǎo)體帶平面以及上側(cè)和底側(cè)一般彼此平行而置。通過對處于印制電路板上的電路的開關(guān)事件(khaltereignisse)，印制電路板內(nèi)部產(chǎn)生電磁干擾輻射。在這里也說成是EMV事件(電磁兼容性)。干擾輻射發(fā)射到環(huán)境，換句話說，形成耦出的干擾輻射。在反過來的路徑上，印制電路板外面出現(xiàn)的干擾輻射在印制電路板的電路上還會引發(fā)不希望的EMV效應(yīng)，并且持續(xù)干擾電路的功能。因此，電路相對于環(huán)境憑借對抗電磁干擾輻射的屏蔽裝置，簡稱(EMV)屏蔽件而得到屏蔽。在沒有這樣的EMV 屏蔽件的情況下，外部的干擾輻射很容易耦入印制電路板或者說電路內(nèi)并干擾靈敏的信號線路，也就是說，干擾導(dǎo)體帶上的電信號。此外，其他器件也會受到干擾輻射的干擾。所述屏蔽件不必完全地圍繞整個印制電路板或印制電路板的整個布線部來布置，而是也可以僅布置于在EMV方面對干擾靈敏的分電路，也就是總電路的ー些部分之間，以實現(xiàn)改善整個印制電路板EMV性能。這一點例如在絕緣柵雙極型晶體管(IGBT， insulated gate bipolar transistor)或金屬氧化物半導(dǎo)體場效應(yīng)管(MOSFET, metal oxide semiconductor field effect transistor)等功率半導(dǎo)體開關(guān)的控制電路中是重要的，以達到將具有低壓的初級側(cè)與部分具有特別高電壓的次級側(cè)可靠分開的目的。電壓在這種情況下最高可以達到1700V。于是，初級側(cè)和次級側(cè)相應(yīng)于共同的印制電路板上的各個分電路，這些分電路分別設(shè)置有屏蔽件。為此公開了不同的屏蔽裝置或屏蔽件。例如公開了如下的實施方式，其中，印制電路板的環(huán)繞式邊沿，也就是印制電路板的對上側(cè)和底側(cè)共同加以界定的邊緣進行金屬化， 來作為屏蔽部。由此改善印制電路板的EMV性能，并且在印制電路板邊沿上實現(xiàn)同時附加的散熱可能性或附加的接地(GND，Ground)。在所公開的這種實施方式中，施加在印制電路板的邊緣上或在印制電路板的邊緣的上方所施加的金屬化部在操作印制電路板時很容易從載體板脫落。此外，在這里，在加工技術(shù)方面印制電路板的角，也就是在兩邊彼此對接的地方未被金屬化。在這里產(chǎn)生了 EMV 屏蔽件中的空缺。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在干，提供一種帶有屏蔽件的、得到改進的印制電路板。該任務(wù)通過ー種依照權(quán)利要求1所述的、具有帶上側(cè)和底側(cè)的載體板的印制電路板而得以解決。印制電路板包括電路，也就是一般占據(jù)載體板的至少ー個子區(qū)域的結(jié)構(gòu)元件和導(dǎo)體帶。所述子區(qū)域在這種情況下包括上側(cè)和底側(cè)全等的子面以及載體板的處于上側(cè)與底側(cè)之間的體積。換句話說，也就是在至少印制電路板的一個子面上存在電路的結(jié)構(gòu)部件和導(dǎo)體帯。印制電路板此外包括至少第一導(dǎo)體帶平面以及與該第一導(dǎo)體帶平面相距的第 ニ導(dǎo)體帶平面。這些導(dǎo)體帶平面可以處于上側(cè)和/或底側(cè)，但也可以處于印制電路板的內(nèi)部。可以存在其他導(dǎo)體帶平面。在導(dǎo)體帶平面上布置有電路的導(dǎo)體帯。也許還設(shè)置為有將不同導(dǎo)體帶平面上的導(dǎo)體帶或結(jié)構(gòu)元件加以連接的鍍通孔。印制電路板此外具有依據(jù)本發(fā)明的屏蔽件，所述屏蔽件防止電路受到電磁干擾輻射。所述屏蔽件包括如下的第一屏蔽件導(dǎo)體帶，所述第一屏蔽件導(dǎo)體帶布置在第一導(dǎo)體帶平面上并且將載體板的電路所占據(jù)的子區(qū)域閉合地圍起。所述屏蔽件此外包括第二屏蔽件導(dǎo)體帶，所述第二屏蔽件導(dǎo)體帶布置在第二導(dǎo)體帶平面上，同樣將所述子區(qū)域閉合地圍起。至少在同樣將所述電路或子區(qū)域閉合地圍起的外周區(qū)域上，第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶關(guān)于印制電路板是全等，也就是垂直于印制電路板的上側(cè)或底側(cè)彼此移開 ^versetzen;0換句話說，在第一導(dǎo)體帶平面和第二導(dǎo)體帶平面上，在所述外周區(qū)域內(nèi)至少部分第一屏蔽件導(dǎo)體帶和部分第二屏蔽件導(dǎo)體帶全等地彼此相疊。此外，屏蔽件具有多個各自一般垂直于上側(cè)/底側(cè)地貫通襯底的鍍通孔，所述鍍通孔各自將第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶導(dǎo)電連接。全部鍍通孔處于所述外周區(qū)域內(nèi)，并且同樣以其整體包繞所述子區(qū)域。即沿著整個屏蔽件，也就是沿著外周區(qū)域內(nèi)整個上屏蔽件導(dǎo)體帶和下屏蔽件導(dǎo)體帯，以例如典型地為0. 5-5mm的間距來安置鍍通的過孔(VIA)，也就是鍍通孔，以便導(dǎo)電連接上屏蔽件導(dǎo)體帶和下屏蔽件導(dǎo)體帯，也就是第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帯。鍍通孔一般垂直于上側(cè)和底側(cè)地分布，并且至少具有如下的高度，該高度從第一導(dǎo)體帶平面達到第二導(dǎo)體帶平面，一般來說，鍍通孔貫通印制電路板的整個高度或者說厚度。因此，第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶與鍍通孔共同形成一種圍繞電路或子區(qū)域的環(huán)，該環(huán)表現(xiàn)為屏蔽件，也就是對電路對抗電磁輻射加以屏蔽的屏蔽裝置。第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶即圍繞印制電路板不同高度或厚度位置上的子區(qū)域。第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶以及鍍通孔是由銅、鋁或其他具有導(dǎo)電能力的材料制成的導(dǎo)電結(jié)構(gòu)。在依據(jù)本發(fā)明的印制電路板中，通過所介紹的圍繞印制電路板區(qū)域內(nèi)的全部電路的屏蔽件，來減少恰在那里的干擾輻射，并且在最佳的情況下完全擋住恰在那里的干擾輻射。通過依據(jù)本發(fā)明的屏蔽件，來實現(xiàn)更好地削弱或消除耦入或耦出干擾輻射。換句話說，所述屏蔽件形成從第一導(dǎo)體帶平面到第二導(dǎo)體帶平面幾乎垂直地貫通印制電路板的柵格，該柵格完全圍起電路和特別是其導(dǎo)體帯。因為干擾輻射的耦入和發(fā)射一般主要在印制電路板的區(qū)域內(nèi)，并且在那里在圍起電路或圍起所述子區(qū)域的邊緣上發(fā)生，所以這種干擾輻射得到特別有效的抑制。在一種簡單的實施方式中，第一導(dǎo)體帶平面布置在上側(cè)，并且第二導(dǎo)體帶平面布置在底側(cè)。于是，該屏蔽件在載體板的從上側(cè)到底側(cè)的整個高度或厚度上延伸。正如所提到的那樣，印制電路板可以具有至少另ー設(shè)置于上側(cè)與底側(cè)之間的導(dǎo)體帶平面。在這種情況下，因此涉及的是所謂的多層的或者多層式(Multilayer)印制電路板，所述印制電路板不僅例如具有在上側(cè)和底側(cè)上露置的導(dǎo)體帶，而且在內(nèi)部也具有多個導(dǎo)體帶平面。在這里公知具有直至20個的內(nèi)部導(dǎo)體帶平面或?qū)w層。兩個屏蔽件導(dǎo)體帶在這里此外可以布置在上側(cè)或底側(cè)或相距的中間層上。于是， 處于攜帶屏蔽件導(dǎo)體帶的兩個平面之間的導(dǎo)體帶平面不一定非得具有自己的、第三或其他屏蔽件導(dǎo)體帶。第一屏蔽件導(dǎo)體帶與第二屏蔽件導(dǎo)體帶的間距在這里一般小得足以為處于其間的導(dǎo)體帶平面產(chǎn)生所要求的防干擾輻射的屏蔽效果。但在ー種具有優(yōu)點的實施方式中，處于至少另ー個導(dǎo)體帶平面內(nèi)的還有另ー屏蔽件導(dǎo)體帯，該屏蔽件導(dǎo)體帶就此而言與第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶相應(yīng)，即同樣覆蓋外周區(qū)域。于是，每個其他屏蔽件導(dǎo)體帶也與鍍通孔連接。于是，屏蔽件換句話說也在多層電路板的中間層上伸展。換句話說，即對于多層印制電路板而言，在內(nèi)部也安裝有與第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶相應(yīng)的環(huán)繞式的屏蔽件導(dǎo)體帶，于是，這些屏蔽件導(dǎo)體帶同樣利用鍍通孔導(dǎo)電連接到屏蔽件中。導(dǎo)體帶平面也可以僅包括屬于屏蔽件的屏蔽件導(dǎo)體帯，也就是屏蔽件線路。于是， 電路的弓I導(dǎo)信號的導(dǎo)體帶布置在其他導(dǎo)體帶平面上。在這種具有優(yōu)點的實施方式中，至少ー個所提到的導(dǎo)體帶平面是至少整面地占滿子區(qū)域的接地層?！罢娴亍痹谶@里的意思是說，例如僅有例如用于結(jié)構(gòu)元件的連接線路或過孔的貫通區(qū)域從整個面中空缺出來，以便使這樣的線路可以不與接地層接觸地垂直貫通該接地層。換句話說，這些平面的環(huán)形屏蔽件導(dǎo)體帶蛻變成整面的接地層。于是，相應(yīng)的印制電路板一般具有多個層，其中，例如各自距上側(cè)和底側(cè)最近的導(dǎo)體帶平面實施為依照上述方式的整面接地層。于是，兩個接地層之間安裝其他導(dǎo)體帶平面。 通過處于這些弓I導(dǎo)信號的層上方和下方的接地層，這些引導(dǎo)信號的層于是相對于環(huán)境完全屏蔽。因此，與屏蔽件連接的接地層就將該屏蔽件補全為將中間層完整封裝的籠形件。作為自籠形件中出來的貫通點，僅形成上述的貫通區(qū)域。這種電路板或印刷電路板因此具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)可能帶有多個接地層， 所述接地層可能引到接地電位(GND)。全部接地層一般通過屏蔽件或鍍通孔相互連接。由此，防止各接地層發(fā)生接地缺失(Masseverzug)，并且進一歩改善對干擾輻射的屏蔽。換句話說，這樣例如由兩個彼此相距的接地層以及將它們連接的呈籠形分布的鍍通孔形成了屏蔽件或者說屏蔽裝置，所述屏蔽件或者說屏蔽裝置實際上可靠地屏蔽所有處于接地層之間的而且處在屏蔽件內(nèi)部的電路對抗干擾輻射，并且這樣避免由于EMV效應(yīng)產(chǎn)生的干擾。這樣于是特別是第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶分別蛻變成例如各自處于載體板內(nèi)部的接地層。于是與鍍通孔共同產(chǎn)生上述的屏蔽效果或屏蔽籠效果 (Kafigeffekt )。在一種優(yōu)選的實施方式中，所述屏蔽件是布置在印制電路板的邊緣區(qū)域內(nèi)的、完全圍繞印制電路板的屏蔽件。于是，完全圍繞印制電路板上所存在的所有電路部分或分電路。屏蔽件在電路邊緣上或印制電路板上的放置方案此外可以作為對碰觸的附加的靜電放電(ESD)保護來起作用。例如第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶處于電路板的上側(cè)和底側(cè)上，并且不是電絕緣的。在結(jié)構(gòu)組件例如與使用者的手指發(fā)生碰觸時，則該結(jié)構(gòu)組件于是與使用者發(fā)生導(dǎo)電接觸。于是，使用者與印制電路板或印制電路板的接地電位之間產(chǎn)生電位補償，這樣促成可靠操作。但第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶在其布置在上側(cè)或底側(cè)上的情況下，操作電路板時很容易受到損壞。為防止這一點，于是第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶并非直接引至印制電路板的邊緣，而是還由一個小的間距區(qū)圍繞。例如因此在印制電路板的上側(cè)和底側(cè)邊緣上露出約Imm寬的間距區(qū)，也就是說，第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶各自以距邊緣Imm的間距作為例如同樣Imm寬的屏蔽件導(dǎo)體帶來安置。但屏蔽件導(dǎo)體帶的邊緣間距和寬度在這種情況下可以改變。在本發(fā)明的一種優(yōu)選的實施方式中，所述屏蔽件與接地電位連接。于是，當整個屏蔽件與接地電位GND (Ground)連接的情況下，整個屏蔽件例如接地。但作為選擇，所述屏蔽件平面也可以恰不與接地電位連接，而是完全電隔離，在這里，也就是常說的浮動的或者說浮動式(floatenden)屏蔽件，該屏蔽件的電位因此絕不相對于其他電位電學地固定。在本發(fā)明的另ー種實施方式中，印制電路板上存在多個占據(jù)載體板各自一個子區(qū)域的電路。在這種情況下，每個電路具有各自一個閉合地圍起各電路的屏蔽件。于是，在載體板的子區(qū)域上在印制電路板內(nèi)部彼此間被屏蔽的電路不會相互間受到干擾輻射的干擾。在本發(fā)明另ー優(yōu)選的實施方式中，兩個相鄰鍍通孔的間距至少近似為兩個相鄰導(dǎo)體帶平面的間距。特別是在這里選擇兩個導(dǎo)體帶平面之間出現(xiàn)于印制電路板上的最小間距。


為了對本發(fā)明進行的進ー步說明，對附圖的實施例加以參引。分別在示意的原理示圖中圖1示出具有依據(jù)本發(fā)明的屏蔽件的印制電路板；圖2以俯視圖示出圖1中的印制電路板；圖3以細節(jié)圖示出可選擇的印制電路板；圖4以俯視圖示出可選擇的印制電路板；圖5示出屏蔽件的剖面圖；圖6示出具有多個導(dǎo)體帶平面的可選擇的印制電路板。
具體實施例方式圖1示出印制電路板2，其包括具有上側(cè)6和底側(cè)8的載體板4。載體板4平面式地延伸，也就是依照上側(cè)6與底側(cè)8之間平面方形的類型延伸，上側(cè)6與底側(cè)8形成方形平坦側(cè)。載體板4包括布置在上側(cè)6上的第一導(dǎo)體帶平面IOa ；布置在底側(cè)8上的第二導(dǎo)體帶平面IOb以及分布在二者之間的，也就是載體板4內(nèi)部的另ー導(dǎo)體帶平面10c，導(dǎo)體帶平面IOc在圖1中以虛線示出。所有導(dǎo)體帶平面10a、10b、10c彼此各自在印制電路板2的法線方向上，也就是從底側(cè)8向上側(cè)6的方向上隔開間距。印制電路板2此外包括電路12，電路12包括布置在上側(cè)6上的結(jié)構(gòu)元件14以及導(dǎo)體帶16a、16b、16c。電路12此外包括將結(jié)構(gòu)元件14或?qū)w帶16a、16b、16c進行連接的鍍通孔17。導(dǎo)體帶16a處于導(dǎo)體帶平面IOa上，也就是上側(cè)6上。導(dǎo)體帶16b處于導(dǎo)體帶平面IOb上，也就是底側(cè)8上，并且導(dǎo)體帶16c處于導(dǎo)體帶平面IOc上，也就是載體板4的中心或內(nèi)部。出于概覽的原因，圖1中僅示出一部分電路12。特別是在上側(cè)6上，電路12占據(jù)印制電路板2的體積子區(qū)域18，圖1中通過點劃線來表示。子區(qū)域18從上側(cè)6的子面也垂直延伸到載體板4的體積內(nèi)。印制電路板2此外包括依據(jù)本發(fā)明的屏蔽件20，其中，圖1中出于概覽的原因僅示出概要圖。屏蔽件20包括布置在第一導(dǎo)體帶平面IOa上的第一屏蔽件導(dǎo)體帶22a，第一屏蔽件導(dǎo)體帶2 包圍導(dǎo)體帶平面IOa上的整個子區(qū)域18。屏蔽件20此外包括底側(cè)8上同樣閉合地圍起子區(qū)域18的第二屏蔽件導(dǎo)體帶22b。在如下的外周區(qū)域M中，其中，外周區(qū)域M與屏蔽件導(dǎo)體帶2 和22b處于全等的情況，該外周區(qū)域M同樣閉合地圍起子區(qū)域 18，則屏蔽件導(dǎo)體帶2 和22b是全等的，也就是說僅沿與平坦側(cè)的垂線的方向，也就是沿上述法線方向彼此推移開。屏蔽件20此外包括多個鍍通孔沈，這些鍍通孔沈分別將屏蔽件導(dǎo)體帶22a、22b相互導(dǎo)電連接，并且為此貫通載體板4。鍍通孔沈整體上也圍繞子區(qū)域 18。圖2示出圖1中的印制電路板2箭頭II方向上，也就是上側(cè)6的俯視圖。為圖示表達不同的導(dǎo)體帶平面10a、10b、10c，在這里凸顯出各自處于這些平面內(nèi)的導(dǎo)體帶16a、虛線示出的導(dǎo)體帶16b以及點劃線示出的導(dǎo)體帶16c。從圖2中可以再次清楚看出子區(qū)域18 和在圖1、2中此外布置在導(dǎo)體帶2邊緣區(qū)域觀內(nèi)的屏蔽件20。屏蔽件20因此與印制電路板2的邊緣具有例如d = Imm的基本恒定的較小間距d。屏蔽件導(dǎo)體帶22a、22b是全等的，并且也同時界定外周區(qū)域?qū)?。圖3示出屏蔽件20的一種可選擇的實施方式，其中，在這里鍍通孔沈出于概覽的原因僅通過圓圈表示，鍍通孔沈示出帶有屏蔽件導(dǎo)體帶22a、22b、22c的剖面。圖3此外示出屏蔽件20包括另ー屏蔽件導(dǎo)體帶22c，該屏蔽件導(dǎo)體帶22c處于中間平面，即導(dǎo)體帶平面IOc上，也就是載體板4的內(nèi)部。屏蔽件導(dǎo)體帶22a、22b、22c在這里非全等地構(gòu)造。屏蔽件導(dǎo)體帶2 例如在所示的角上具有向內(nèi)伸展的方形造型部。屏蔽件導(dǎo)體帶22b、c具有各一個引向?qū)w帶2內(nèi)部的支線。僅在打陰影的外周區(qū)域M內(nèi)，三個屏蔽件導(dǎo)體帶22a、 22b、22c是全等的。但鍍通孔沈僅處于外周區(qū)域M內(nèi)，這是因為它們在那里始終全部達到所有三個屏蔽件導(dǎo)體帶22a、22b、22c，并觸點接通所有三個屏蔽件導(dǎo)體帶22a、22b、22c。在外周區(qū)域M縱向上的兩個鍍通孔沈的間距s在這里相應(yīng)于導(dǎo)體帶平面IOb與 IOc或IOa與IOb的間距h，也就是印制電路板2的總厚度。在圖1至3中，屏蔽件12完整圍繞印制電路板2的邊緣區(qū)域28，也就是說，該屏蔽件圍繞整個印制電路板2。圖4示出一種可選擇的印制電路板2，該印制電路板2包括三個不同的電路12。 三個電路12彼此間被屏蔽，以對抗干擾輻射，以避免電路12內(nèi)各自不希望的EMV事件。因此，每個電路12占據(jù)自己的印制電路板2子區(qū)域18。每個子區(qū)域18因此由各自相應(yīng)于圖 1至3中屏蔽件的、自己的屏蔽件20所包圍。單個屏蔽件20在這里圍繞各子區(qū)域18，但不圍繞整個印制電路板2。在圖4中，此外所示的上部的大屏蔽件20作為與其電位相關(guān)地自由浮動的屏蔽件 20被完全隔離。該屏蔽件20不與其他電位導(dǎo)電連接。但圖4下部區(qū)域內(nèi)兩個較小的屏蔽件20卻與接地電位GND導(dǎo)電連接，從而這兩個屏蔽件20同樣處于接地電位GND上。圖5示出包括第四導(dǎo)體帶平面IOd的可選擇印制電路板2的透視剖面圖。在這里， 整個導(dǎo)體帶平面IOd以覆蓋整個印制電路板2的連續(xù)的接地層30的形式構(gòu)成。在這里，例外之處僅在于接地層30中僅很小的、未示出的的開ロ，未示出的引導(dǎo)信號的導(dǎo)線隔離地穿引通過這些開ロ。接地層30也與鍍通孔沈連接，并因此屬于屏蔽件20。接地層30因此同樣表現(xiàn)為屏蔽件導(dǎo)體帶22d，屏蔽件導(dǎo)體帶22d使印制電路板2得到特別好的EMV屏蔽。在一種可選擇的實施方式中，在圖5中，屏蔽件導(dǎo)體帶2 還形成另ー接地層30。 于是，導(dǎo)體帶平面IOc的引導(dǎo)信號的導(dǎo)體帶被整體地由導(dǎo)體帶平面10a、10d上兩個接地層 30形式的屏蔽件20和鍍通孔沈朝向所有立體側(cè)(Raumseite)圍住或被三維地圍住。圖6示出具有總計六層，也就是導(dǎo)體帶平面IOa-IOf的另ー印制電路板2。作為最上側(cè)和最底側(cè)內(nèi)層的導(dǎo)體帶平面10a、IOb包括兩個屏蔽件導(dǎo)體帶22a、22b，這兩個屏蔽件導(dǎo)體帶22a、22b在這里構(gòu)造為接地層30，也就是蛻變成接地層30 (通過陰影線表示)。導(dǎo)體帶平面10c、10d處于上側(cè)6和底側(cè)8上，并且承載電路12的結(jié)構(gòu)元件14以及就干擾輻射方面而言沒有問題的僅很短的導(dǎo)體帶16a、16b、16c。與之相對照地，導(dǎo)體帶平面10e、10f 承載電路12的實際的導(dǎo)體帶16d。通過屏蔽件導(dǎo)體帶22a、22b，也就是接地層30和起連接作用的鍍通孔26又形成屏蔽件20，該屏蔽件20在這里完全包圍兩個電路層，也就是導(dǎo)體帶平面10e、IOf，并且屏蔽干擾輻射。附圖標記列表
2印制電路板
4載體板
6上側(cè)
8底側(cè)
IOa-IOf導(dǎo)體帶平面
12電路
14結(jié)構(gòu)元件
16a-d導(dǎo)體帶
17鍍通孔
18子區(qū)域
20屏蔽件
22a-d屏蔽件導(dǎo)體帶
24外周范圍
26鍍通孔
28邊緣區(qū)域
30接地層
d、s、η間距
GND接地電位
權(quán)利要求
1.印制電路板O)，所述印制電路板( 具有具備上側(cè)(6)和底側(cè)(8)的、平面式延伸的載體板；至少ー個第一導(dǎo)體帶平面(IOa)以及與所述第一導(dǎo)體帶平面(IOa)相距的第二導(dǎo)體帶平面(IOb)；占據(jù)所述載體板⑷至少ー個子區(qū)域(18)的電路(12)；以及屏蔽所述電路(12)以對抗電磁干擾輻射的屏蔽件00)；-其中，所述屏蔽件00)包括布置在所述第一導(dǎo)體帶平面(IOa)上的、閉合地圍起所述子區(qū)域(18)的第一屏蔽件導(dǎo)體帶(22a)，-以及布置在所述第二導(dǎo)體帶平面(IOb)上的、閉合地圍起所述子區(qū)域(18)的第二屏蔽件導(dǎo)體帶(22b)，-其中，所述第一屏蔽件導(dǎo)體帶(22a)和所述第二屏蔽件導(dǎo)體帶(22b)至少在閉合地圍起所述電路(12)的外周區(qū)域(24)內(nèi)是全等的，-并且所述屏蔽件00)在所述外周區(qū)域04)內(nèi)包括多個貫通所述載體板(4)的、連接所述第一屏蔽件導(dǎo)體帶(22a)和所述第二屏蔽件導(dǎo)體帶02b)的鍍通孔06)。
2.按權(quán)利要求1所述的印制電路板O)，其中，所述第一導(dǎo)體帶平面(IOa)布置在所述上側(cè)(6)上，并且所述第二導(dǎo)體帶平面(IOb)布置在所述底側(cè)(8)上。
3.按前述權(quán)利要求之一所述的印制電路板O)，所述印制電路板⑵具有至少ー個布置在第一導(dǎo)體帶平面(IOa)與第二導(dǎo)體帶平面(IOb)之間的另外的導(dǎo)體帶平面(10c)，所述另外的導(dǎo)體帶平面(IOc)包括相應(yīng)于第一屏蔽件導(dǎo)體帶(22a)和第二屏蔽件導(dǎo)體帶(22b) 的另外的屏蔽件導(dǎo)體帶02c)，所述另外的屏蔽件導(dǎo)體帶02c)同樣與所述鍍通孔06)連接。
4.按前述權(quán)利要求之一所述的印制電路板0)，其中，所述屏蔽件導(dǎo)體帶(22a、22b、 22c)中的至少ー個是至少整面式占滿所述子區(qū)域(18)的接地層(30)的部分。
5.按前述權(quán)利要求之一所述的印制電路板O)，所述印制電路板( 具有布置在所述印制電路板⑵的邊緣區(qū)域08)內(nèi)的、完全圍繞所述印制電路板(2)的屏蔽件00)。
6.按前述權(quán)利要求之一所述的印制電路板0)，其中，所述屏蔽件OO)與接地電位 (GND)連接。
7.按前述權(quán)利要求之一所述的印制電路板0)，所述印制電路板( 具有多個分別占據(jù)所述載體板⑷一子區(qū)域(18)的電路(12)，其中，每個電路(12)分別具有將其閉合地圍起的屏蔽件OO)。
8.按前述權(quán)利要求之一所述的印制電路板O)，其中，兩個相鄰的鍍通孔06)的間距 (s)至少近似相應(yīng)于兩個相鄰的導(dǎo)體帶平面(IOa-IOf)的間距(h)。
全文摘要
帶屏蔽件的印制電路板(2)，具有具備上側(cè)(6)和底側(cè)(8)的、平面式延伸的載體板(4)，至少一個第一導(dǎo)體帶平面(10a)及與其相距的第二導(dǎo)體帶平面(10b)，占據(jù)載體板至少一個子區(qū)域(18)的電路(12)；印制電路板包括屏蔽該電路以對抗電磁干擾輻射的屏蔽件(20)，其中，屏蔽件包括布置在第一導(dǎo)體帶平面上的、閉合地圍起子區(qū)域的第一屏蔽件導(dǎo)體帶(22a)，及布置在第二導(dǎo)體帶平面上的、閉合地圍起子區(qū)域的第二屏蔽件導(dǎo)體帶(22b)，其中，第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶至少在閉合地圍起電路的外周區(qū)域(24)內(nèi)是全等的，并且屏蔽件在外周區(qū)域內(nèi)包括多個貫通載體板的、連接第一屏蔽件導(dǎo)體帶和第二屏蔽件導(dǎo)體帶的鍍通孔(26)。
文檔編號H05K9/00GK102573281SQ201110424608
公開日2012年7月11日 申請日期2011年12月16日 優(yōu)先權(quán)日2010年12月16日
發(fā)明者亞歷山大·魏格爾, 馬里奧·米策爾 申請人:賽米控電子股份有限公司