專利名稱：具有功率管理集成電路的芯片封裝和相關(guān)技術(shù)的制作方法
具有功率管理集成電路的芯片封裝和相關(guān)技術(shù)本申請要求于2008年12月沈日提交的第61/140，895號美國臨時專利申請的優(yōu)先權(quán)，該臨時申請被整體引用結(jié)合于此。
背景技術(shù)：
常規(guī)印刷電路板(“PCB”)通常具有各種部件，這些部件具有需要不同電壓的不同功率輸入。對于具有多個電器件(各自具有潛在不同電壓需求)的PCB，普遍使用具有不同輸出電壓的電源。通常選擇這些輸出電壓以對應(yīng)于PCB電器件使用的一般電壓范圍。然而這樣的方式消耗數(shù)量相當(dāng)大的能量、增加設(shè)計電路的難度并且還具有相當(dāng)高的成本。目前為了適應(yīng)許多不同的電壓范圍，運(yùn)用尺寸相當(dāng)大的電壓調(diào)節(jié)器，而且片上調(diào)節(jié)器并不現(xiàn)實。為了減少所需的能量，一直被使用的一種常用方法是使用多個電壓調(diào)節(jié)器或轉(zhuǎn)換器以修正來自單個電源單元的電壓以適應(yīng)電器件的需要。這些電壓調(diào)節(jié)器或轉(zhuǎn)換器允許進(jìn)入各電器件的電壓對應(yīng)于該器件的工作電壓。PCB上的不同類型的電器件的數(shù)目越大，對應(yīng)電壓調(diào)節(jié)器件的數(shù)目就越大，從而進(jìn)入電器件的電源電壓將落在正確的電壓范圍內(nèi)。然而這樣的電路設(shè)計可能利用過多數(shù)量的高成本電壓調(diào)節(jié)器器件。而且，必須分離在不同電壓調(diào)節(jié)器之間的電布線，這導(dǎo)致需要更多的金屬線路、因此增加了總制造成本。無需贅言，這樣的電路設(shè)計對于在微觀電子產(chǎn)品中使用可能不適合或不經(jīng)濟(jì)。此外，雖然使用多個電壓調(diào)節(jié)器而不是多個電源單元可以有效減少浪費(fèi)的資源數(shù)量，但是用來顧及不同電器件的電壓調(diào)節(jié)器的龐大數(shù)目使PCB上的電路變得相當(dāng)復(fù)雜。由于信號穿過復(fù)雜的布線布置，所以信號響應(yīng)時間自然更長并且不會即時，這同時降低了功率管理效率。而且，該電路設(shè)計還占據(jù)了 PCB的大部分，這是對電路路線的低效使用。
發(fā)明內(nèi)容
本公開內(nèi)容描述了一種解決具有前述弊端的半導(dǎo)體芯片和應(yīng)用電路。本公開內(nèi)容的一個方面提供了半導(dǎo)體芯片結(jié)構(gòu)和有關(guān)應(yīng)用電路，其中切換電壓調(diào)節(jié)器或電壓轉(zhuǎn)換器使用芯片制作方法集成于半導(dǎo)體芯片內(nèi)，從而切換電壓調(diào)節(jié)器或電壓轉(zhuǎn)換器和半導(dǎo)體芯片組合為一個結(jié)構(gòu)。本公開內(nèi)容的另一方面向半導(dǎo)體芯片結(jié)構(gòu)及其應(yīng)用電路提供即時適應(yīng)電源電壓變化的能力從而高效減少瞬態(tài)響應(yīng)時間。本公開內(nèi)容的另一方面提供一種半導(dǎo)體芯片結(jié)構(gòu)及其應(yīng)用電路，對于該半導(dǎo)體芯片結(jié)構(gòu)及其應(yīng)用電路而言使用將這樣的半導(dǎo)體芯片與集成電壓調(diào)節(jié)器或轉(zhuǎn)換器一起使用將減少PCB或模板上的電路設(shè)計的總難度從而滿足降低制造成本和小型化電子產(chǎn)品的需求。本公開內(nèi)容的示例性實施例可以提供一種包括硅襯底的半導(dǎo)體芯片結(jié)構(gòu)，該硅襯底具有多個器件和成組外部部件。在這一硅襯底上，薄電路結(jié)構(gòu)可以具有鈍化層。這一鈍化層可以具有多個鈍化層開口，這些鈍化層開口用于從外部部件或電路到薄電路結(jié)構(gòu)的電連接。器件可以包括有源器件。有源器件的例子可以包括但不限于二極管、P型金屬氧化物半導(dǎo)體(MOS)器件(例如M0SFET)、N型MOS器件和/或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) 器件。本公開內(nèi)容的示例性實施例可以包括由半導(dǎo)體芯片中的先前提到的有源器件制成的電壓反饋器件和/或開關(guān)控制器。實施例可以類似地包括外部無源部件、例如電阻器、電容器和電感器。本公開內(nèi)容的示例性實施例可以提供一種從上至下包括至少第一電介質(zhì)層、第一金屬層、第二電介質(zhì)層和第二金屬層的電路結(jié)構(gòu)。第一電介質(zhì)層可以位于襯底上方，并且在第一電介質(zhì)層內(nèi)可以有接觸窗。第一金屬層可以在第一電介質(zhì)層上方，并且第一金屬層上的每點可以使用對應(yīng)接觸窗電連接到對應(yīng)器件。第二電介質(zhì)層可以在第一金屬層上方并且可以包含多個通路。第二金屬層可以在第二電介質(zhì)層上方，并且第二金屬層上的每點可以通過對應(yīng)通路電連接到對應(yīng)第一金屬層。聚合物層可以在鈍化層上或上方。這一聚合物層可以具有鈍化層的開口上方的開口，并且突塊底部金屬層結(jié)構(gòu)或鈍化后金屬層可以構(gòu)造于鈍化層開口上面。也根據(jù)半導(dǎo)體芯片的不同實施例，可以有突塊底部金屬層結(jié)構(gòu)中包括的焊料層或焊料潤濕層或接線可鍵合層、阻擋層、金屬層和粘合/阻擋層。焊料層的厚度可以根據(jù)半導(dǎo)體芯片的封裝結(jié)構(gòu)的不同厚度和該封裝結(jié)構(gòu)中所用材料。鈍化后金屬層可以具有與突塊底部金屬層結(jié)構(gòu)相同的組成或包括粘合/阻擋層和金屬層、例如銅或金層。最后，在鈍化后金屬層上可以有第二聚合物層，并且這一第二聚合物層可以包含允許顯露鈍化后金屬層的開口。本公開內(nèi)容的實施例也可以提供用于半導(dǎo)體芯片的包括內(nèi)部電路和外部電路的各種應(yīng)用電路?？梢允褂媒饘匐娐穪黼娺B接內(nèi)部和外部電路。實施于內(nèi)部電路中的器件可以是、但是未必限于P型MOS器件、N型MOS器件、CMOS器件、電壓反饋器件和/或開關(guān)控制器。外部電路的部件可以包括但不限于電阻器、電容器和電感器。內(nèi)部電路可以在硅襯底中或設(shè)置于硅襯底上方，而金屬電路和外部電路在電路上方而金屬電路在內(nèi)部電路與外部電路之間。根據(jù)本公開內(nèi)容的半導(dǎo)體芯片和芯片封裝可以利用包括但不限于以下技術(shù)的封裝技術(shù)作為封裝方法薄型小尺寸封裝(TSOP)、小尺寸J引線(SQJ)、四面扁平封裝(QFP)、 薄型四面扁平封裝(“TQFP”)和球柵陣列(BGA)。此外，使用接線鍵合或倒裝芯片技術(shù)，本公開內(nèi)容中的半導(dǎo)體芯片可以電連接到外界。本公開內(nèi)容的方面和實施例可以相應(yīng)提供一種半導(dǎo)體芯片，該半導(dǎo)體芯片具有切換電壓調(diào)節(jié)并且有能力適應(yīng)各種芯片設(shè)計和/或部件所需可變電壓，這減少瞬態(tài)響應(yīng)時間、PCB上所用電路路線區(qū)域和電路連接的復(fù)雜性。這些改進(jìn)也造成減少半導(dǎo)體器件的總制造成本。將在閱讀和理解這里參照附圖描述的對示例性實施例的具體描述時理解本公開內(nèi)容的其它特征和優(yōu)點。
通過參照附圖閱讀和理解描述于此的示例性實施例的具體描述，將會理解本發(fā)明公開內(nèi)容的其它特征和優(yōu)點。其中附圖為圖1描繪了本公開內(nèi)容的示例性實施例的電路圖；圖2是示出了使用頻率與輸出阻抗之間的關(guān)系的曲線圖3描繪了根據(jù)本公開內(nèi)容第一實施例的半導(dǎo)體芯片的橫截面的示意圖；圖3A-3E描繪了根據(jù)本公開內(nèi)容第一實施例的半導(dǎo)體芯片的制造工藝；圖4描繪了根據(jù)本公開內(nèi)容第二實施例的半導(dǎo)體芯片的橫截面的示意圖；圖4A-4U和4AA-4AM描繪了根據(jù)本公開內(nèi)容第二實施例的半導(dǎo)體芯片的制作工藝；圖5描繪了根據(jù)本公開內(nèi)容第三實施例的半導(dǎo)體芯片的橫截面的示意圖；圖5A-5D描繪了根據(jù)本公開內(nèi)容第三實施例的半導(dǎo)體芯片的制作工藝；圖6描繪了根據(jù)本公開內(nèi)容第四實施例的半導(dǎo)體芯片的橫截面的示意圖；圖6A-6I描繪了根據(jù)本公開內(nèi)容第四實施例的半導(dǎo)體芯片的制作工藝；圖7A描繪了根據(jù)本公開內(nèi)容第五實施例的半導(dǎo)體芯片的橫截面的示意圖；圖7B描繪了根據(jù)本公開內(nèi)容第六實施例的半導(dǎo)體芯片的橫截面的示意圖；圖8-11描繪了根據(jù)本公開內(nèi)容第四實施例的球柵陣列(BGA)封裝結(jié)構(gòu)；圖12A-12F描繪了根據(jù)本公開內(nèi)容第一、第二、第四和第五實施例的半導(dǎo)體芯片封裝結(jié)構(gòu)；圖13A-13C描繪了根據(jù)本公開內(nèi)容第三實施例的半導(dǎo)體芯片封裝結(jié)構(gòu)；圖13D-13F描繪了根據(jù)本公開內(nèi)容第六實施例的半導(dǎo)體芯片封裝結(jié)構(gòu)；圖14描繪了根據(jù)本公開內(nèi)容第一實施例的半導(dǎo)體芯片的等效電路圖；圖15描繪了根據(jù)本公開內(nèi)容第二實施例的半導(dǎo)體芯片的等效電路圖；圖16是示出了圖15中的電路的電壓與時間之間的關(guān)系的曲線圖；圖17A-17L描繪了根據(jù)本公開內(nèi)容第七實施例的制作工藝；圖18A-18Q描繪了根據(jù)本公開內(nèi)容第八實施例的制作工藝；圖19A-19B描繪了根據(jù)本公開內(nèi)容第九實施例的制作工藝的側(cè)視圖和俯視圖；圖20A-20B分別描繪了根據(jù)本公開內(nèi)容第十實施例的結(jié)構(gòu)的側(cè)視圖和俯視圖；圖21A-21K描繪了根據(jù)本公開內(nèi)容第十一實施例的制作工藝；圖22-23描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的電壓放大器件的電路圖；圖M描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的N型雙擴(kuò)散MOS (DMOS)器件的橫截面圖；圖25示出了根據(jù)本公開內(nèi)容的一個示例性實施例的N型DMOS器件的俯視圖；圖^5A-26B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊的側(cè)視圖；圖27A-27B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖^A_28B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖^A_29B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖30A-30B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖31A-31B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片(具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖32A-32B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖33A-3;3B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的包括功率管理IC芯片 (具有片上無源器件)的系統(tǒng)內(nèi)封裝或模塊；圖34描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的降壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，該調(diào)節(jié)器或轉(zhuǎn)換器包括用于輸入功率的片上無源器件和具有兩個N型切換DMOS 器件的開關(guān)控制器；圖35描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的降壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，該調(diào)節(jié)器或轉(zhuǎn)換器包括用于輸入功率的片上無源器件和具有P型切換DMOS器件和N型切換DMOS器件的開關(guān)控制器；圖36描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的升壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，該調(diào)節(jié)器或轉(zhuǎn)換器包括用于輸入功率的片上無源器件和具有兩個N型切換DMOS 器件的開關(guān)控制器；圖37描繪了圖34的降壓切換電壓調(diào)節(jié)器或轉(zhuǎn)換器的部分橫截面圖；圖38描繪了圖36的升壓切換電壓調(diào)節(jié)器或轉(zhuǎn)換器的部分橫截面圖；圖39示出了根據(jù)本公開內(nèi)容的一個示例性實施例的運(yùn)算放大器的電路圖；圖40描繪了用于實施圖34的電路圖的具有轉(zhuǎn)換器功能塊的電路布局；并且圖41描繪了用于實施圖35的電路圖的具有轉(zhuǎn)換器功能塊的電路布局。盡管在附圖中描繪了特定實施例，但是這些實施例是示例性的，在本公開內(nèi)容的范圍內(nèi)，可以設(shè)想和實現(xiàn)所示實施例以及其它實施例的變形。
具體實施例方式本公開內(nèi)容的方面涉及具有在半導(dǎo)體芯片上集成有多個無源器件的半導(dǎo)體芯片結(jié)構(gòu)和有關(guān)應(yīng)用電路。通過使用來自功能不同的半導(dǎo)體芯片的有源器件以匹配在半導(dǎo)體芯片上集成的無源部件，可以在特定電壓范圍內(nèi)實現(xiàn)即時電壓適配。本公開內(nèi)容的實施例提供了一種具有圖1中所示等效電路結(jié)構(gòu)的半導(dǎo)體芯片結(jié)構(gòu)。在本公開內(nèi)容的示例性實施例中使用的電路結(jié)構(gòu)1的特征在于該電路結(jié)構(gòu)包括在PC 板的寄生元件14’和芯片封裝的寄生元件15’之后構(gòu)造的電壓調(diào)節(jié)器或也稱為轉(zhuǎn)換器12’。 因此，由于電壓調(diào)節(jié)器12’無需承擔(dān)寄生元件14’和15’的負(fù)擔(dān)，所以與單個芯片集成的電壓調(diào)節(jié)器或轉(zhuǎn)換器允許更高頻率下的電路操作。脈頻調(diào)制(Pulse-frequency-Modulation) 或脈寬調(diào)制(Pulse-width-Modulation)可以控制電壓調(diào)節(jié)器或轉(zhuǎn)換器12’以控制占空比。 為了控制占空比，電壓調(diào)節(jié)器或轉(zhuǎn)換器12，的調(diào)制頻率可以在IK Hz與300M Hz之間，并且優(yōu)選在IM Hz與100M Hz之間。這一電路結(jié)構(gòu)設(shè)計也可以降低制造成本并且簡化PCB上的路線設(shè)計，這是因為電壓調(diào)節(jié)器12’與對應(yīng)的電器件16’之間的距離縮短了。簡化的路線設(shè)計提高了信號遞送速度和效率并且解決了高頻使用下電壓波動大的問題。在圖2中示出了負(fù)載電流頻率與阻抗電阻值之間的關(guān)系的例子。接下來，將首先提出半導(dǎo)體芯片結(jié)構(gòu)中的各結(jié)構(gòu)的優(yōu)選實施例。隨后將參照具體實施例提出應(yīng)用電路。
實施例1圖3描繪了由一種類型的半導(dǎo)體基底制成的襯底100。這一襯底可以基于硅、基于砷化鎵(GaAs)、基于銦化硅(SHn)、基于銻化硅(SiSb)、基于銻化銦(InSb)或基于鍺化硅 (SiGe)，并且多個器件如器件110、112和114位于襯底100中或上方。這些器件110、112和 114可以主要為有源器件，盡管也可以包括無源器件。有源器件包括電壓反饋器件、開關(guān)控制器或MOS器件、例如ρ溝道MOS器件、η溝道MOS器件、η溝道DMOS器件、ρ溝道DMOS器件、LDMOS, BiCMOS器件、雙極結(jié)晶體管(BJT)或CMOS。如圖3所示，薄電路結(jié)構(gòu)可以設(shè)置或位于襯底100上。這一電路結(jié)構(gòu)可以包括第一電介質(zhì)層150、多個金屬層140和至少一個第二電介質(zhì)層155。對于示例性實施例，第一電介質(zhì)層150和第二電介質(zhì)層155的厚度可以在0. 3微米與2. 5微米之間，并且用來制成第一和第二電介質(zhì)層的材料可以包括含硼的硅酸鹽玻璃、氮化硅、氧化硅、氮氧化硅和含碳的低k電介質(zhì)材料。對于示例性實施例，金屬層140的厚度可以在0. 1微米與2微米之間，并且用來制成金屬層的材料可以包括銅、鋁-銅合金、鉭、氮化鉭、鎢、以及鎢合金。器件110、 112、114可以通過穿過第一電介質(zhì)層150和第二電介質(zhì)層155的金屬觸點120和通路130 電連接到金屬層140。金屬觸點120和通路130可以是W塞或Cu塞。此外，可以通過包括鑲嵌工藝、電鍍、CVD以及濺射等各種方法來形成金屬層140。例如，鑲嵌工藝、電鍍、濺射和 CVD可以用來形成銅金屬層140，或者濺射可以用來形成鋁金屬層140。可以通過化學(xué)氣相沉積(CVD)形成或由碳納米管材料形成第一電介質(zhì)層150和第二電介質(zhì)層155。鈍化層160可位于包括第一電介質(zhì)層150、金屬層140和第二電介質(zhì)層155的電路結(jié)構(gòu)上方。該鈍化層160可以保護(hù)上述器件110、112、114和金屬層140免受潮濕和金屬粒子污染。換而言之，鈍化層160可以防止可移動粒子(例如鈉離子)、濕氣、過渡金屬離子 (例如金、銀和銅)以及其它雜質(zhì)穿過并且損壞器件110、112、114和開關(guān)控制器，或者鈍化層160下面的所有金屬層140，其中器件110、112、114可以是MOS器件、η溝道DMOS器件、 ρ溝道DMOS器件、LDM0S、BiCM0S器件、雙極晶體管或電壓反饋器件。此外，鈍化層160通常由氧化硅(例如SiO2)、磷硅酸鹽玻璃(PSG)、氮化硅(例如Si3N4)或氮氧化硅組成。鈍化層160通常具有0. 3微米至2微米之間的厚度，并且當(dāng)它包括氮化硅層時，該氮化硅層通常具有超過0. 3微米而小于2微米的厚度。下文描述制造或制作鈍化層160的十種示例性方法。當(dāng)然可以根據(jù)本公開內(nèi)容利用制造或制作鈍化層160的其它適當(dāng)方法。在第一方法中，可以通過使用CVD方法沉積厚度在0. 2與1. 2 μ m之間的氧化硅層并且通過使用CVD方法在氧化硅層上沉積厚度在0. 3與1. 2 μ m之間的氮化硅層來形成鈍化層160。在第二方法中，可以通過使用CVD方法沉積厚度在0. 2與1. 2 μ m之間的氧化硅層，接著使用等離子體增強(qiáng)CVD(PECVD)方法在氧化硅層上沉積厚度在0. 05與0. 3微米之間的氮氧化硅層，隨后使用CVD方法在氮氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氮化硅層來形成鈍化層160。在第三方法中，可以通過使用CVD方法沉積厚度在0. 05與0. 3 μ m之間的氮氧化硅層，接著使用CVD方法在前述氮氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氧化硅層， 隨后使用CVD方法在前述氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氮化硅層來形成鈍化層160。在第四方法中，可以通過使用CVD方法沉積厚度在0. 2與0. 5 μ m之間的第一氧化硅層，接著使用旋涂方法(spin-coating method)在前述第一氧化硅層上形成厚度在0. 5 與1 μ m之間的第二氧化硅層，接著使用CVD方法在前述第二氧化硅層上沉積厚度在0. 2與
0.5微米之間的第三氧化硅層，隨后使用CVD方法在前述第三氧化硅層上沉積厚度為0. 2和
1.2微米的氮化硅層來形成鈍化層160。在第五方法中，可以通過使用高密度等離子體CVD(HDP-CVD)方法沉積例如厚度在0. 5與2 μ m之間的氧化硅層來形成鈍化層160。可以使用CVD方法在氧化硅層上沉積所需厚度例如0. 2和1. 2微米的氮化硅層。在第六方法中，可以通過沉積所需厚度例如0. 2與3 μ m之間的未摻雜硅化物玻璃 (USG)層來形成鈍化層160。接著，可以在前述USG層上沉積所需厚度例如0. 5與3μπι之間的例如四乙基正硅酸鹽(“TEOS”)、磷硅酸鹽玻璃(“PSG”)或硼磷硅酸鹽玻璃(“BPSG”)的絕緣層。隨后可以例如通過使用CVD方法在前述絕緣層上沉積所需厚度例如0. 2與1. 2 μ m 之間的氮化硅層。在第七方法中，可以通過使用CVD方法可選地沉積厚度在0. 05與0. 3 μ m之間的第一氮氧化硅層，接著使用CVD方法在前述第一氮氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氧化硅層，接著使用CVD方法在前述氧化硅層上可選地沉積厚度在0. 05與0. 3 μ m之間的第二氮氧化硅層，接著使用CVD方法在前述第二氮氧化硅層上或氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氮化硅層，接著使用CVD方法在前述氮化硅層上可選地沉積厚度在 0. 05與0. 3 μ m之間的第三氮氧化硅層，隨后使用CVD方法在前述第三氮氧化硅層上或氮化硅層上沉積厚度在0. 2與1. 2 μ m之間的氧化硅層來形成鈍化層160。在第八方法中，可以通過使用CVD方法沉積厚度在0. 2與1. 2 μ m之間的第一氧化硅層，接著使用旋涂方法在前述第一氧化硅層上沉積厚度在0. 5與1 μ m之間的第二氧化硅層，接著使用CVD方法在前述第二氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的第三氧化硅層，接著使用CVD方法在前述第三氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氮化硅層， 隨后使用CVD方法在前述氮化硅層上沉積厚度在0. 2與1. 2 μ m之間的第四氧化硅層來形成鈍化層160。在第九方法中，可以通過使用HDP-CVD方法沉積厚度在0. 5與2 μ m之間的第一氧化硅層，接著使用CVD方法在前述第一氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的氮化硅層，隨后使用HDP-CVD方法在前述氮化硅上沉積厚度在0. 5與2 μ m之間的第二氧化硅層來形成鈍化層160。在第十方法中，可以通過使用CVD方法沉積厚度在0. 2與1. 2 μ m之間的第一氮化硅層，接著使用CVD方法在前述第一氮化硅層上沉積厚度在0. 2與1. 2 μ m之間的氧化硅層，隨后使用CVD方法在前述氧化硅層上沉積厚度在0. 2與1. 2 μ m之間的第二氮化硅層來形成鈍化層160。繼續(xù)參照圖3，鈍化層160可以包括多個鈍化層開口 165，用于暴露下方的金屬層 140的一部分。鈍化層開口 165可以是任何所需的和實用的形狀，例如圓形、方形、矩形或具有多于五條邊的多邊形；不同的形狀可具有不同的開口尺寸和特性。例如，圓形開口具有由它的直徑限定的尺寸，方形開口具有由它的邊長限定的尺寸，而具有多于五條邊的多邊形具有由最常對角線限定的尺寸。金屬層140的由鈍化層160中的鈍化層開口 165暴露的那一部分限定了焊盤166、 167。在焊盤166、167上可選的設(shè)有金屬帽(圖中未示出)，用于保護(hù)焊盤166、167免受氧化損壞。該金屬帽可以是鋁-銅合金、金層、鈦鎢合金層、鉭層、氮化鉭層或鎳層。例如，當(dāng)焊盤166、167為銅焊盤時，需要金屬帽(例如鋁-銅合金)來保護(hù)由鈍化層開口 165暴露的銅焊盤免受可導(dǎo)致銅焊盤損壞的氧化。另外，當(dāng)金屬帽為鋁-銅合金時，阻擋層形成于銅焊盤與鋁-銅合金之間。該阻擋層包括鈦、鈦鎢合金、氮化鈦、鉭、氮化鉭、鉻或鎳。以下方法是在無金屬帽時，熟悉該技術(shù)的人士應(yīng)當(dāng)能夠推想出附加金屬帽時的類似方法。繼續(xù)參照圖3，突塊底部金屬層(“UBM”)結(jié)構(gòu)250設(shè)置于鈍化層開口 165上方。 突塊底部金屬層結(jié)構(gòu)250的厚度可以按照需要選擇，在示例性實施例中其厚度在約1微米與15微米之間。該突塊底部金屬層結(jié)構(gòu)250可以通過焊料層300連接到外部器件310和 320。焊料層300可以包括金-錫合金、錫-銀合金、錫-銀-銅合金或其它無鉛合金。以錫-銀合金為例，可以根據(jù)需要調(diào)節(jié)錫與銀比，而最常見的錫/銀比為96. 0 97/3. 0 4。 對于示例性實施例，焊料層300的厚度可以在30微米與350微米之間，盡管其它厚度當(dāng)然也是可以實現(xiàn)的。突塊底部金屬層結(jié)構(gòu)250可以是TiW/Cu/Ni金屬層結(jié)構(gòu)、Ti/Cu/Ni金屬結(jié)構(gòu)、Ti/Cu金屬結(jié)構(gòu)或Ti/Cu/Ni/Au金屬結(jié)構(gòu)。參照圖3A-3E，描述了一種用于形成TiW/Cu/Ni/Au突塊底部金屬層結(jié)構(gòu)250的適當(dāng)方法。首先如圖3A所示，濺射工藝或蒸發(fā)工藝可以用來在焊盤166、167和鈍化層160上形成厚度在0. 05與0. 5微米之間的TiW粘合/阻擋金屬層168，隨后使用濺射工藝在該TiW 金屬層168上形成厚度在0. 05與1微米之間的銅種子層170(圖3B)。接著可以在種子層 170上形成圖案化的光致抗蝕劑層172 (圖3C)。該圖案化的光致抗蝕劑層172可以具有顯露種子層170的多個開口 17加。接著使用電鍍或無電鍍工藝來沉積/形成一個或多個金屬層(圖3D)。例如可以形成以下層可以分別在圖案化的光致抗蝕劑層172的開口 17 中形成⑴所需厚度例如在3與30微米之間的銅金屬層174; (ii)所需厚度例如在0.5與 5微米之間的鎳層176 ；以及(iii)所需厚度例如在0. 05與1. 5微米之間、優(yōu)選在0. 05與 0. 2微米之間的金層178。最后去除光致抗蝕劑層172以及種子層170和TiW金屬層168 的不在金層178下方的部分(圖3E)，從而完成TiW/Cu/Ni/Au突塊底部金屬層結(jié)構(gòu)250。 這里，可以通過使用含氏504或冊40!1的濕蝕刻溶液來完成Cu種子層170的去除工藝，并且可以通過使用含20 40% H2O2的濕蝕刻溶液來完成TiW粘合/阻擋金屬層168的去除工藝。優(yōu)選的是，用于去除TiW的蝕刻溶液的PH值高于6以防止在TiW的去除期間腐蝕Cu。 當(dāng)然可以在本公開內(nèi)容的范圍內(nèi)使用其它適當(dāng)去除工藝。形成種子層170的其它方式可以是蒸發(fā)方法、電鍍方法或無電鍍方法。優(yōu)選的是濺射方法。由于種子層170對于在其上構(gòu)造電路是重要的，所以用于種子層170的材料可以根據(jù)在以下工藝中用于電路的材料而變化。例如，如果通過電鍍在種子層170上形成由銅材料制成的金屬層174，則銅也是用于種子層170的最佳材料。類似地，如果金屬層174由金材料制成并且通過電鍍形成于種子層170上，則金是用于種子層170的最佳材料。類似地，如果金屬層174由鈀材料制成并且通過電鍍形成于種子層170上，則鈀也是用于種子層170的最佳材料。如果金屬層174由鉬材料制成并且通過電鍍形成于種子層170上，則鉬也是用于種子層170的最佳材料。如果金屬層174由銠材料制成并且通過電鍍形成于種子層170上，則銠也是用于種子層170 的最佳材料。類似地，如果金屬層174由釕材料制成并且通過電鍍形成于種子層170上，則釕也是用于種子層170的最佳材料。如果金屬層174由錸材料制成并且通過電鍍形成于種子層170上，則錸也是用于種子層170的最佳材料。如果金屬層174由銀材料制成并且通過電鍍形成于種子層170上，則銀也是用于種子層170的最佳材料。突塊底部金屬層結(jié)構(gòu)250的結(jié)構(gòu)可以根據(jù)用于形成焊料層300(圖3)的方法而變化。例如，如果焊料層300通過電鍍方法形成于突塊底部金屬層結(jié)構(gòu)250上，突塊底部金屬層結(jié)構(gòu)250優(yōu)選為TiW/Cu/Ni合金結(jié)構(gòu)或Ti/Cu/Ni合金結(jié)構(gòu)。焊料結(jié)構(gòu)300可以電鍍到鎳層，TiW或Ti金屬層上，通過濺射方法形成于焊盤166、167和鈍化層160上，并且可以通過電鍍來沉積Cu/Ni。在TiW或Ti金屬層與銅層之間可設(shè)有通過濺射沉積的銅種子層。在另一例子中，如果由外部器件310和320或通過焊料印刷來提供種子層300，則突塊底部金屬層結(jié)構(gòu)250可優(yōu)選為TiW/Cu/Ni/Au或Ti/Cu/Ni/Au結(jié)構(gòu)。通過焊料層300，鈍化層開口 165上的突塊底部金屬層結(jié)構(gòu)250可以電連接到外部器件310和320(圖中標(biāo)為310)。外部器件310和320也可以電連接到鈍化層160下方的金屬層140，因此外部器件310和320也電連接到器件110、112和114。外部器件310和320可以是無源器件，例如電感器、電容器、電阻器或集成無源器件。在本公開內(nèi)容的示例性實施例中，外部器件310和320分別包括電容器和電感器。例如，外部器件310可以是電容器而外部器件320可以是電感器，或外部器件310可以是集成無源器件而外部器件320可以是電感器。可以從工業(yè)標(biāo)準(zhǔn)尺寸1210、尺寸0603、尺寸0402 或尺寸0201中選擇外部器件310和320的尺寸，其中尺寸0201表示0. 02英寸X0. 01英寸，尺寸1210、尺寸0603和尺寸0402可按相同標(biāo)準(zhǔn)推斷。一般而言，對于示例性實施例，外部器件310和320可以具有在0. 2mm與5mm之間的長度和在0. Imm與4mm之間的寬度。外部器件310和320可以通過焊料層300的連接直接構(gòu)造于突塊底部金屬層結(jié)構(gòu)250上。也可以在對電路進(jìn)行小片切割過程之前或之后將外部器件310和320裝配到襯底100上。最后，在實施例1所示的對電路進(jìn)行小片切割之后，半導(dǎo)體芯片例如可通過由接線鍵合制成的銅接線或金接線，或者通過倒裝芯片(flip chip)技術(shù)制成的焊料電連接到外部電路或電源。例如，銅接線或金接線可通過接線鍵合技術(shù)連接到焊盤167，其中焊盤 167為銅焊盤、鋁焊盤、鋁帽或鎳帽。實施例2參照圖4，根據(jù)本公開內(nèi)容第二實施例(“實施例2”)的芯片結(jié)構(gòu)類似于上述第一實施例(“實施例1”)的芯片結(jié)構(gòu)，因此將不重復(fù)對一些制造工藝和性質(zhì)的說明。實施例2 與實施例1之間的不同在于構(gòu)造在焊盤166b上或上方的突塊底部金屬層結(jié)構(gòu)260和鍵合金屬層400c。鍵合金屬層400c可以用來通過由接線鍵合(圖中未示出)形成的銅接線或金接線電連接到外部電路。可以通過包括以下方法的適當(dāng)方法制造實施例2的結(jié)構(gòu)實施例2的制造方法1 參照圖4A，集成電路20代表鈍化層160下方的所有結(jié)構(gòu)。在集成電路20中還包括襯底100、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點 120和通路130(圖4中示出)。在電路20中，多個鈍化層開口 165顯露了多個焊盤166a和 166b。參照圖4B，粘合/阻擋層22通過使用例如濺射形成于鈍化層160以及焊盤166a 和166b上。粘合/阻擋層22的厚度可按照需要選擇。在示例性實施例中，該厚度可以在約0. 1微米與約1微米之間，而最佳厚度在0. 3微米與0. 8微米之間。粘合/阻擋層可以選自以下材料或由以下材料組成Ti、TiW、TiN、Ta、TaN、Cr和Mo。Ti和TiW是用于粘合/ 阻擋層的兩種優(yōu)選材料。參照圖4C，隨后在粘合/阻擋層22上形成所需厚度，例如在約0. 05微米與1微米之間(而最佳厚度在0. 1微米與0. 7微米之間)的種子層M。類似于上述種子層170，用于種子層M的材料可以根據(jù)后來形成的金屬層的材料而變化。種子層的材料可以例如是 Cu、Au或Ag。Au在該實施例中為優(yōu)選種子層材料。參照圖4D，光致抗蝕劑沈形成于種子層M上，并且通過旋涂、曝光和顯影來圖案化光阻層沈，從而在光致抗蝕劑層沈中形成多個光致抗蝕劑層開口 ，這些光致抗蝕劑層開口顯露種子層M的位于焊盤166b上方的部分。參照圖4E，通過電鍍、無電鍍、濺射或CVD方法在位于光致抗蝕劑層開口中的種子層M上形成鍵合金屬層400c。鍵合金屬層400c由例如鋁、金、銅、銀、鈀、銠、釕、錸或鎳這樣的材料構(gòu)成并且可以具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)。鍵合金屬層400c的厚度在1微米與100微米之間，而最佳厚度在1. 5微米與15微米之間。鍵合金屬層400c可以由包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt的多金屬層結(jié)構(gòu)的組合組成。在該實施例中，鍵合金屬層400c優(yōu)選為由金制成的單層。參照圖4F，可以針對圖案化的光致抗蝕劑沈以及種子層M的不在金屬層400c下面的那些部分進(jìn)行去除工藝。作為例子，如果種子層M由金制成，則可以通過使用含I2和 KI的溶液來去除種子層24。參照圖4G，可以在粘合/阻擋層22和金屬層400c上形成適當(dāng)厚度例如0. 05微米與1微米之間(最佳厚度在0. 1微米與0. 7微米之間)的種子層觀。在該實施例中，種子層觀的材料優(yōu)選為銅(Cu)。類似于上述種子層170，用于種子層觀的材料將根據(jù)后來形成的金屬層的材料而變化。參照圖4H，光致抗蝕劑層30可以形成于種子層觀上，并且通過旋涂、曝光和顯影來圖案化光致抗蝕劑層30，從而在光致抗蝕劑層30中形成多個光致抗蝕劑層開口 30a，這些光致抗蝕劑層開口顯露種子層觀的位于焊盤166a上方的部分。參照圖41，通過電鍍方法在位于光致抗蝕劑層開口 30a中的種子層觀上形成金屬層32。金屬層32可以由銅制成并且可具有所需的例如在約1微米與約100微米之間的厚度，優(yōu)選厚度在約1. 5微米與約15微米之間。參照圖4J，通過電鍍方法在位于光致抗蝕劑層開口 30a中的金屬層32上形成金屬層34。金屬層34可以由鎳制成并且可具有所需的例如在約0. 1微米與約20微米之間的厚度，優(yōu)選厚度在1微米與5微米之間。 參照圖4K，可以通過電鍍方法在位于光致抗蝕劑層開口 30a中的金屬層34上形成金屬層300。金屬層300可以由例如錫、Sn/Ag合金、Sn/In合金、Sn/Ag/Cu合金以及任何其它無鉛焊接材料構(gòu)成，并且具有所需的例如在約5微米與約300微米之間的厚度，優(yōu)選厚度在20微米與150微米之間。
圖4L描繪了圖案化的光致抗蝕劑層30以及種子層觀和粘合/阻擋層22的不在金屬層300下面的部分進(jìn)行的去除工藝。為了去除由銅制成的種子層觀，NH3+或SO42+可以用來蝕刻銅。并且為了去除粘合/阻擋層22，可以使用干蝕刻或濕蝕刻。干蝕刻包括使用反應(yīng)離子蝕刻或氬濺射蝕刻。另一方面，當(dāng)使用濕蝕刻時，如果粘合/阻擋層22由Ti/W合金制成，則過氧化氫可以用來去除該層，而如果粘合/阻擋層22由Ti制成，則含HF的溶液可以用來去除該層。與此同時，在金屬層300下方的多個金屬層例如金屬層34、金屬層32、 種子層觀和粘合/阻擋層22是圖4中所示的突塊底部金屬層結(jié)構(gòu)250，而在金屬層400c 下方的種子層觀和粘合/阻擋層M是圖4中而所示的突塊底部金屬層結(jié)構(gòu)沈0。在這一實施例的制造中，突塊底部金屬層結(jié)構(gòu)250可以是TiW/Cu/Ni結(jié)構(gòu)，而突塊底部金屬層結(jié)構(gòu) 260可以是TiW/Au種子層。參照圖4M，焊料層300通過在含少于20ppm的氧的環(huán)境中的回流工藝校準(zhǔn)成半球形狀。參照圖4N，外部器件310和外部器件320單獨(dú)裝配于焊料層300上。在該實施例中，外部器件310和320可以是無源器件，這些無源器件可以包括電感器、電容器、電阻器和 /或集成無源器件。在本公開內(nèi)容的示例性實施例中，外部器件310和320為兩個不同的無源器件。例如，外部器件310可以是電容器而外部器件320可以是電感器，或者外部器件 310可以是集成無源器件而外部器件320可以是電感器。外部器件310和320各自可以具有多個觸點(圖中未示出)。在這些多個觸點的表面上設(shè)有適合裝配于金屬層300上的金屬。例如，觸點的表面可以具有例如含錫層的焊接材料層或者例如金層的焊料潤濕層?？梢詮墓I(yè)標(biāo)準(zhǔn)尺寸1210、尺寸0603、尺寸0402或尺寸0201中選擇外部器件310 和320的尺寸。例如，尺寸0201可以代表0. 02英寸X0. 01英寸，并且可以用相同標(biāo)準(zhǔn)推斷尺寸1210、尺寸0603和尺寸0402。一般而言，對于示例性實施例，外部器件310和320 可以具有在0. 2mm與5mm之間的長度、在0. Imm與4mm之間的寬度以及在0. Olmm與2mm之間的高度。以下步驟可以包括切割過程，其中首先將襯底100鋸切成多個芯片。接著可以通過接線鍵合而在焊盤166b上的金屬層400c上形成接線37，并且接線37被用于連接到外部電路或電源。接線37可以由銅或金制成。例如，銅或金接線可以通過接線鍵合技術(shù)連接到鍵合金屬層400c，其中鍵合金屬層400c為銅焊盤、鋁焊盤、鋁帽或鎳帽。也可以在對襯底100進(jìn)行切割之后裝配外部器件310和320。實施例2的制造方法2 制造方法2與制造方法1的不同點在于，由外部器件310和320或通過在器件310 和320的裝配工藝期間的外部添加來提供焊料層300。換而言之，在用外部器件310和320 裝配之前，所形成的結(jié)構(gòu)在突塊底部金屬層結(jié)構(gòu)250上無焊料層300。下文是對制造工藝的具體描述。從圖4B繼續(xù)并且也參照圖40，在粘合/阻擋層22上形成所需厚度例如在約0. 05 微米與約1微米之間(優(yōu)選最佳厚度在0. 1微米與0. 7微米之間)的種子層38。在該實施例中，種子層38由Cu制成。類似于上述種子層170，用于種子層38的材料將根據(jù)后來形成的金屬層的材料而變化。參照圖4P，光致抗蝕劑層40形成于種子層38上，并且通過旋涂、曝光和顯影來圖案化光致抗蝕劑層40，從而在光致抗蝕劑層40中形成多個光致抗蝕劑層開口 40a，這些光致抗蝕劑層開口獨(dú)立地顯露種子層M的在焊盤166b和焊盤166a上方的部分。參照圖4Q，通過電鍍方法在處于光致抗蝕劑層開口 40a中的種子層38上形成金屬層42。金屬層42由例如金、銅、銀、鈀、銠、釕、錸或鎳這樣的材料構(gòu)成，并且可具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)。金屬層42的厚度可以在約1微米與約100微米之間，而最佳優(yōu)選厚度在1. 5微米與15微米之間。在該實施例中，金屬層42可以由銅制成。參照圖4R，通過電鍍方法在處于光致抗蝕劑層開口 40a中的金屬層42上形成金屬層44。金屬層44可以由鎳制成并且可以具有例如在約0. 5微米與約100微米之間的所需厚度，而最佳優(yōu)選厚度在1微米與5微米之間。參照圖4S，通過電鍍、無電鍍?yōu)R射、或CVD方法在處于光致抗蝕劑層開口 40a中的金屬層44上形成金屬層46。金屬層46可以由例如鋁、金、銀、鈀、銠、釕或錸這樣的材料構(gòu)成并且具有例如在約0. 03微米與約2微米之間的所需厚度，而最佳優(yōu)選厚度在0. 05微米與0. 5微米之間。在該實施例中，金屬層46的材料可以是金(Au)。參照圖4T，去除工藝可以用來去除圖案化的光致抗蝕劑層40以及種子層44和粘合/阻擋層22的不在金屬層46下方的部分。為了去除由銅制成的種子層24，含NH3+或 SO42+的溶液可以用來蝕刻銅。為了去除粘合/阻擋層22，可以使用干蝕刻或濕蝕刻。干蝕刻包括使用反應(yīng)離子蝕刻或氬濺射蝕刻。另一方面，當(dāng)使用濕蝕刻時，如果粘合/阻擋層22 由Ti/W合金制成，則過氧化氫可以用來去除該層，而如果粘合/阻擋層22由Ti制成，則含 HF的溶液可以用來去除該層。參照圖4U，外部器件310和外部器件320可以獨(dú)立地連接到金屬層46上/連接至金屬層46。外部器件310和320可以包含焊料層300?；蚝噶蠈?00可以通過網(wǎng)印方法形成于金屬層46上。通過該焊料層300將外部器件310和320裝配到金屬層46。在該實施例中，外部器件310和320可以是無源器件，例如電感器、電容器、電阻器和/或集成無源器件。在本公開內(nèi)容的示例性實施例中，外部器件310和320為兩個不同無源器件。例如，外部器件310可以是電容器而外部器件320可以是電感器，或者外部器件 310可以是集成無源器件而外部器件320可以是電感器。外部器件310和320各自具有多個觸點(圖中未示出)。在多個觸點的表面上設(shè)有適合裝配于金屬層300上的金屬。例如， 觸點的表面可以具有焊接材料層或例如金層的焊料潤濕層?？梢詮墓I(yè)標(biāo)準(zhǔn)尺寸1210、尺寸0603、尺寸0402或尺寸0201中選擇外部器件310 和320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可用相同的標(biāo)準(zhǔn)來推斷尺寸 1210、尺寸0603和尺寸0402。一般而言，對于示例性實施例，外部器件310和320可以具有在0. 2mm與5mm之間的長度、在0. Imm與4mm之間的寬度和在0. Olmm與2mm之間的高度。接下來是將襯底100鋸切成多個芯片的切割過程。隨后，通過接線鍵合將接線47 傳導(dǎo)到焊盤166b上的金屬層46，并且接線47可被用于連接到外部電路或電源。接線47可以由銅或金制成。例如，銅或金接線可以通過接線鍵合技術(shù)連接到鍵合金屬層400c，其中鍵合金屬層400c為銅焊盤、鋁焊盤、鋁帽或鎳帽?？梢栽趯σr底100進(jìn)行切割之后裝配外部器件310和320。實施例2的制造方法3 圖4AA-4AM描繪了實施例2的第三制造方法。圖4AA是沿著圖4AB中的線2_2截取的橫截面圖。集成電路20代表鈍化層160下面的所有結(jié)構(gòu)。在集成電路20中還包括襯底100、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點120 和通路130(圖4中示出)，其中鈍化層160中的多個鈍化層開口 16 和開口 16 顯露多個焊盤166a、166b和166ab。優(yōu)選地，多個金屬焊盤166a和166b被設(shè)計成矩形形式。參照圖4AC，粘合/阻擋層22可以通過使用濺射方法形成于鈍化層160，焊盤166a 和166b上?？梢园凑招枰x擇粘合/阻擋層22的厚度、例如在0. 1微米與1微米之間，最佳優(yōu)選厚度在0. 3微米與0. 8微米之間。粘合/阻擋層可以選自于以下材料或由以下材料組成Ti、TiW、TiN、Ta、TaN, Cr和Mo。Ti和/或TiW是用于粘合/阻擋層的優(yōu)選材料。參照圖4AD，隨后可以在粘合/阻擋層22上形成所需厚度例如在約0. 05微米與約 1微米之間(最佳優(yōu)選厚度在0. 1微米與0. 7微米之間)的種子層138。類似于上述種子層170，用于種子層38的材料可以根據(jù)后來形成的金屬層的材料而變化，種子層38的材料可以是Cu、Au或Ag。Cu在該實施例中為優(yōu)選種子層材料。參照圖4AE，光致抗蝕劑層40可以形成于種子層38上，并且通過旋涂、曝光和顯影來圖案化光致抗蝕劑層40，從而在光致抗蝕劑層40中形成多個光致抗蝕劑層開口 40a，這些光致抗蝕劑層開口獨(dú)立地顯露種子層38的在焊盤166a和焊盤166b上方的部分。參照圖4AF，通過電鍍方法在處于光致抗蝕劑層開口 40a中的種子層38上形成金屬層42。金屬層42可以由例如金、銅、銀、鈀、銠、釕或錸這樣的材料構(gòu)成。金屬層42可具有適當(dāng)厚度，例如在約1微米與約100微米之間，最佳優(yōu)選厚度在1. 5微米與15微米之間。 在該實施例中，金屬層42優(yōu)選為單層的銅。參照圖4AG，可以通過電鍍方法在處于光致抗蝕劑層開口 40a中的金屬層42上形成金屬層44。金屬層44可以由鎳制成?？梢园凑招枰x擇金屬層44的厚度，例如在約0. 1 微米與約10微米之間，最佳優(yōu)選厚度在0. 5微米與5微米之間。參照圖4AH，可以通過電鍍、無電鍍、濺射或CVD方法在處于光致抗蝕劑層開口 40a 中的金屬層44上形成金屬層46。金屬層46可以由例如金、銅、銀、鈀、銠、釕或錸這樣的材料制成?？梢园凑招枰x擇金屬層46的厚度，例如在約0. 03微米與約5微米之間，最佳優(yōu)選厚度在0. 05微米與1. 5微米之間。在該實施例中，金屬層46優(yōu)選為單層的金。參照圖4AI，可以通過去除工藝來去除圖案化的光致抗蝕劑層40以及種子層38和粘合/阻擋層22的不在金屬層46下面的部分。為了去除由銅制成的種子層38，含NH3+或 SO42+的溶液可以用來蝕刻銅。為了去除粘合/阻擋層22，可以使用干蝕刻或濕蝕刻。干蝕刻包括使用反應(yīng)離子蝕刻或氬濺射蝕刻。另一方面，當(dāng)使用濕蝕刻時，如果粘合/阻擋層22 由Ti/W合金制成，則過氧化氫可以用來去除該層，而如果粘合/阻擋層22由Ti制成，則含 HF的溶液可以用來去除該層。參照圖4AJ，外部器件310可以連接到焊盤166a上方的金屬層46上/連接至金屬層46。外部器件310可以具有焊料層300。取而代之，焊料層300可以通過網(wǎng)印形成于金屬層46上。通過該焊料層300，外部器件310可以裝配于金屬層46上。參照圖4AK-4AM，圖4AL是沿著圖4AK中的線2_2’截取的橫截面圖，而圖4AM是沿著圖4AK中的線2-2截取的橫截面圖。外部器件320可以連接到焊盤166ab上方的金屬層 46。外部器件320同樣位于外部器件310上方。外部器件320可以具有焊料層301。取而代之，焊料層310可以通過網(wǎng)印形成于金屬層46上。通過該焊料層301，外部器件320可以裝配于金屬層46上。參照圖4AM，可以進(jìn)行切割工藝以分成各芯片，其中將襯底100鋸切成多個芯片。 接著可以通過接線鍵合在焊盤166b上方的金屬層46上形成接線47，并且接線47可以用來連接到外界電路或電源。接線47可以由銅或金制成。例如，銅或金接線可以通過接線鍵合技術(shù)連接到鍵合金屬層400c (圖4)，其中鍵合金屬層400c為銅焊盤、鋁焊盤、鋁帽或鎳帽。 可以在對襯底100進(jìn)行切割之后裝配外部器件310和320。實施例3參照圖5，示出了與實施例2類似的第三實施例(“實施例3”)，不同點在于連接金屬層400的材料和厚度。在實施例3中，在焊盤166a和166b上構(gòu)造焊料層400。下文是對形成實施例3的結(jié)構(gòu)的描述。實施例3的制造方法實施例3可以從實施例2的制造方法2的圖4R繼續(xù)。參照圖5A，焊料層400通過電鍍方法形成于光致抗蝕劑層開口 40a中的金屬層44上?？梢园凑招枰x擇焊料層400 的厚度，例如在約30微米與約350微米之間。用于焊料層400的優(yōu)選材料包括錫/銀、錫 /銅/銀以及錫/鉛合金。參照圖5B，可以使用去除工藝以去除圖案化的光致抗蝕劑層40以及種子層38和粘合/阻擋層22的不在焊料層400下面的部分。為了去除由銅制成的種子層38，含NH3+或 SO42+的溶液可以用來蝕刻銅。參照圖5C，可以使用與先前針對圖4M描述的回流工藝類似的回流工藝，這樣，焊料層400將達(dá)到熔點并且如圖所示聚集成半球形狀。參照圖5D，外部器件310和外部器件320單獨(dú)裝配到焊盤166a上方的焊料層400。 在該實施例中，外部器件310和320為無源器件，這些無源器件包括電感器、電容器和集成無源器件。在本公開內(nèi)容中，外部器件310和320為兩個不同無源器件。例如，外部器件 310可以是電容器而外部器件320可以是電感器，或者外部器件310可以是集成無源器件而外部器件320可以是電感器。可從工業(yè)標(biāo)準(zhǔn)尺寸1210、尺寸0603、尺寸0402或尺寸0201選擇外部器件310和 320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可按照相同標(biāo)準(zhǔn)推斷尺寸1210、尺寸0603和尺寸0402。一般而言，外部器件310和320具有在0. 2mm與5mm之間的長度、在 0. Imm與4mm之間的寬度和在0. Olmm與2mm之間的高度。實施例4參照圖6，在該實施例揭示的半導(dǎo)體芯片結(jié)構(gòu)中，在鈍化層160上可選地形成第一聚合物層200。該第一聚合物層200可以具有所需厚度，例如在約3微米與約25微米之間的厚度。該聚合物層可以由一種或多種適當(dāng)材料(例如聚酰亞胺(PI)、苯并環(huán)丁烯(BCB)、 聚對二甲苯。環(huán)氧樹脂、人造橡膠和/或有孔電介質(zhì)材料)制成。下文是對形成實施例4 的結(jié)構(gòu)的描述。實施例4的制造方法參照圖6A，集成電路20用來代表鈍化層160下方的各種結(jié)構(gòu)。集成電路20包括襯底100、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點120 和金屬通路130(圖6中示出)，其中鈍化層160具有顯露多個焊盤166的多個開口 165。
參照圖6B，可以在鈍化層160上形成所需厚度例如在約3微米與約25微米之間的光敏聚合物層200。通過旋涂、曝光和顯影以及A等離子體灰化或蝕刻來圖案化聚合物層 200，從而在聚合物層200中形成多個開口 200a。這些開口 200a顯露焊盤166。隨后，將聚合物層200加熱至例在約150與約390攝氏度之間的溫度以固化聚合物層200，從而聚合物層200將硬化。可以從以下材料選擇用于聚合物層200的示例性材料聚酰亞胺(PI)、 苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、聚對二甲苯、環(huán)氧基材料(例如環(huán)氧樹脂或由瑞士 Renens的Sotec Microsystems提供的photo印oxy SU-8)或人造橡膠(例如硅樹脂)或 Asahi glass公司提供的AL-2000。取而代之，聚合物層200可以是固化溫度在約130與約 200攝氏度之間或優(yōu)選在150與190攝氏度之間的含氟聚合物。在示例性實施例中，可以通過在鈍化層160和接觸焊盤166上旋涂所需厚度例如在約6與約50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層200。隨后可以烘焙、隨后曝光所旋涂的聚酰亞胺層。在示例性實施例中可以通過使用具有來自汞蒸汽燈的以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器來進(jìn)行對烘焙的聚酰亞胺層的曝光波長范圍從434至438nm的G線、波長范圍從403至407nm的H線以及波長范圍從363至367nm的 I線。隨后可以用所需波長的例如G線和H線、G線和I線、H線和I線，或者G線、H線和 I線來照射烘焙后的聚酰亞胺層?？梢燥@影所曝光的聚酰亞胺層以形成用于暴露接觸焊盤 166的多個開口。隨后可以在氮氛圍或者無氧氛圍中，例如在130與400°C之間的溫度內(nèi)將顯影的聚酰亞胺層加熱或固化20與150分鐘之間。在示例性實施例中，固化的聚酰亞胺層可以具有在3與約25微米之間的厚度。隨后可以例如用&等離子體或者含200PPM以下的氟以及含氧的等離子體從接觸焊盤166去除殘留的聚合材料或其它污染物。因而聚合物層 200可以形成于鈍化層160上，并且形成于聚合物層200中的開口 200a暴露接觸焊盤166。例如可以在氮氛圍中或在無氧氛圍中在180與250°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)時間20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在290與400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)時間20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)時間 20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在130與220°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。在其它實施例中，可以通過在鈍化層160和接觸焊盤166上旋涂厚度在約3與約 25微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?00。隨后可以烘焙和曝光所旋涂的聚苯并惡唑?qū)?。曝光所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX 步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H 線和波長范圍從363至367nm的I線。對烘焙的聚苯并惡唑?qū)拥暮罄m(xù)照射可以包括G線和 H線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞督佑|焊盤166的多個開口。隨后可以在氮氛圍中或在無氧氛圍中例如在約150與約250°C之間并且優(yōu)選在180與250°C之間，或者在200與400°C之間并且優(yōu)選在 250與350°C之間的溫度范圍下將顯影的聚苯并惡唑?qū)蛹訜峄蚬袒掷m(xù)約5與約180分鐘的時間，優(yōu)選30與120分鐘之間。固化的聚苯并惡唑?qū)觾?yōu)選地具有在約3與約25 μ m之間的厚度。可以例如用A等離子體或者含200PPM以下的氟以及含氧的等離子體從接觸焊盤 166去除殘留聚合材料或其它污染物。因而可以在鈍化層160上形成聚合物層200，并且可以在聚合物層200中形成暴露接觸焊盤166的開口 200a。參照圖6C，可以通過濺射方法在聚合物層200和焊盤166上形成粘合/阻擋層48。 粘合/阻擋層48的厚度優(yōu)選在約0. 1微米與約1微米之間，最佳厚度在0. 2微米與0. 5微米之間。粘合/阻擋層48的材料可以是Ti、TiW、TiN, Ta、TaN或上述金屬的組合。參照圖6D，示出了可具有例如在約0. 05微米與約1微米之間，優(yōu)選0. 08微米與 0. 5微米之間的適當(dāng)厚度的種子層50。該種子層50形成于粘合/阻擋層48上。種子層50 的材料在該實施例中優(yōu)選為金(Au)，但是如上文對種子層170的描述中那樣，種子層50的材料可以根據(jù)后來形成的金屬層的材料而變化。參照圖6E，光致抗蝕劑層52形成于種子層50上，并且通過旋涂、曝光和顯影來形成圖案化的光致抗蝕劑層52，其中在光致抗蝕劑層52上形成有多個光致抗蝕劑層開口 52a，用于顯露焊盤166上的種子層50。參照圖6F，通過電鍍、無電鍍、濺射或CVD方法在光致抗蝕劑層開口 5 中的種子層50上形成金屬層220。金屬層220的材料包括鋁、金、銅、銀、鈀、銠、釕、錸或鎳，并且可具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)。金屬層220的厚度可以在約2微米與約25微米之間， 最佳優(yōu)選厚度在3微米與10微米之間。金屬層220在形成為多金屬層結(jié)構(gòu)時的結(jié)構(gòu)可以包括例如Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt這樣的組合。在該實施例中，金屬層220 優(yōu)選為單金層。參照圖6G，可以使用去除工藝以去除圖案化的光致抗蝕劑層52以及種子層50和粘合/阻擋層48的不在金屬層220下面的部分。如果種子層50由金制成，則可以通過使用I2加上KI溶液來去除種子層50。另一方面，如果粘合/阻擋層48的材料為TiW，則過氧化氫(H2O2)可以用來去除粘合/阻擋層48。種子層50和粘合/阻擋層48的在金屬層220 下方的部分對應(yīng)于圖6中的標(biāo)號210。參照圖6H，可以形成所需厚度例如在約3微米與約25微米之間的光敏聚合物層 230?？梢酝ㄟ^旋涂、曝光、顯影和O2等離子體灰化或蝕刻在聚合物層230中形成暴露金屬層220的多個開口 240a。接著可以加熱和固化聚合物層230。適當(dāng)固化工藝可以在約150 攝氏度與約380攝氏度之間進(jìn)行。聚合物層230的材料可以選自聚酰亞胺(PI)、苯并環(huán)丁烯 (BCB)、聚苯并惡唑(PBO)、聚對二甲苯、環(huán)氧基材料(例如環(huán)氧樹脂或瑞士 Renens的Sotec Microsystems提供的光環(huán)氧SU-8)或人造橡膠(例如硅樹脂)或Asahi glass公司提供的 AL-2000。取而代之，聚合物層230可以是固化溫度在約130與約200攝氏度之間，優(yōu)選在 150與190攝氏度之間的含氟聚合物?？梢酝ㄟ^在聚合物層200和金屬層220上旋涂厚度在6與50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層230。隨后可以烘焙和曝光所旋涂的聚酰亞胺層。曝光烘焙的聚酰亞胺層可以包括使用具有以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H線以及波長范圍從363至367nm 的I線。隨后可以照射烘焙的聚酰亞胺層。照射所烘焙的聚酰亞胺層可以包括對烘焙的聚酰亞胺層的G線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚酰亞胺層以形成暴露金屬層220的多個開口。隨后可以在氮氛圍中或在無氧氛圍中例如在約130與約400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層加熱或固化持續(xù)約 20與約150分鐘之間。在示例性實施例中，固化的聚酰亞胺層可以具有在約3與約25微米之間的厚度?？梢岳缬肁等離子體或者含200PPM以下的氟以及含氧的等離子體從暴露的金屬層220去除殘留聚合材料或其它污染物?？梢栽诰酆衔飳?00和金屬層220上形成聚合物層230，并且形成于聚合物層230 中的開口 MOa可以暴露金屬層220。例如，可以在氮氛圍中或在無氧氛圍中在180與250°C 之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之， 可以在氮氛圍中或在無氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在290與 400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在130 與220°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間?？梢酝ㄟ^在聚合物層200和金屬層220上旋涂厚度在3與25微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?30。隨后可以烘焙并且接著曝光所旋涂的聚苯并惡唑?qū)印?曝光所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H線以及波長范圍從363至367nm的I線。隨后可以照射所烘焙的層。照射所烘焙的聚苯并惡唑?qū)涌梢园?G線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞督饘賹?20的多個開口。隨后可以在氮氛圍中或在無氧氛圍中例如在約150與約250°C之間優(yōu)選在180與250°C之間，或者在約200與約400°C之間并且優(yōu)選在250與350°C之間的溫度范圍內(nèi)對顯影的聚苯并惡唑?qū)庸袒蚣訜岢掷m(xù)約5與約180分鐘之間，優(yōu)選持續(xù)30與120分鐘之間。在示例性實施例中，固化的聚苯并惡唑?qū)涌梢跃哂性?與25 μ m之間的厚度?？梢酝ㄟ^適當(dāng)?shù)墓に噺谋┞兜慕饘賹?20去除殘留聚合材料或其它污染物。例如用O2等離子體或含200PPM以下的氟以及含氧的等離子體。因而可以在鈍化層200和金屬層220上形成聚合物層230，并且在聚合物層230中形成暴露金屬層220 的開口 Ma。仍然參照圖6H，通過開口 MOa顯露的金屬層220可以形成多個焊盤220a和一個接線鍵合焊盤220b。焊盤220a可以用來連接到外部器件310和外部器件320，并且接線鍵合焊盤220b可以通過由接線鍵合方法形成的接線連接到外部電路或電源。在該實施例中， 外部器件310和320可以是無源器件，這些無源器件包括電感器、電容器和集成無源器件。 在本公開內(nèi)容中，外部器件310和320為兩個不同無源器件。例如，外部器件310可以是電容器而外部器件320可以是電感器，或者外部器件310可以是集成無源器件而外部器件320 可以是電感器?？梢詮墓I(yè)標(biāo)準(zhǔn)尺寸1210、尺寸0603、尺寸0402或尺寸0201選擇外部器件310和320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可按照相同標(biāo)準(zhǔn)推斷尺寸1210、尺寸0603和尺寸0402。一般而言，外部器件310和320可以具有在0. 2mm與5mm 之間的長度、在0. Imm與4mm之間的寬度和在0. Olmm與2mm之間的高度。參照圖61，外部器件310和外部器件320可以獨(dú)立地連接到焊盤220a。外部器件 310和外部器件320可以包括厚度在30微米與350微米之間的焊料層400，并且可以由例如Sn/Ag、Sn/Cu/Ag、Sn/Au合金或其它有關(guān)材料制成?？梢酝ㄟ^網(wǎng)印工藝提供焊料層400 而不是在外部器件中包括焊料層400。外部器件310和外部器件320可以通過焊料層400 并借助于使用表面裝配技術(shù)而連接到焊盤220a。下一步驟可以包括將襯底100鋸切成多個芯片的切割過程。隨后在接線鍵合焊盤 220b上通過接線鍵合來形成接線56，并且接線56用來將接線鍵合焊盤220b連接到外部電路或電源。接線56可以由銅或金制成。例如，銅或金接線可以通過接線鍵合技術(shù)連接到接線鍵合焊盤220b，其中接線鍵合焊盤220b為銅焊盤、鋁焊盤、鋁帽或鎳帽。此外，可在對襯底100進(jìn)行切割過程之后通過使用表面裝配技術(shù)來裝配外部器件310和320。實施例5參照圖7A，在上文提到的四個實施例中的電路結(jié)構(gòu)的焊盤金屬166可以由鋁制成。在本公開內(nèi)容的第五實施例(“實施例5”)中，焊盤金屬166可以由銅制成。當(dāng)焊盤金屬166由銅制成時，優(yōu)選地包括有蓋層170以便保護(hù)由鈍化層160的開口顯露的焊盤166， 從而使得焊盤166不會因氧化而受損并且可以承受以后的例如接線鍵合和倒裝芯片的工藝。金屬蓋層170可以是鋁-銅層、金層、鈦(Ti)層、鈦鎢合金層、鉭(Ta)層、氮化鉭(TaN) 層或鎳(Ni)層。當(dāng)金屬蓋層為鋁-銅層時，可以在銅焊盤166與金屬蓋層170之間形成阻擋層(圖中未示出)。在示例性實施例中，這一阻擋層可以是鈦、鈦鎢合金、氮化鈦、鉭、氮化鉭、鉻或鎳。圖7A中的突塊底部金屬層結(jié)構(gòu)的制造和裝配外部器件可以與針對實施例4描述的制造和裝配相同。實施例6參照圖7B，示出了本公開內(nèi)容的第六實施例(“實施例6”)。實施例6與第一至第五實施例之間的不同點在于外部器件集成為單個外部器件330。例如外部器件330可以是電容器和電感器的集成無源器件。除了外部器件330之外，制造工藝和材料都與第一至第五實施例相同。因此將不重復(fù)相同器件的制造工藝和材料。在上述六個實施例中描述的所有半導(dǎo)體芯片結(jié)構(gòu)都可以封裝于如圖8-11所示的球柵陣列(BGA)中。圖8-11揭示了僅有一個半導(dǎo)體器件的半導(dǎo)體芯片封裝結(jié)構(gòu)。圖8描繪了用于容納或封裝本公開內(nèi)容的例如圖3中所示實施例1、圖4中所示實施例2、圖6中所示實施例4和/或圖7A中所示實施例5的的芯片結(jié)構(gòu)的封裝結(jié)構(gòu)。圖8 的封裝結(jié)構(gòu)包括通過接線510電連接到BGA襯底500的集成電路20(100)。同樣在該附圖中，上文提到的芯片器件可以由模制化合物520密封。所示的BGA襯底500具有多個焊球 530并且通過這些焊球530電連接到外界電路。圖9描繪了封裝結(jié)構(gòu)的另一實施例，該封裝結(jié)構(gòu)用于保持或封裝根據(jù)圖5中所示實施例3的芯片封裝。集成電路20(100)通過焊料層400a電連接到BGA襯底500。隨后， 上文提到的器件由模制化合物520密封，并且BGA襯底500通過焊球530電連接到外界電路。模制化合物520可以是聚合物，例如環(huán)氧樹脂或聚酰亞胺化合物。在圖10和圖11中，圖8和圖9中所示的外部器件310被替換為(例如實施例6 中的)集成無源器件330。在圖10中，集成電路20(100)通過接線510電連接到BGA襯底 500，而在圖11中，它通過焊料層400a電連接到BGA襯底500。除了上文提到的BGA封裝結(jié)構(gòu)之外，本公開內(nèi)容可以適應(yīng)或符合常用封裝形式，例如薄型小尺寸封裝(“TS0P”)、小尺寸J引線(“SQJ”)、四面扁平封裝(“QFP”)、薄型四面扁平封裝(“TQFP”)或其它常用引線框封裝形式。如圖12A-12F和圖13A-13F中所示，集成電路20(100)可以構(gòu)造在引線框600上，該引線框可以由銅或銅合金制成，并且可以具有在約100微米與約2000微米之間的厚度。圖12A-12C描繪了適合于封裝根據(jù)圖3的實施例1、圖4的實施例2、圖5的實施例4以及圖6A的實施例5的芯片結(jié)構(gòu)的封裝結(jié)構(gòu)。如圖12A-12C所示，集成電路20(100) 通過接線610電連接到引線框600。上文提到的器件隨后通過模制化合物620密封，但是暴露引線框600的引線。這些引線隨后連接到外界電路。在圖12D-12F中，圖12A-12C中的外部器件310和320被替換為集成器件330(如實施例6那樣)。圖13A-13C示出了圖5的實施例3的另一封裝結(jié)構(gòu)。集成電路20 (100)通過焊料層400b電連接到引線框600，并且上文提到的器件隨后通過模制化合物620密封，但是暴露引線框600的引線。這些引線隨后連接到其它外界電路。模制化合物620是聚合物，例如環(huán)氧樹脂或聚酰亞胺化合物。在圖13D-13F中，圖14A-14C中的外部器件310和320被替換為集成電路330 (如實施例6那樣)至此，上文已經(jīng)描述了半導(dǎo)體的芯片結(jié)構(gòu)。下文是對與半導(dǎo)體芯片結(jié)構(gòu)對應(yīng)的應(yīng)用電路的描述和說明。前述應(yīng)用電路包括均集成于單個半導(dǎo)體芯片的集成電路、外部電路和金屬連接。在圖14中示出了簡化的等效電路。在圖14中示出了電壓反饋器件1112，包括開關(guān)控制器11 Ha和開關(guān)MOS 1114b、IlHe的開關(guān)電路。在圖14中還示出了電感器1320和電容器1310，其中電感器1320和電容器1310相連接，并且電壓反饋器件1112電連接在電感器1320與電容器1310之間。該電壓反饋器件1112可以反饋電感器1320與電容器1310 之間的電壓信號。在圖14揭示的電路中，電源輸入端1311使用半導(dǎo)體芯片的接觸焊盤上的接線鍵合引線或焊料層而向在半導(dǎo)體芯片的鈍化層下面的MOS 1114b輸入功率。反饋器件1112隨后取得在電感器1320與電容器1310之間穿過的電壓信號，并且將該電壓信號回傳至開關(guān)控制器1114a。開關(guān)控制器1114a隨后使用該信號來判斷半導(dǎo)體芯片上的兩個MOS 1114b 和IlHe的接通和關(guān)斷定時，以使得開關(guān)控制器1114a調(diào)節(jié)MOS 1114b和IlHe的占空比并且因此調(diào)節(jié)輸出端1313的電壓。在本公開內(nèi)容中，電感器1320、電容器1310、開關(guān)控制器 111 和電壓反饋器件1112構(gòu)成電壓調(diào)節(jié)器或轉(zhuǎn)換器。因此根據(jù)半導(dǎo)體芯片的不同工作電壓范圍，與半導(dǎo)體芯片集成的電壓調(diào)節(jié)器可以使用所述需機(jī)構(gòu)立即調(diào)節(jié)電壓，使用最短傳送路徑以向半導(dǎo)體芯片傳送電力，從而使得半導(dǎo)體芯片電源的電壓能快速地調(diào)節(jié)至特定電壓范圍。MOS 1114b可以被替換為DM0S、LDM0S或雙極晶體管。MOS IlHc也可以被替換為 DM0S、LDM0S或雙極晶體管。電壓反饋器件1112可以是動態(tài)電壓縮放的函數(shù)。開關(guān)控制器 1114a可以包括脈頻調(diào)制器或脈寬調(diào)制器以控制占空比，其中為了控制占空比，開關(guān)控制器 1114a的調(diào)制頻率在IK Hz與300M Hz之間，優(yōu)選在IM Hz與100M Hz之間。根據(jù)圖14中所示電路結(jié)構(gòu)和本公開內(nèi)容的半導(dǎo)體芯片結(jié)構(gòu)，由于本公開內(nèi)容中的無源器件都集成于具有有源器件的半導(dǎo)體襯底上方，因此多個電子器件可以容易相互連接。圖15示出了連接在一起的多個無源器件和半導(dǎo)體芯片的等效電路，其中所有開關(guān) MOS 1114f、1114h、1114j、1114g、1114i、1114k 以及電感器 1320a、1320b 和 1320c 連接至電容器1310、電壓反饋器件1112以及開關(guān)控制器1114a。因此當(dāng)輸入焊盤1110被輸入電力時，電壓反饋器件1112獲取電感器1320a、1320b、1320c與電容器1310之間的電壓信號并且向開關(guān)控制器11 Ha發(fā)送電壓反饋信號。開關(guān)控制器11 Ha隨后判斷將何時獨(dú)立地接通或關(guān)斷 MOS 1114f、1114g、1114h、1114i、1114 j、1114k。開關(guān)控制器 1114a 控制開關(guān) MOS 1114f、1114g、1114h、1114i、1114j、1114k的占空比和通-斷相位，以便微調(diào)輸出端1313的電壓電平。當(dāng)開關(guān)控制器 1114a 控制 MOS 1114f、1114g、1114h、1114i、1114j、1114k 時，將生成至少兩個不同的通-斷相位。如圖16所示，示出了圖15中的電路在每一開關(guān)MOS設(shè)有不同切換相位時的輸出結(jié)果，其中輸出電壓脈動可通過使切換MOS的通-斷相位不同而最小。因此本公開內(nèi)容的實施例提供了一種功率電壓更穩(wěn)定的半導(dǎo)體芯片。所有MOS 1114f、1114h、1114j、1114g、 1114i、1114k可以被替換為DMOS、LDMOS或雙極晶體管。實施例7圖17A-17L示出了具有電感器和電容器的片上調(diào)節(jié)器或轉(zhuǎn)換器的制造工藝，其中通過使用鈍化后壓花工藝(post-passivation embossing)來制造電感器，以及通過使用表面裝配技術(shù)來連接電容器。參照圖17A，集成電路20代表鈍化層160下面的所有結(jié)構(gòu)。在集成電路20中還包括襯底10、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點 120和金屬通路130(例如圖7A中所示)，其中鈍化層160中的多個鈍化層開口 16 顯露多個焊盤166a、166b和166c。參照圖17B，通過濺射在鈍化層160以及接觸焊盤166a、166b和166c上形成粘合 /阻擋層401。粘合/阻擋層401的厚度可以在約0. 1微米與約1微米之間，優(yōu)選最佳厚度在0. 3微米與0. 8微米之間。粘合/阻擋層401的材料優(yōu)選為TiW或Ti或Ti/TiW。參照圖17C，形成所需厚度例如在約0. 05微米與約1微米之間(優(yōu)選最佳厚度在 0. 08微米與0. 7微米之間)的種子層402。種子層402可以通過濺射形成于粘合/阻擋層 401上。在該實施例中，種子層402優(yōu)選由金制成。然而如上文所述，種子層402的材料可以根據(jù)后來形成的金屬層的材料而變化。參照圖17D，光致抗蝕劑層404形成于種子層402上，并且通過旋涂、曝光和顯影來圖案化光致抗蝕劑層404，從而在光致抗蝕劑層404中形成多個光致抗蝕劑層開口 40 ,這些光致抗蝕劑層開口單獨(dú)顯露種子層402的在焊盤166a、166b和166c上方的部分。參照圖17E，通過電鍍、無電鍍、濺射或CVD方法在處于光致抗蝕劑層開口 40 中的種子層402上形成鍵合金屬層406。鍵合金屬層406由例如鋁、金、銅、銀、鈀、銠、釕、錸或鎳這樣的材料制成，并且可以具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)?？砂凑招枰x擇鍵合金屬層406的厚度，例如在約1微米與約100微米之間，最佳優(yōu)選厚度在1. 5微米與15微米之間。多金屬層結(jié)構(gòu)的組合可以包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt。在該實施例中，鍵合金屬層406優(yōu)選為由金制成的單層。參照圖17F，可以使用去除工藝以去除圖案化的光致抗蝕劑層404以及種子層402和粘合/阻擋層401的不在金屬層406下面的部分?？梢酝ㄟ^使用含KI加上I2溶液的溶劑來去除種子層402的由金制成的部分，而如果粘合/阻擋層層401的材料為TiW，則可以通過使用含過氧化氫(H2O2)的溶劑來去除粘合/阻擋層401。參照圖17G，在去除圖案化的光致抗蝕劑層404以及種子層402和粘合/阻擋層 401的不在金屬層406下面的部分之后，鍵合金屬層406在鈍化層160上至少形成一個電感器器件408、多個接線鍵合焊盤410和多個連接焊盤412。接線鍵合焊盤410形成于焊盤166a上，而接觸焊盤412形成于焊盤166c上，并且電感器器件408形成于鈍化層160和焊盤166b上。圖17F是圖17G中水平線2-2的橫截面圖。多個電感器器件408也可以如圖17H中所示那樣形成于鈍化層160上或上方，但是在圖17F中僅示出了一個電感器器件 408。參照圖171和17J，可以通過包括旋涂工藝、層疊工藝、網(wǎng)印工藝或噴涂工藝在多個接線鍵合焊盤410上、多個接觸焊盤412上、鈍化層160上以及電感器408上形成聚合物層414，聚合物層414中的多個開口位于焊盤410和412上方并且暴露焊盤410和412。聚合物層414可以具有例如在約3與約25微米之間并且優(yōu)選在5與15微米之間的所需厚度， 并且聚合物層414的材料可以包括苯并環(huán)丁烯(BCB)、聚酰亞胺(PI)、聚苯并惡唑(PBO)或環(huán)氧樹脂。參照圖17J，可以通過旋涂、曝光和顯影、蝕刻以及O2等離子體灰化來形成聚合物層414，并且該聚合物層414被圖案化為具有顯露多個接線鍵合焊盤410、多個接觸焊盤412 的多個開口 414a，聚合物層144還覆蓋電感器器件408。隨后在150與380攝氏度之間的溫度范圍內(nèi)固化聚合物層414。聚合物層414的材料可以選自聚酰亞胺(PI)、苯并環(huán)丁烯 (BCB)、聚苯并惡唑(PBO)、聚對二甲苯、環(huán)氧基材料(例如環(huán)氧樹脂或瑞士 Renens的Sotec Microsystems提供的光環(huán)氧SU-8)或人造橡膠(例如硅樹脂)或Asahi glass公司提供的AL-2000。如果聚合物層414由聚酰亞胺制成，則它優(yōu)選為酯型聚酰亞胺。聚合物層414 優(yōu)選是光敏的，這樣可使用光刻來圖案化聚合物層414。聚合物層414可以具有例如在約5 微米與約50微米之間，最佳優(yōu)選厚度在10微米與20微米之間的所需厚度。取而代之，聚合物層414可以是固化溫度在約130與約200攝氏度之間或優(yōu)選在150與190攝氏度之間的含氟聚合物。在一些應(yīng)用中，可以通過在接線鍵合焊盤410上、在接觸焊盤412上、在鈍化層160 上以及在電感器408上旋涂厚度在6與50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層414。隨后可以烘焙、接著曝光所旋涂的聚酰亞胺層。曝光所烘焙的聚酰亞胺層可以包括使用具有以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm 的G線、波長范圍從403至407nm的H線和波長范圍從363至367nm的I線。隨后可以照射所烘焙的層。照射所烘焙的聚酰亞胺層可以包括G線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚酰亞胺層以形成暴露焊盤410和412的多個開口。隨后可以固化或加熱聚酰亞胺層。固化或加熱所顯影的聚酰亞胺層可以在氮氛圍中或在無氧氛圍中在約130與約400°C之間的溫度范圍內(nèi)持續(xù)約20與約150分鐘之間。 對于示例性實施例，固化的聚酰亞胺層具有在約3與約25微米之間的厚度?？梢岳缬肙2 等離子體或含200PPM以下的氟并且含氧的等離子體從焊盤410和412去除殘留聚合材料或其它污染物。
可以在鈍化層160和電感器408上形成聚合物層414，并且形成于聚合物層414中的開口 41 暴露焊盤410和412。例如可以在氮氛圍中或在含氧氛圍中在180與250°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在290與400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在130與220°C 之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。對于其它應(yīng)用，可以通過在接線鍵合焊盤410上、在接觸焊盤412上、在鈍化層160 上以及在電感器408上旋涂厚度在約3與約25微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?14。隨后可以烘焙和曝光所旋涂的聚苯并惡唑?qū)?。曝光所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434 至438nm的G線、波長范圍從403至407nm的H線和波長范圍從363至367nm的I線。隨后可以照射所烘焙的層。照射所烘焙的聚苯并惡唑?qū)涌梢园℅線和H線、G線和I線、H 線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞逗副P410和412的多個開口。隨后可以加熱或固化所顯影的聚苯并惡唑?qū)?。例如可以在氮氛圍中或在無氧氛圍中，在約150與約250°C優(yōu)選180與250°C之間，或者在200與400°C之間優(yōu)選在250與350°C之間的溫度范圍內(nèi)加熱或固化持續(xù)5與180分鐘之間并且優(yōu)選30與 120分鐘之間。在示例性實施例中，固化的聚苯并惡唑?qū)涌梢跃哂性?與25 μ m之間的厚度?？梢杂没入x子體或含200ΡΡΜ以下的氟并且含氧的等離子體從焊盤410和412去除殘留聚合材料或其它污染物。因而可以在鈍化層160和電感器408上形成聚合物層414，并且形成于聚合物層414中的開口 41 暴露焊盤410和412。參照圖17K和圖17L，切割過程可以用來將襯底100、鈍化層160和聚合物層414 切割成多個半導(dǎo)體芯片600。半導(dǎo)體芯片600上的多個接線鍵合焊盤401可以通過由接線鍵合工藝形成的接線416連接到外部電路或電源。接線416可以由銅或金制成。例如銅或金接線可以通過接線鍵合技術(shù)連接到接線鍵合焊盤410，其中接線鍵合焊盤410為銅焊盤、 鋁焊盤、鋁帽或鎳帽。接觸焊盤412隨后可以通過表面裝配技術(shù)(SMT)用焊料層420連接到電容器器件418，其中電容器器件418通過集成電路20中的金屬層140連接到電感器器件408。當(dāng)然可以在裝配電容器之后進(jìn)行切割過程。實施例8的制造方法和結(jié)構(gòu)1 圖18A-18M描繪了根據(jù)本公開內(nèi)容第八實施例(“實施例8”)的具有電感器和電容器的另一片上調(diào)節(jié)器或轉(zhuǎn)換器的制造工藝。可以通過使用鈍化后壓花工藝來制成電感器，并且可以通過使用表面裝配技術(shù)來連接電容器。參照圖18A，集成電路20代表鈍化層160下面的所有結(jié)構(gòu)。在集成電路20中還包括襯底100、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點 120和通路130(例如圖7A中所示)。鈍化層160中的多個鈍化層開口 16 顯露多個焊盤 166a、166b 和 166c。參照圖18B，在鈍化層160以及焊盤166a、166b和166c上可形成聚合物層421?？梢酝ㄟ^旋涂、曝光和顯影、蝕刻以及A等離子體灰化來形成聚合物層421，并且該聚合物層 421被圖案化為具有多個顯露多個焊盤166a、166b和166c的開口 421a。隨后可以在例如約150與約380攝氏度之間的溫度范圍內(nèi)固化聚合物層421。聚合物層414的材料可以選自聚酰亞胺(PI)、苯并環(huán)丁烯(“BCB”)、聚苯并惡唑(“ΡΒ0”)、聚對二甲苯、基于環(huán)氧的材料(例如環(huán)氧樹脂或瑞士 Renens的Sotec Microsystems提供的光環(huán)氧SU-8)或人造橡膠 (例如硅樹脂)或Asahi glass公司提供的AL-2000。如果聚合物層421由聚酰亞胺制成， 則它優(yōu)選為酯型聚酰亞胺。聚合物層421優(yōu)選是光敏的，這使得能使用光刻來圖案化聚合物層421。聚合物層421可以具有例如在約5微米與約50微米之間，最佳優(yōu)選厚度在10微米與25微米之間的所需厚度。取而代之，聚合物層421可以是固化溫度在約130與約200 攝氏度之間，優(yōu)選在150與190攝氏度之間的含氟聚合物。在一些應(yīng)用中，可以通過在鈍化層160和焊盤166a、166b和166c上旋涂厚度在6 與50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層421?？梢院姹?、隨后曝光所旋涂的聚酰亞胺層。曝光所烘焙的聚酰亞胺層可以包括使用具有以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H線和波長范圍從363至367nm的I線。隨后可以照射所烘焙的聚酰亞胺層。照射所烘焙的聚酰亞胺層可以包括使用G線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。 隨后可以顯影所曝光的聚酰亞胺層以形成暴露焊盤166a、166b和166c的多個開口。隨后可以進(jìn)行固化或加熱。固化或加熱所顯影的聚酰亞胺層可以包括在氮氛圍中或在無氧氛圍中使用約130與約400°C之間的溫度持續(xù)約20與約150分鐘之間。在示例性實施例中，固化的聚酰亞胺層具有在3與25微米之間的厚度?？梢岳缬?amp;等離子體或含200PPM以下的氟并且含氧的等離子體從焊盤166a、166b和166c去除殘留聚合材料或其它污染物。因而可以在鈍化層160上形成聚合物層421，并且形成于聚合物層421中的開口 421a暴露焊盤 166a、166b 和 166c。對于實施例8的固化工藝的例子，可以在氮氛圍中或在含氧氛圍中在180與250°C 之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在290與400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在130與220°C 之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。 對于其它應(yīng)用，可以通過在鈍化層160和焊盤166a、166b和166c上旋涂厚度在約 3與約25微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?21。隨后可以烘焙所旋涂的聚苯并惡唑?qū)?。接著可以曝光所烘焙的旋涂聚苯并惡唑?qū)印Ｆ毓馑姹旱木郾讲哼驅(qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至 438nm的G線、波長范圍從403至407nm的H線和波長范圍從363至367nm的I線。隨后可以照射所烘焙的層。照射所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂美鐏碜怨療舻腉線和H 線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞逗副P166a、166b和166c的多個開口。隨后可以發(fā)生固化。固化或加熱所顯影的聚苯并惡唑?qū)涌梢园ㄔ诘諊谢蛟跓o氧氛圍中加熱至約150與約250°C之間優(yōu)選 180與250°C之間，或者在200與400°C之間優(yōu)選250與350°C之間，并持續(xù)5與180分鐘之間并且優(yōu)選持續(xù)30與120分鐘之間。固化的聚苯并惡唑?qū)觾?yōu)選具有在約3與約25 μ m之間的厚度。隨后例如可以用A等離子體或含200PPM以下的氟并且含氧的等離子體從焊盤 166a、166b和166c去除殘留聚合材料或其它污染物。通過這一工藝可以在鈍化層160上形成聚合物層421，并且形成于聚合物層421中的開口 421a暴露焊盤166ει、16^和166c。參照圖18C，可以通過濺射在聚合物層421和焊盤166a、16 和166c上形成粘合/ 阻擋層422。該粘合/阻擋層422可以具有在0. 1微米與1微米之間，最佳優(yōu)選厚度在0. 3 微米與0. 8微米之間的厚度。粘合/阻擋層422的材料可以是鈦、鈦-鎢合金、氮化鈦、鉻、 鉭、氮化鉭或上述材料的化合物。粘合/阻擋層422的材料優(yōu)選為TiW或Ti或Ti/TiW。參照圖18D，隨后通過濺射在粘合/阻擋層422上形成例如厚度在0. 05微米與1 微米(優(yōu)選0. 08微米與0. 7微米之間)之間的種子層424。在該實施例中，種子層4M優(yōu)選由金制成。然而如上文已經(jīng)描述的那樣，種子層424的材料可以根據(jù)此后形成的金屬層的材料而變化(或選擇)。參照圖18E，光致抗蝕劑層似6可以形成于種子層似4上，并且通過旋涂、曝光和顯影來圖案化光致抗蝕劑層似6從而在光致抗蝕劑層426中形成多個光致抗蝕劑層開口 426a，這些光致抗蝕劑層開口獨(dú)立地顯露種子層424的在焊盤166a、166b和166c上方的部分。參照圖18F，可以通過電鍍、無電鍍、濺射或CVD方法在處于光致抗蝕劑層開口 426a中的種子層上形成鍵合金屬層428。鍵合金屬層4 可以由例如鋁、金、銅、銀、鈀、銠、 釕、錸和/或鎳這樣的材料構(gòu)成并且可以具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)。鍵合金屬層 428的厚度可以例如在約1微米與約100微米之間，最佳優(yōu)選厚度在約1. 5微米與約15微米之間。層似8可以由形成Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt等的多層結(jié)構(gòu)的多金屬層的組合制成。在該實施例中，鍵合金屬層4 優(yōu)選為單層的金。參照圖18G，可以使用去除工藝以去除圖案化的光致抗蝕劑層4 以及種子層424 和粘合/阻擋層422的不在金屬層4 下面的部分。種子層4M在由金制成時可以通過使用含KI加上I2溶液的溶劑來去除，而如果粘合/阻擋層422的材料包括TiW則可以通過使用含過氧化氫(H2O2)的溶劑來去除層422。參照圖18H，在去除圖案化的光致抗蝕劑層426以及種子層4M和粘合/阻擋層 422的不在金屬層4 下面的部分之后，鍵合金屬層4 可以在聚合物層421上形成一個或多個電感器器件430 (僅示出了一個)、多個接線鍵合焊盤432和多個接觸焊盤434。接線鍵合焊盤432形成于焊盤166a上，而接觸焊盤434形成于焊盤166c上，并且電感器器件 430形成于鈍化層160和焊盤166b上或上方。圖18G是沿圖18H中的線2_2指示的切割平面方向上的橫截面圖。如圖181中所示，在聚合物421上還可以形成多個電感器器件430。參照圖18J，可以通過使用旋涂在電感器器件430、多個接線鍵合焊盤432、多個接觸焊盤434和聚合物層421上形成聚合物層436。參照圖18K，通過曝光和顯影、蝕刻以及&等離子體灰化，聚合物層436可以形成顯露多個接線鍵合焊盤432、多個接觸焊盤434但隱藏電感器器件430的多個開口 436a。 隨后可以在150與380攝氏度之間的溫度范圍內(nèi)固化聚合物層436。聚合物層436的材料可以選自聚酰亞胺(PI)、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、聚對二甲苯、基于環(huán)氧的材料(例如環(huán)氧樹脂或瑞士 Renens的Sotec Microsystems提供的光環(huán)氧SU-幻或人造橡膠 (例如硅樹脂)或Asahi glass公司提供的AL-2000。如果聚合物層436由聚酰亞胺制成， 則它優(yōu)選為酯型聚酰亞胺。聚合物層436優(yōu)選是光敏的，這使得能使用光刻來圖案化聚合物層436。在示例性實施例中，聚合物層436可以具有例如在約5微米與約50微米之間。 最佳厚度在10微米與20微米之間。聚合物層436可以是固化溫度在約130與約200攝氏度之間或優(yōu)選在150與190攝氏度之間的含氟聚合物。在一些應(yīng)用中，可以通過在金屬層4 上、在電感器430上以及在聚合物層421上旋涂厚度在6與50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層436。接著可以烘焙所旋涂的聚酰亞胺層。隨后可以曝光所旋涂的聚酰亞胺層。曝光所烘焙的聚酰亞胺層可以包括包括使用具有以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至 438nm的G線、波長范圍從403至407nm的H線和波長范圍從363至367nm的I線。隨后可以照射聚酰亞胺層。照射所烘焙的聚酰亞胺層可以包括使用例如來自汞燈源的G線和H 線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影并曝光所烘焙的聚酰亞胺層以形成暴露焊盤432和434的多個開口。隨后可以進(jìn)行固化?？梢栽诘諊谢蛟跓o氧氛圍中在例如約130與約400°C之間的溫度范圍內(nèi)進(jìn)行固化或加熱所顯影的聚酰亞胺層并持續(xù)20與150分鐘之間。在示例性實施例中，固化的聚酰亞胺層可以具有在約3與約25微米之間的厚度?？梢岳缬?amp;等離子體或含約200PPM以下的氟并且含氧的等離子體從焊盤432和434去除殘留聚合材料或其它污染物。因而在金屬層4 上、在電感器430 上以及在聚合物層421上形成聚合物層436，并且形成于聚合物層436中的開口 436a暴露焊盤432和434。對于適當(dāng)固化工藝的例子，可以在氮氛圍中或在含氧氛圍中在180與250°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在290與400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在含氧氛圍中在130與220°C 之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。對于其它應(yīng)用，可以通過在金屬層4 上、在電感器430上以及在聚合物層421上旋涂厚度在3與25微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?36。隨后可以烘焙和曝光所旋涂的聚苯并惡唑?qū)?。曝光所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從 403至407nm的H線和波長范圍從363至367nm的I線?？梢哉丈渌姹旱膶印Ｕ丈渌姹旱木郾讲哼?qū)涌梢园℅線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞逗副P432和434的多個開口。隨后可以向顯影的聚苯并惡唑?qū)邮┘庸袒襟E/工藝。固化或加熱所顯影的聚苯并惡唑?qū)涌梢园ㄔ诘諊谢蛟跓o氧氛圍中使用約150與約250°C之間并且優(yōu)選在180與250°C之間，或者在 200與400°C之間并且優(yōu)選在250與350°C之間的溫度持續(xù)5與180分鐘之間并且優(yōu)選30與120分鐘之間。對于示例性實施例，固化的聚苯并惡唑?qū)涌梢跃哂性诩s3與約25μπι之間的厚度?？梢岳缬肁等離子體或含200ΡΡΜ以下的氟并且含氧的等離子體從焊盤432 和434去除殘留聚合材料或其它污染物。通過這樣的工藝可以在金屬層4 上、在電感器 430上以及在聚合物層421上形成聚合物層436，并且形成于聚合物層436中的開口 436a 暴露焊盤432和434。參照圖18L-18M，切割過程可以用將襯底100、鈍化層160、聚合物層421和聚合物層436切割成多個半導(dǎo)體芯片600。半導(dǎo)體芯片600上的多個接線鍵合焊盤432可以通過由接線鍵合工藝形成的接線416連接到外部電路或電源。接線416可以由銅或金制成。例如銅或金接線可以通過接線鍵合技術(shù)連接到接線鍵合焊盤432，其中接線鍵合焊盤432為銅焊盤、鋁焊盤、鋁帽或鎳帽。接觸焊盤434隨后可以通過表面裝配技術(shù)(SMT)用焊料層 420連接到電容器器件418，其中電容器器件418通過集成電路20中的金屬層140連接到電感器器件430。當(dāng)然可以在裝配電容器之后進(jìn)行切割過程。實施例8的制造方法和結(jié)構(gòu)2 繼續(xù)參照圖18K并且也參照圖18N-180，電感器430和焊盤166b可以設(shè)置于接觸焊盤434與焊盤166c之間。參照圖18P和圖18Q，切割過程可以用來將襯底100、鈍化層160、聚合物層421和聚合物層436切割成多個半導(dǎo)體芯片600。半導(dǎo)體芯片600上的多個接線鍵合焊盤432可以通過由接線鍵合工藝形成的接線416連接到外部電路或電源。接線416可以由銅或金制成。例如銅或金接線可以通過接線鍵合技術(shù)連接到接線鍵合焊盤432，其中接線鍵合焊盤 432為銅焊盤、鋁焊盤、鋁帽或鎳帽。接觸焊盤434隨后可以通過表面裝配技術(shù)(SMT)用焊料層420連接到電容器器件418，其中電容器器件418通過金屬層4 或集成電路20中的金屬層140連接到電感器器件430。實施例9參照圖19A-19B，示出了與實施例8類似的第九實施例(“實施例9”)，主要不同點在于接線鍵合焊盤432和焊盤166a的位置。在實施例8中，接線鍵合焊盤432位于焊盤 166a正上方，但是在該實施例(“實施例9”)中，接線鍵合焊盤432不在焊盤166a正上方。 因此接線鍵合焊盤432的位置可以根據(jù)要求來調(diào)節(jié)而不限于在焊盤166a正上方的區(qū)域。實施例10參照圖20A-20B，示出了第十實施例(“實施例10”)。這一實施例與實施例8類似，不同點在于由聚合物層436中的多個開口 436a顯露的電感器器件的連接焊盤438。連接焊盤438使用由接線鍵合工藝制成的接線416來連接到外部電路或電源。實施例11參照圖21A-21K，描繪了第十一實施例(“實施例11”)。在圖中，集成電路20代表鈍化層160下面的所有結(jié)構(gòu)。在集成電路20中還包括襯底100、器件110、112、114、第一電介質(zhì)層150、金屬層140、第二電介質(zhì)層155、金屬觸點120和金屬通路130(例如圖7A中所示)，其中鈍化層160中的多個鈍化層開口 16 顯露多個焊盤166a、166b和166c (未示出焊盤166a)。參照圖21B，通過濺射在鈍化層160以及接觸焊盤166^16 和166c上形成粘合 /阻擋層401。粘合/阻擋層401的厚度在0. 1微米與1微米之間，最佳厚度在0. 3微米與0. 8微米之間。粘合/阻擋層401的材料優(yōu)選為TiW或Ti或Ti/TiW。參照圖21C，可以通過濺射在粘合/阻擋層401上形成厚度在約0. 05微米與約1 微米之間(最佳優(yōu)選厚度在0.08微米與0.7微米之間)的種子層402。在這一實施例，種子層402優(yōu)選由金制成，然而種子層402的材料可以根據(jù)此后形成的金屬層的材料而變化。參照圖21D，光致抗蝕劑層404可以形成于種子層402上，通過旋涂、曝光和顯影來圖案化光致抗蝕劑層404，從而在光致抗蝕劑層404中形成多個獨(dú)立地顯露種子層402的在焊盤166a、16 和166c上方的部分的光致抗蝕劑層開口 4(Ma。參照圖21E，可以例如通過電鍍、無電鍍、濺射或CVD方法在處于光致抗蝕劑層開口 40 中的種子層402上形成鍵合金屬層406。鍵合金屬層406可以由例如鋁、金、銅、銀、 鈀、銠、釕、錸或鎳這樣的材料構(gòu)成并且可以具有單金屬層結(jié)構(gòu)或多金屬層結(jié)構(gòu)。鍵合金屬層406的厚度優(yōu)選在約1微米與約100微米之間，最佳優(yōu)選厚度在1. 5微米與15微米之間。 層406可以是多個金屬層的組合，這些金屬層形成例如包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和 /Cu/Ni/Pt的多層結(jié)構(gòu)。在該實施例中，鍵合金屬層406優(yōu)選為由金制成的單層。參照圖21F，可以使用去除工藝/步驟以去除圖案化的光致抗蝕劑層404以及種子層404和粘合/阻擋層401的不在金屬層406下面的部分。可以通過使用含I2的溶劑來去除種子層402的由金制成的部分，而如果粘合/阻擋層401的材料為TiW，則可以通過使用含過氧化氫(H2O2)的溶劑來去除層401。在去除圖案化的光致抗蝕劑層404以及種子層404和粘合/阻擋層401的不在鍵合金屬層406下面的部分之后，鍵合金屬層406可以形成多個接線鍵合焊盤440和多個接觸焊盤442?？梢酝ㄟ^鍵合金屬層406連接接線鍵合焊盤440和多個接觸焊盤442。參照圖21G，例如可以通過使用旋涂法在多個接線鍵合焊盤440、多個接觸焊盤 442以及鈍化層160上形成聚合物層444。參照圖21H，可以通過曝光和顯影以及&等離子體灰化將聚合物層444圖案化為具有顯露多個接線鍵合焊盤440和多個接觸焊盤442的多個開口 4Ma。隨后在例如約150 與約380攝氏度之間的溫度范圍內(nèi)固化聚合物層444。聚合物層444的材料可以選自聚酰亞胺(PI)、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、聚對二甲苯、基于環(huán)氧的材料(例如環(huán)氧樹脂或瑞士 Renens的Sotec Microsystems提供的光環(huán)氧SU-8)或人造橡膠(例如硅樹脂)或Asahi glass公司提供的AL-2000。如果聚合物層444由聚酰亞胺制成，則它優(yōu)選為酯型聚酰亞胺。聚合物層444優(yōu)選是光敏的，以便隨后允許使用光刻來圖案化聚合物層 444(隨后進(jìn)行的蝕刻工藝將是不必要的)。在示例性實施例中，聚合物層444具有在約5 微米與約50微米之間，最佳優(yōu)選10微米與25微米之間的所需厚度。取而代之，聚合物層 444可以是固化溫度在130與200攝氏度之間或在150與190攝氏度之間的含氟聚合物。在一些應(yīng)用中，可以通過在鈍化層160和金屬層406上旋涂厚度在6與50微米之間的負(fù)型光敏聚酰亞胺層來形成聚合物層444。隨后可以烘焙、隨后曝光聚酰亞胺層。曝光所烘焙的聚酰亞胺層可以包括使用具有以下線中的至少兩種線的IX步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H線和波長范圍從363 至367nm的I線。隨后可以照射該層。照射所烘焙的聚酰亞胺層可以包括利用例如例子汞燈的G線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。隨后可以顯影所曝光的聚酰亞胺層以形成暴露焊盤440和442的多個開口。隨后可以進(jìn)行固化工藝。固化或加熱所顯影的聚酰亞胺層可以在氮氛圍中或在無氧氛圍中使用約130與約400°C之間的溫度持續(xù)約20與約150分鐘之間。在示例性實施例中，固化的聚酰亞胺層可以具有在3與25 微米之間的厚度。隨后可以例如用A等離子體或含約200PPM以下的氟并且含氧的等離子體從焊盤440和442去除殘留聚合材料或其它污染物。通過這樣的工藝可以在鈍化層160 和金屬層406上形成聚合物層444，并且形成于聚合物層444中的開口 44 暴露焊盤440 和 442。適當(dāng)切割工藝的例子可以包括在氮氛圍中或在無氧氛圍中在180與250°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在250與290°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在四0與400°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在200與390°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。取而代之，可以在氮氛圍中或在無氧氛圍中在130與220°C之間的溫度范圍內(nèi)將顯影的聚酰亞胺層固化或加熱持續(xù)20與150分鐘之間。在其它實施例中，可以通過在鈍化層160和金屬層406上旋涂厚度在約3與約25 微米之間的正型光敏聚苯并惡唑?qū)觼硇纬删酆衔飳?44。隨后可以烘焙和曝光所旋涂的聚苯并惡唑?qū)?。曝光所烘焙的聚苯并惡唑?qū)涌梢园ㄊ褂镁哂幸韵戮€中的至少兩種線的IX 步進(jìn)機(jī)或IX接觸對準(zhǔn)器波長范圍從434至438nm的G線、波長范圍從403至407nm的H 線和波長范圍從363至367nm的I線?？梢哉丈渌姹旱膶印Ｕ丈渌姹旱木郾讲哼?qū)涌梢园ɡ缡褂霉療粼吹腉線和H線、G線和I線、H線和I線，或者G線、H線和I線照射。其它輻射源當(dāng)然也可以用于本公開內(nèi)容的該實施例以及其它實施例。隨后可以顯影所曝光的聚苯并惡唑?qū)右孕纬杀┞逗副P440和442的多個開口。隨后可以施加固化工藝。固化或加熱所顯影的聚苯并惡唑?qū)涌梢栽诘諊谢蛟跓o氧氛圍中在約150與約250°C之間并且優(yōu)選在180與250°C之間，或者在200與400°C之間并且優(yōu)選在250與350°C之間的溫度范圍內(nèi)進(jìn)行并持續(xù)約5與約180分鐘之間并且優(yōu)選30與120分鐘之間。在示例性實施例中，固化的聚苯并惡唑?qū)涌梢跃哂性诩s3與約25 μ m之間的厚度。隨后可以例如用化等離子體或含約200ΡΡΜ以下的氟并且含氧的等離子體從焊盤440和442去除殘留聚合材料或其它污染物。通過這樣的工藝可以在鈍化層160和金屬層406上形成聚合物層44，并且形成于在聚合物層444中的開口 44 暴露焊盤440和442。參照圖21I-21J，切割過程可以用來將襯底100、鈍化層160和聚合物層444切割成多個半導(dǎo)體芯片600。半導(dǎo)體芯片600上的多個接線鍵合焊盤440可以通過由接線鍵合工藝形成的接線416連接到外部電路或電源。接線416可以由銅或金制成。例如銅或金接線可以通過接線鍵合技術(shù)連接到接線鍵合焊盤440，其中接線鍵合焊盤440為銅焊盤、鋁焊盤、鋁帽或鎳帽。接觸焊盤440隨后可以通過表面裝配技術(shù)(SMT)用焊料層420連接到電容器器件446，其中電容器器件446通過集成電路20中的金屬層140連接到電感器器件448。 圖21J描繪了沿圖21K中的線2-2所示的切割平面的橫截面圖。當(dāng)然可以在裝配電容器之后進(jìn)行切割過程。根據(jù)實施例10和實施例11的器件和結(jié)構(gòu)可被用于具有圖22和圖23的電路圖所示的升壓(St印-up)型電壓器件中。在圖22中，電源輸入端2240連接到電感器2320，電感器2320通過晶體管2114d連接到電容器2310，電壓反饋器件2112連接到功率輸出端 2110，而開關(guān)控制器211 連接到電壓反饋器件2112和開關(guān)晶體管2114b。在操作中，當(dāng)通過功率輸入端2240輸入功率時，開關(guān)控制器211 接收電壓反饋器件2112的電壓信號并且控制開關(guān)晶體管2114b的接通和關(guān)斷定時，從而提升電源輸出端2110的電壓電平。電感器2320與電容器2310、電壓反饋器件2112、開關(guān)晶體管2114b以及晶體管2114d —起通過前述制造工藝形成片上電壓調(diào)節(jié)器或轉(zhuǎn)換器。MOS器件2114b可以被替換為DM0S、LDM0S 或雙極晶體管。MOS器件2114d也可以被替換為DMOS、LDMOS或雙極晶體管。電壓反饋器件2112可以提供動態(tài)電壓縮放功能。圖23與圖22之間的不同在于圖23的電路圖由多個電感器2320、電容器2310、 開關(guān)晶體管2114g、開關(guān)晶體管2114i、晶體管2114h以及晶體管2114f構(gòu)成。開關(guān)控制器 211 用來接收電壓反饋器件2112的電壓信號并且控制開關(guān)晶體管2114g和開關(guān)晶體管 2114 的占空比及相位，由此提升功率輸出端2110的電壓電平。與圖22的電路圖比較，圖 23的電路圖可以更精確和高效地調(diào)節(jié)輸出電壓。晶體管2114g可以被替換為DMOS、LDMOS 或雙極晶體管。晶體管2114i可以被替換為DMOS、LDMOS或雙極晶體管。晶體管2114f可以被替換為DM0S、LDM0S或雙極晶體管。晶體管2114h可以被替換為DM0S、LDM0S或雙極晶體管。現(xiàn)在參照圖M-25，示出了根據(jù)本公開內(nèi)容一個實施例的N型DMOS器件。圖對示出了 N型DMOS器件的橫截面圖，而圖25示出了 N型DMOS器件的俯視圖。圖M-25中所示的元件描述如下
3110=N井或輕度摻雜的N型半導(dǎo)體區(qū)；
3115輕度摻雜的P型半導(dǎo)體區(qū)；
3120場隔離區(qū)、由氧化物填充的淺溝槽隔離或LOCOS隔離；
3125=DMOS的源極、重度摻雜的P型半導(dǎo)體區(qū)；
3130=DMOS的漏極、重度摻雜的N型半導(dǎo)體區(qū)；
3135=DMOS的源極、重度摻雜的N型半導(dǎo)體區(qū)；
3140=DMOS的源極、輕度摻雜的N型半導(dǎo)體區(qū)；
3145=DMOS的源極上的金屬硅化物，包括硅化Ni、硅化Co或硅化Ti ；
3150=DMOS的柵極氧化物，包括；
3155柵極間隔物，包括氧化硅、氮摻雜的氧化硅或氮化硅；
3160=DMOS的漏極上的金屬硅化物，包括硅化Ni、硅化Co或硅化Ti ；
3165=DMOS的金屬觸點；以及
3170:DM0S的柵極，包括硅、硅化Ni、硅化Co、硅化Ti、硅化W、硅化Mo、TiN, Ta、
^Ν、Α1、Α1Ν、Ι、·或 Ti。圖26Α-26Β描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊的側(cè)視圖，該封裝內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖27A-27B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖^A_28B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。
圖^A_29B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖30A-30B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖31A-31B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖32A-32B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖33A-3;3B描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的系統(tǒng)內(nèi)封裝或模塊，該系統(tǒng)內(nèi)封裝或模塊包括具有片上無源器件的功率管理IC芯片3210a或3210b。圖26A至33B中所示的元件包括3000 可以由例如BT、FR4、玻璃、硅、陶瓷、Cu布線、Ni/Au焊盤或聚酰亞胺等適當(dāng)材料制成的封裝或模塊的襯底；3210a:組合有片上無源器件的功率管理芯片，包括電壓調(diào)節(jié)、電壓轉(zhuǎn)換、動態(tài)電壓縮放、電池管理或充電的功能。片上無源器件包括電感器、電容器或電阻器。芯片3210a可被用于接線鍵合工藝；3210b 組合有片上無源器件的功率管理芯片，包括電壓調(diào)節(jié)、電壓轉(zhuǎn)換、動態(tài)電壓縮放、電池管理或充電的功能。片上無源器件包括電感器、電容器或電阻器。芯片3210b可被用于倒裝芯片工藝；3230 通過接線鍵合工藝形成的鍵合接線，其中接線可以是Au接線、Cu接線或Al 接線；3235 包裝材料，例如模制化合物、環(huán)氧樹脂或聚酰亞胺；3240 IC芯片，例如邏輯芯片、DRAM芯片、SRAM芯片、閃存芯片或模擬芯片；3245 IC芯片、例如邏輯芯片、DRAM芯片、SRAM芯片、閃存芯片或模擬芯片；3250 粘合材料，例如銀環(huán)氧樹脂或聚酰亞胺；3255 =BGA焊球，例如錫-鉛合金、錫-銀合金、錫-銀-銅合金、錫-鉍合金或錫-銦合金；3310 功率管理芯片封裝的襯底，包括引線框、BT、FR4、玻璃、硅、陶瓷、Cu布線、 Ni/Au焊盤或聚酰亞胺；3320 金屬連接，包括Cu層、Ni層、Au層或焊料層，例如錫-鉛合金、錫-銀合金、 錫-銀-銅合金、錫-鉍合金或錫-銦合金；3330 IC芯片，例如邏輯芯片、DRAM芯片、SRAM芯片、閃存芯片或模擬芯片；3335 包裝材料，例如模制化合物、環(huán)氧樹脂或聚酰亞胺；3340 IC芯片，例如邏輯芯片、DRAM芯片、SRAM芯片、閃存芯片或模擬芯片；3350 下層填充材料，包括環(huán)氧樹脂或聚酰亞胺；以及3360 金屬凸起，包括厚度在10與100微米之間的電鍍銅層、具有厚度在5與30微米之間的電鍍金層的金層，或者厚度在10與350微米之間的金層(例如錫-鉛合金、錫-銀合金、錫-銀-銅合金、錫-鉍合金或錫-銦合金)。金屬凸起可以包括位于疊加芯片上的例如鈦、氮化鈦或鈦-鎢合金的粘合層、位于粘合層上的銅種子層、位于銅種子層上的厚度在10與100微米之間的電鍍銅層、位于電鍍銅層上的電鍍或無電鍍鎳層，以及位于電鍍或無電鍍鎳層上的厚度在10與100微米之間的例如錫-鉛合金、錫-銀合金、錫-銀-銅合金、錫-鉍合金或錫-銦合金的焊料層，其中焊料層鍵合到下層襯底。圖34描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的降壓(st印-down)DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器1310、片上電感器1320、用于輸入功率的片上輸入電容器32u、具有兩個N型切換DMOS器件3114b和3114e的開關(guān)控制器或電路1114a。如提到的那樣，圖34示出了降壓DC/DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器1310、片上電感器1320、用于輸入功率的片上輸入電容器32u、具有兩個N型切換DMOS 器件3114b和3114e的開關(guān)控制器或電路1114a。圖34中所示的具有與圖14中所示元件相同標(biāo)號的元件可以參照上文關(guān)于圖14的討論。鈍化層160上形成的片上電容器1310和片上電感器1320的布置可以參照上文在所有實施例中描述的那樣進(jìn)行討論，例如圖3、4、 4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面裝配式電容器310和電感器320的布置、圖7B中所示的表面裝配式集成無源器件330的布置、圖17F-17L、18M、18Q、19A、20A 中所示的內(nèi)置式電感器418或430和表面裝配式電容器418的布置，以及圖21J中所示的表面裝配式電容器446和電感器448的布置。與圖21H中的焊盤440對應(yīng)的輸出焊盤1313 可以通過鈍化層160上方的金屬跡線(由圖21H和21J中所示的金屬層401、402和406的左段提供)連接到與圖2IJ中的電感器448對應(yīng)的電感器1320和與圖21J中的電感器446 對應(yīng)的電容器1310。輸出焊盤1313還可以通過鈍化層160下方的由電鍍銅或濺射鋁制成的金屬跡線連接到電感器1320和電容器1310。用于輸入功率的片上輸入電容器32u的布置可以參照片上電容器1310的布置，例如圖3、4、4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A 中所示的表面裝配式電容器310的布置、將電感器1320以及電容器1310和32u集成的圖 7B中所示的表面裝配式集成無源器件330的布置、圖17F-17L、18M、18Q、19A、20A中所示的表面裝配式電容器418的布置以及圖21J中所示的表面裝配式電容器446的布置。圖35描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的降壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器1310、片上電感器1320、用于輸入功率的片上輸入電容器 32u、具有P型切換DMOS器件3115b和N型切換DMOS器件311 k的開關(guān)控制器或電路1114a。如提到的那樣，圖35示出了降壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器1310、片上電感器1320、用于輸入功率的片上輸入電容器32u、具有P型切換DMOS器件311 和N型切換DMOS器件3115e的開關(guān)控制器或電路1114a。圖35中所示的具有與圖14中所示元件相同標(biāo)號的元件可以參照上文關(guān)于圖14的討論。鈍化層160上方的片上電容器1310和片上電感器1320的布置可以參照上文各實施例描述的那樣，例如圖3、4、4N、 4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面裝配式電容器310和電感器320的布置、圖7B中所示的表面裝配式集成無源器件330的布置、圖17F-17L、18M、18Q、19A、20A中所示的內(nèi)置式電感器418或430和表面裝配式電容器418的布置，以及圖21J中所示的表面裝配式電容器446和電感器448的布置。所示的輸出焊盤1313可以與圖21H中的焊盤440 對應(yīng)并且可以通過鈍化層160上方的金屬跡線(由圖21H和21J中所示金屬層401、402和 406的左段提供)連接到與圖21J中的電感器446對應(yīng)的電感器1320和與圖21J中的電感器446對應(yīng)的電容器1310。輸出焊盤1313也可以通過鈍化層160下方的由電鍍銅或濺射鋁制成的金屬跡線連接到電容器1310和電感器1320。用于輸入功率的片上輸入電容器32u的布置類似于(并且可以參照)片上電容器1310的布置，例如圖3、4、4N、4U、4AJ、4AK、 4AL、4AM、5、5D、6、6I和7A中所示的表面裝配式電容器310的布置、將電感器1320以及電容器1310和32u集成的圖7B中所示的表面裝配式集成無源器件330的布置、圖17F-17L、 18M、18Q、19A、20A中所示的表面裝配式電容器418的布置，以及圖21J中所示的表面裝配式電容器446的布置。圖36描繪了根據(jù)本公開內(nèi)容的一個示例性實施例的升壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器2310、片上電感器2320、用于輸入功率的片上輸入電容器 32u、具有兩個N型切換DMOS器件311 和3116e的開關(guān)控制器或電路2114a。如提到的那樣，圖36示出了升壓DC-DC切換電壓調(diào)節(jié)器或轉(zhuǎn)換器，其包括片上電容器2310、片上電感器2320、用于輸入功率的片上輸入電容器32u、具有兩個N型切換DMOS 器件311 和3116e的開關(guān)控制器或電路2114a。圖36中所示元件類似于圖22中所示元件并且被示出具有與圖22中所示元件相同的標(biāo)號。鈍化層160上形成的片上電容器2310 和片上電感器2320的布置可以參照上文針對其它實施例的描述，例如圖3、4、4N、4U、4AJ、 4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面裝配式電容器310和電感器320的布置、圖7B 中所示的表面裝配式集成無源器件330的布置、圖17F-17L、18M、18Q、19A、20A中所示的內(nèi)置式電感器418或430和表面裝配式電容器418的布置，以及圖21J中所示表面裝配式電容器446和電感器448的布置。與圖2IH中的焊盤440對應(yīng)的輸出焊盤2110可以通過鈍化層160上方的金屬跡線(由圖21H和21J中所示金屬層401、402和406的左段提供)連接到與圖21J中的電感器446對應(yīng)的電容器2310。輸出焊盤2110也可以通過鈍化層160 下方的由電鍍銅或濺射鋁制成的金屬跡線連接到電容器2310。用于輸入功率的片上輸入電容器32u的布置可以參照片上電容器1310的布置，例如圖3、4、4N、4U、4AJ、4AK、4AL、4AM、5、 5D、6、6I和7A中所示的表面裝配式電容器310的布置、將電感器2320以及電容器2310和 32u集成的圖7B中所示的表面裝配式集成無源器件330的布置、圖17F-17L、18M、18Q、19A、 20A中所示的表面裝配式電容器418的布置，以及圖21J中所示的表面裝配式電容器446 的布置。圖34-36中所示的N型DMOS器件3114b、3114e、3115e、3116b和3116e類似于圖 24-25所示的DMOS器件。圖37示出了圖34中所示降壓切換電壓調(diào)節(jié)器或轉(zhuǎn)換器的部分橫截面圖。圖38 示出了圖36中所示升壓切換電壓調(diào)節(jié)器或轉(zhuǎn)換器的部分橫截面圖。圖37和38中所示的元件具有與圖M、25、34和36中所示元件相同的標(biāo)號。圖37和38中所示的附加元件描述如下3180 鈍化層中的開口，其中開口可以具有在0. 1與20微米之間、在0.5與30微米之間或在0. 1與200微米之間的寬度。如下文參照圖40討論的那樣，運(yùn)算放大器32g、32j、3^c和32ο可以由圖40中所示運(yùn)算放大器電路實施或?qū)崿F(xiàn)。圖39中所示的元件描述如下33a、33b、33c、33f 和 33g =PMOS 器件；33h、33i 和 33 j =NMOS 器件；33d:電阻器；以及33e:柵極-硅電容器。圖40示出了實現(xiàn)圖34的電路圖的轉(zhuǎn)換器的功能塊。圖41示出了實現(xiàn)圖35的電路圖的轉(zhuǎn)換器的功能塊。圖40和41中所示的元件具有與圖24、25、34、35和37中所示元件相同的標(biāo)號。圖40和圖41中所示元件如下1114a =MOSFET驅(qū)動器，通過轉(zhuǎn)換器控制邏輯的反沖；1310 用于輸出功率的去耦合電容器。該電容器的電容可以在IyF與IOOyF之間、在0. IpF與50mH之間或在IpF與ImF之間；1311 用于功率級的輸入電壓焊盤；1313 用于輸出電壓節(jié)點的焊盤；1320:開關(guān)電感器。該電感器的電感可以在0. InH與IOmH之間、在IOOnH與IOmH 之間或在InH與IOOnH之間；3114b :N 型 DMOS 器件；3114e :N 型 DMOS 器件；3115b P 型 DMOS 器件；311 :N 型 DMOS 器件；31c 用于控制電路的電源焊盤；FB 來自輸出端的反饋電壓；31e 用于芯片賦能的焊盤；31f 用于功率良好指示的焊盤；3Ig:用于輸出電壓跟蹤輸入的焊盤。在內(nèi)部參考電壓低于0.6V時，向該焊盤施加的信號被用來補(bǔ)償內(nèi)部參考電壓；31h:用于電路接地的焊盤；31i 用于固定頻率PWM(脈寬調(diào)制)操作或用于使器件與外部時鐘信號同步的焊盤。當(dāng)管腳=高電位時，器件被強(qiáng)制進(jìn)入1. 5MHz固定頻率的PWM操作。當(dāng)管腳=低電位時， 器件；31j 用于轉(zhuǎn)換器的接地焊盤；31q:片上電容器，其中片上輸入電容器31q的布置可以參照片上電容器1310的布置，例如圖3、4、4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面裝配式電容器310 的布置，將電感器1320以及電容器1310、32u和31q集成的圖7B中所示的表面裝配式集成無源器件330的布置，圖17F-17L、18M、18Q、19A、20A中所示的表面裝配式電容器418的布置以及圖21J中所示的表面裝配式電容器446的布置；31r用于反饋電壓的電阻器
31s用于反饋電壓的電阻器
32a=NMOS ；
31b鎖相環(huán)形電路；
32c鋸齒波電路；
32d=Vout發(fā)生器；
32e高側(cè)電流感測；
32f求和比較器；
32g誤差放大器；
32h:回路補(bǔ)償32i 模擬軟啟動；32j 脈沖調(diào)制器，包括脈寬調(diào)制比較器、脈沖頻率調(diào)制電路；32k 脈頻/脈寬調(diào)制轉(zhuǎn)換電路；32m:低側(cè)電流感測；32η 帶隙欠電壓切斷和熱停機(jī)；32ο:輸出電壓跟蹤；32p =NMOS 器件；32s 由虛線3 包圍的這些元件形成于芯片中；32t:由虛線32t包圍的這些元件形成于芯片的鈍化層160(前文所示)之下。虛線32t以外的這些元件形成于芯片的鈍化層160(前文所示)上方，并且包括片上切換調(diào)節(jié)器或轉(zhuǎn)換器的如下部分，該部分具有包括片上電感器1320和片上電容器1310的片上輸出濾波器；32u 用于輸入功率的片上輸入電容器。其電容可以在InF與100 μ F之間；32ν:切換電路；以及32w:輸出濾波器。 電感器1320可以通過形成于鈍化層160上或上方的Cu布線層連接到電容器1310 和31q以及電阻器31s，其中Cu布線層可以包含厚度在3與30微米之間或在2與50微米之間的電鍍銅。示例性實施例應(yīng)用電路和芯片如圖26A、26B、27A、27B、28A、28B、29A、29B、30A、30B、31A、31B、32A、32B、33A 和 33B (示出了包括功率管理IC芯片3210a或3210b (具有片上無源器件)的系統(tǒng)類封裝或模塊)所示，例如參照圖14、15、22、23、34-36和39-41示出和描述的上述電路以及圖3、4、4N、 4U、4AK、4AL、4AM、5、6、6I、7A、7B、17L、18M、18Q、19A、19B、20A、20B、21J* 21K 中提及的結(jié)構(gòu)可以通過用于接線鍵合工藝的功率管理IC芯片3210a或者通過用于倒裝芯片鍵合工藝的功率管理IC芯片3210b來實施或?qū)崿F(xiàn)。例如，如圖3所示的在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或32A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到由圖3所示的鈍化層160中的開口 165所暴露的金屬焊盤。對于另一例子，如圖4或4N所示的在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線 3230可以鍵合到圖4或4N中所示鈍化層160中的開口所暴露的焊盤16 上方的鍵合金屬層400c，其中接線鍵合式接線3230可以是圖4N中所示的接線鍵合式接線37。另一例子是，如圖4U或4AM所示在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片 3210a,并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230 可以鍵合到圖4U或4AM中所示鈍化層160中的開口所暴露的焊盤166b上方的金屬層46，其中接線鍵合式接線3230可以是圖4U或4AM中所示的接線鍵合式接線47。此外，如圖6、61或7A中所示，在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片 3210a,并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230 可以鍵合到圖6、61或7A中所示聚合物層230中的開口 240所暴露的金屬層220，其中接線鍵合式接線3230可以是圖61中所示的接線鍵合式接線56。另外，如圖7B中所示在鈍化層160上方包括電容器和電感器的整個結(jié)構(gòu)可被用于圖 26A、27A、28A、29A、30A、31A、32A 和 / 或 33A 中所示的芯片 3210a,并且圖 26A、27A、28A、 29A.30A.3ΙΑ、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到聚合物層230中的開口所暴露的金屬層220，其中接線鍵合式接線3230可以是圖7B中所示接線鍵合式接線 56。此外，如圖17L中所示在鈍化層160上方包括片上電感器408和電容器418的整個結(jié)構(gòu)可被用于圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到圖17L中所示的聚合物層414中的開口所暴露的金屬焊盤410，其中接線鍵合式接線3230 可以是接線鍵合式接線416。作為另一例子，如圖18M所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片 3210a,并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230 可以鍵合到圖18M中所示聚合物層436中的開口所暴露的鍵合金屬層428，其中接線鍵合式接線3230可以是圖18M中所示接線鍵合式接線416。此外，如圖18Q中所示在鈍化層160上方包括片上電感器430和片上電容器418 的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到圖18Q中所示的聚合物層436中的開口所暴露的鍵合金屬層428，其中接線鍵合式接線 3230可以是圖18Q中所示接線鍵合式接線416。對于另一例子，如圖19A所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片 3210a,并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230 可以鍵合到圖19A中所示的聚合物層436中的開口所暴露的接線鍵合焊盤432，其中接線鍵合式接線3230可以是圖19A中所示接線鍵合式接線416。另外，如圖20A所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到圖20A中所示聚合物層436中的開口所暴露的鍵合金屬層428，其中接線鍵合式接線3230 可以是圖20A中所示接線鍵合式接線416。此外，如圖21J所示在鈍化層160上方包括片上電感器448和片上電容器446的整個結(jié)構(gòu)可被用于圖^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且圖26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接線鍵合式接線3230可以鍵合到圖21J中所示的聚合物層444中的開口所暴露的鍵合焊盤440，其中接線鍵合式接線3230 可以是圖21J中所示接線鍵合式接線416。作為另一例子，如圖3中所示在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的芯片 3210b，并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于由圖3中所示的鈍化層160中的開口 165所暴露的金屬焊盤上，以便將芯片3210b鍵合到襯底3310或3000。另外，如圖4或4N中所示的在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示金屬凸起3360可以形成于由圖4或4N中所示的鈍化層160中的開口所暴露的焊盤166b上方的鍵合金屬層400c 上，以便將芯片3210b鍵合到襯底3310或3000。對于另一例子，如圖4U或4AM所示在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片3210b,并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于由圖4U或4AM中所示鈍化層160中的開口所暴露的焊盤166b上方的金屬層46上， 以便將芯片3210b鍵合到襯底3310或3000。此外，如圖5或5D所示的在鈍化層160上方包括片上電容器310和片上電感器320 的整個結(jié)構(gòu)可被的用于圖沈8、278、觀8、四8、3( 、318、328和/或3!3B中所示芯片3210b，并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于由鈍化層160中的開口所暴露的金屬焊盤166b上，其中金屬凸起3360可以是圖5或5D中所示的包括元件400和沈0的金屬凸起。對于另一例子，如圖6、61或7A所示在鈍化層160上方包括片上電容器310和片上電感器320的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或32B中所示的芯片3210b,并且圖26B、27B、28B、29B、30B、31B、32B和/或32B中所示的金屬凸起3360可以形成于圖6、61或7A中所示聚合物層230中的開口 240所暴露的金屬層220上，以便將芯片3210b鍵合到襯底3310或3000。另外，如圖7B所示在鈍化層160上方包括電容器和電感器的集成無源器件330的整個結(jié)構(gòu)可被用于圖268、278、沘8、四8、3( 、318、328和/或3!3B中所示的芯片3210b，并且圖沈8、278、觀8、四8、3( 、318、328和/或3；^中所示的金屬凸起3360可以形成于由聚合物層230中的開口 240所暴露的金屬層220上，以便將芯片3210b鍵合到襯底3310或3000。此外，如圖17L所示在鈍化層160上方包括片上電感器408和片上電容器418的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或3!3B中所示的芯片3210b，并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于圖17L中所示聚合物層414中的開口所暴露的金屬焊盤410上，以便將芯片3210b鍵合到襯底3310 或 3000。在又一例子中，如圖18M所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于圖18M中所示聚合物層436中的開口所暴露的鍵合金屬層4 上，以便將芯片3210b 鍵合到襯底3310或3000。另一例子包括如圖18Q中所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b，并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于圖18Q中所示聚合物層436中的開口所暴露的鍵合金屬層4 上，以便將芯片3210b 鍵合到襯底3310或3000。另外，如圖19A中所示在鈍化層160上方包括片上電感器430和片上電容器418 的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或3!3B中所示的芯片3210b，并且圖洸8、278、沘8、四8、3( 、318、328和/或338中所示的金屬凸起3360可以形成于圖19A 中所示聚合物層436中的開口所暴露的焊盤432上，以便將芯片3210b鍵合到襯底3310或 3000。在又一例子中，如圖20A所示在鈍化層160上方包括片上電感器430和片上電容器418的整個結(jié)構(gòu)可被用于圖^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于圖20A中所示聚合物層436中的開口所暴露的鍵合金屬層4 上，以便將芯片3210b 鍵合到襯底3310或3000。最后，如圖21J所示在鈍化層160上方包括片上電感器448和片上電容器446的整個結(jié)構(gòu)可被用于圖268、278、沘8、四8、3( 、318、328和/或3!3B中所示的芯片3210b，并且圖26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金屬凸起3360可以形成于圖21J中所示聚合物層444中的開口所暴露的鍵合焊盤440上，以便將芯片3210b鍵合到襯底3310 或 3000。因而根據(jù)上文的描述可以理解，本公開內(nèi)容的實施例和方面提供了無源器件和有源器件與半導(dǎo)體芯片集成的半導(dǎo)體芯片和應(yīng)用電路，從而使得兩類器件之間的信號路徑具有最小距離，因此實現(xiàn)了快速和有效的電壓調(diào)節(jié)并且還減少了 PCB上的電路布線面積。減少了各器件的反應(yīng)/響應(yīng)時間、增加了電子器件的性能而不會增加成本。已經(jīng)討論的部件、步驟、特征、目的、益處和優(yōu)點僅為舉例。它們以及與它們有關(guān)的討論都并非旨在以任何方式限制保護(hù)范圍。還能夠設(shè)想諸多其它實施例。這些實施例包括具有更少、附加和/或不同部件、步驟、特征、益處和優(yōu)點的實施例。還包括其中部件和/或步驟被不同布置和/或排序的實施例。在閱讀本公開內(nèi)容時，本領(lǐng)域技術(shù)人員將會理解可以用硬件、軟件、固件或其組合以及通過一個或多個網(wǎng)絡(luò)實施本公開內(nèi)容的實施例。另外，本公開內(nèi)容的實施例可以被各種信號所包括或載置，例如通過無線RF或頂通信鏈路發(fā)送或從因特網(wǎng)下載。除非另有指明，在本說明書中，包括在所附權(quán)利要求中闡述的所有測量、數(shù)值、容量、位置、量值、尺寸和其它規(guī)范都是近似的而非確切的。它們的意圖在于在與其相關(guān)的功能以及與它們所涉及的領(lǐng)域中的慣例相一致的情況下具有合理的范圍。當(dāng)在權(quán)利要求中使用短語“用于……的裝置”時，其旨在并且應(yīng)當(dāng)解釋為涵蓋已經(jīng)描述了的對應(yīng)結(jié)構(gòu)和材料及其等效結(jié)構(gòu)和材料。類似地，當(dāng)在權(quán)利要求中使用短語“用于……的步驟”時，其涵蓋已經(jīng)描述了的對應(yīng)動作及其等效動作。在無這些短語時，意味著權(quán)利要求并非旨在于并且不應(yīng)解釋為限于任何對應(yīng)結(jié)構(gòu)、材料或動作或它們的等效結(jié)構(gòu)、 材料或動作。 盡管已經(jīng)按照上述具體實施例描述了本公開內(nèi)容，但是本領(lǐng)域技術(shù)人員將會認(rèn)識到可以在所附權(quán)利要求的精神實質(zhì)和范圍內(nèi)修改實現(xiàn)本公開的內(nèi)容，即，可以在形式和細(xì)節(jié)上進(jìn)行改變而不脫離本公開內(nèi)容的精神實質(zhì)和范圍。例如盡管已經(jīng)將優(yōu)選輻射源描述為使用由汞燈產(chǎn)生的某些線，但是當(dāng)然可以在本公開內(nèi)容的范圍內(nèi)使用其它用于所需波長的輻射的適當(dāng)來源。因而所有這樣的改變均落入本公開內(nèi)容的范圍，并且本公開內(nèi)容涵蓋所附權(quán)利要求的主題內(nèi)容。
權(quán)利要求
1.一種芯片封裝，包括 襯底；位于所述襯底上方的第一芯片； 位于所述襯底上方的第二芯片；以及位于所述襯底上方的電壓調(diào)節(jié)器器件，其中所述電壓調(diào)節(jié)器器件被配置和布置成適應(yīng)所述第一芯片和所述第二芯片的不同電壓需要。
2.根據(jù)權(quán)利要求1所述的芯片封裝，其中所述電壓調(diào)節(jié)器器件包括半導(dǎo)體芯片，其中所述半導(dǎo)體芯片包括硅襯底；位于所述硅襯底中或所述硅襯底中上方的多個有源器件，其中所述有源器件包括開關(guān)控制器和電壓反饋器件，其中所述開關(guān)控制器和所述電壓反饋器件包括多個MOS器件； 位于所述硅襯底上方的第一電介質(zhì)層；位于所述第一電介質(zhì)層上方的金屬化結(jié)構(gòu)，其中所述金屬化結(jié)構(gòu)連接到所述有源器件，并且其中所述金屬化結(jié)構(gòu)包括第一金屬層和位于所述第一金屬層上方的第二金屬層； 位于所述第一與第二金屬層之間的第二電介質(zhì)層；位于所述金屬化結(jié)構(gòu)上方以及所述第一和第二電介質(zhì)層上方的鈍化層，位于所述鈍化層中的開口暴露所述金屬化結(jié)構(gòu)的焊盤和接觸焊盤；以及電感器部件和電容器部件，所述電感器部件和電容器部件通過第一焊料層連接到所述焊盤，其中所述電感器部件、所述電容器部件、所述開關(guān)控制器和所述電壓反饋器件形成所述電壓調(diào)節(jié)器。
3.根據(jù)權(quán)利要求2所述的芯片封裝，其中所述鈍化層包括厚度大于0.3微米的氮化硅層。
4.根據(jù)權(quán)利要求2所述的芯片封裝，還包括位于所述焊盤與所述電感器部件和所述電容器部件之間的突塊底部金屬層結(jié)構(gòu)，其中所述第一焊料層位于所述突塊底部金屬層結(jié)構(gòu)上方。
5.根據(jù)權(quán)利要求4所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括鎳層。
6.根據(jù)權(quán)利要求4所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括銅層。
7.根據(jù)權(quán)利要求1所述的芯片封裝，其中所述第二芯片位于所述第一芯片上方。
8.根據(jù)權(quán)利要求1所述的芯片封裝，其中所述襯底包括球柵陣列(BGA)襯底。
9.一種芯片封裝，包括 襯底；位于所述襯底上方的第一芯片； 位于所述襯底上方的第二芯片；以及位于所述襯底上方的電壓轉(zhuǎn)換器器件，其中所述電壓調(diào)節(jié)器器件被配置和布置成適應(yīng)所述第一芯片和所述第二芯片的不同電壓需要。
10.根據(jù)權(quán)利要求9所述的芯片封裝，其中所述電壓轉(zhuǎn)換器器件包括半導(dǎo)體芯片，其中所述半導(dǎo)體芯片包括硅襯底；位于所述硅襯底中或所述硅襯底上方的多個有源器件，其中所述有源器件包括開關(guān)控制器和電壓反饋器件，其中所述開關(guān)控制器和所述電壓反饋器件包括多個MOS器件； 位于所述硅襯底上方的第一電介質(zhì)層；位于所述第一電介質(zhì)層上方的金屬化結(jié)構(gòu)，其中所述金屬化結(jié)構(gòu)連接到所述有源器件，并且其中所述金屬化結(jié)構(gòu)包括第一金屬層和位于所述第一金屬層上方的第二金屬層； 位于所述第一與第二金屬層之間的第二電介質(zhì)層；位于所述金屬化結(jié)構(gòu)上方以及所述第一和第二電介質(zhì)層上方的鈍化層，位于所述鈍化層中的開口暴露所述金屬化結(jié)構(gòu)的焊盤和接觸焊盤；以及電感器部件和電容器部件，所述電感器部件和電容器部件通過第一焊料層連接到所述焊盤，其中所述電感器部件、所述電容器部件、所述開關(guān)控制器和所述電壓反饋器件形成片上電壓轉(zhuǎn)換器。
11.根據(jù)權(quán)利要求10所述的芯片封裝，其中所述鈍化層包括厚度大于0.3微米的氮化硅層。
12.根據(jù)權(quán)利要求10所述的芯片封裝，還包括位于所述焊盤與所述電感器部件和所述電容器部件之間的突塊底部金屬層結(jié)構(gòu)，其中所述第一焊料層位于所述突塊底部金屬層結(jié)構(gòu)上方。
13.根據(jù)權(quán)利要求12所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括鎳層。
14.根據(jù)權(quán)利要求12所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括銅層。
15.根據(jù)權(quán)利要求9所述的芯片封裝，其中所述第二芯片位于所述第一芯片上方。
16.根據(jù)權(quán)利要求9所述的芯片封裝，其中所述襯底包括球柵陣列(BGA)襯底。
17.—種芯片封裝，包括 襯底；位于所述襯底上方的第一芯片； 位于所述襯底上方的第二芯片；以及位于所述襯底上方的功率管理器件，其中所述功率管理器件被配置和布置成適應(yīng)所述第一芯片和所述第二芯片的不同電壓需要。
18.根據(jù)權(quán)利要求17所述的芯片封裝，其中所述功率管理器件包括半導(dǎo)體芯片，其中所述半導(dǎo)體芯片包括硅襯底；位于所述硅襯底中或所述硅襯底上方的多個有源器件，其中所述有源器件包括開關(guān)控制器和電壓反饋器件，其中所述開關(guān)控制器和所述電壓反饋器件包括多個MOS器件； 位于所述硅襯底上方的第一電介質(zhì)層；位于所述第一電介質(zhì)層上方的金屬化結(jié)構(gòu)，其中所述金屬化結(jié)構(gòu)連接到所述有源器件，并且其中所述金屬化結(jié)構(gòu)包括第一金屬層和位于所述第一金屬層上方的第二金屬層； 位于所述第一與第二金屬層之間的第二電介質(zhì)層；位于所述金屬化結(jié)構(gòu)以及位于所述第一和第二電介質(zhì)層上方的鈍化層，位于所述鈍化層中的開口暴露所述金屬化結(jié)構(gòu)的焊盤和接觸焊盤；以及電感器部件和電容器部件，所述電感器部件和電容器部件通過第一焊料層連接到所述焊盤。
19.根據(jù)權(quán)利要求18所述的芯片封裝，其中所述鈍化層包括厚度大于0.3微米的氮化硅層。
20.根據(jù)權(quán)利要求18所述的芯片封裝，還包括位于所述焊盤與所述電感器部件和所述電容器部件之間的突塊底部金屬層結(jié)構(gòu)，其中所述第一焊料層位于所述突塊底部金屬層結(jié)構(gòu)上方。
21.根據(jù)權(quán)利要求20所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括鎳層。
22.根據(jù)權(quán)利要求20所述的芯片封裝，其中所述突塊底部金屬層結(jié)構(gòu)包括銅層。
23.根據(jù)權(quán)利要求17所述的芯片封裝，其中所述第二芯片位于所述第一芯片上方。
24.根據(jù)權(quán)利要求17所述的芯片封裝，其中所述襯底包括球柵陣列(BGA)襯底。
全文摘要
描述了具有功率管理集成電路的芯片封裝。功率管理集成電路可以與片上無源器件組合并且可以提供電壓調(diào)節(jié)、電壓轉(zhuǎn)換、動態(tài)電壓縮放和電池管理或充電。使用內(nèi)置式電壓調(diào)節(jié)器或轉(zhuǎn)換器的功率管理可以提供將電壓范圍即時調(diào)節(jié)成所需電壓范圍。這一改進(jìn)允許更易于控制工作電壓不同的電器件并且減少了電器件的響應(yīng)時間。還描述了有關(guān)制作技術(shù)。
文檔編號H05K3/42GK102265716SQ200980152887
公開日2011年11月30日 申請日期2009年12月22日 優(yōu)先權(quán)日2008年12月26日
發(fā)明者李進(jìn)源, 林茂雄 申請人:米輯電子股份有限公司