一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于無線通信技術(shù)領(lǐng)域，尤其涉及一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)。
【背景技術(shù)】
[0002]目前，常規(guī)車載網(wǎng)平臺(tái)的頻率發(fā)射的接收均采用固定頻率的短波電臺(tái)，尤其是軍方使用時(shí)，容易被同步跟蹤接收，并且存在人為干擾嚴(yán)重，易造成信道阻塞。為了避免這些缺陷，現(xiàn)在有人提出采用寬帶阻塞全面干擾的方法，但這樣不僅會(huì)耗費(fèi)巨大功率，而且還可能因此而暴露自己和對(duì)己方通信造成嚴(yán)重干擾，信號(hào)衰減嚴(yán)重，通信質(zhì)量差。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型的目的在于提供一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)，該跳頻收發(fā)信機(jī)克服了傳統(tǒng)定頻通信的缺陷，通信時(shí)能夠按照事先約定好的工作頻率進(jìn)行跳變，擴(kuò)大了信號(hào)傳輸所使用的射頻帶寬，具有良好的防干擾以及保密性，提高了通信質(zhì)量。
[0004]為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案如下:一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)，其特征在于:該跳頻收發(fā)信機(jī)包括跳頻發(fā)射機(jī)和跳頻接收機(jī)；
[0005]所述跳頻發(fā)射機(jī)包括基帶信號(hào)處理模塊、中頻信號(hào)處理單元和數(shù)字頻率合成模塊；
[0006]所述基帶信號(hào)處理模塊采用DSP芯片，所述DSP芯片是TI公司的TMS320C6747系列芯片，包括跳頻序列的產(chǎn)生、數(shù)據(jù)軟擴(kuò)頻、跳頻頻率產(chǎn)生、數(shù)據(jù)成幀、信道編碼和交織，并完成擴(kuò)頻碼、跳頻頻率、射頻發(fā)送數(shù)據(jù)與中頻信號(hào)處理單元的交互工作；
[0007]所述中頻信號(hào)處理單元采用FPGA設(shè)計(jì)，所述FPGA采用ALTERA公司的EP3C40F484C7N芯片，包括MCASP接收模塊、發(fā)送頻率控制模塊、跳頻控制模塊、發(fā)送數(shù)據(jù)控制模塊、MSK基帶調(diào)制和脈沖成形模塊、DA轉(zhuǎn)換模塊和數(shù)字頻率合成模塊；
[0008]所述中頻信號(hào)處理單元的基帶調(diào)制采用MSK調(diào)制方式；
[0009]所述DA轉(zhuǎn)換模塊是采用芯片AD9957，是用于對(duì)外提供高速并行數(shù)據(jù)接口以及高速寄存器訪問接口，完成插值、濾波、頻帶調(diào)制等工作；
[0010]所述數(shù)字頻率合成模塊采用美國模擬器件公司AD9957芯片，具有14bit數(shù)模轉(zhuǎn)換精度的數(shù)字頻率合成器；
[0011]基帶信號(hào)經(jīng)基帶信號(hào)處理模塊處理后，產(chǎn)生跳頻信號(hào)，完成擴(kuò)頻后輸入到中頻信號(hào)處理單元的MCASP接收模塊，所述MCASP接收模塊和基帶信號(hào)處理模塊DSP TMS320C6747的復(fù)通道音頻接入接口相連接，MCASP接收模塊將接收基帶信號(hào)處理模塊DSP TMS320C6747處理后的基帶信號(hào)數(shù)據(jù)發(fā)送到數(shù)據(jù)存儲(chǔ)區(qū)，通過數(shù)據(jù)存儲(chǔ)區(qū)后分別輸入到發(fā)送頻率控制模塊和發(fā)送數(shù)據(jù)控制模塊，基帶信號(hào)一路經(jīng)發(fā)送頻率控制模塊和DA轉(zhuǎn)換模塊處理后通過SPI接口接入到數(shù)字頻率合成模塊，另一路經(jīng)發(fā)送數(shù)據(jù)控制模塊和MSK基帶調(diào)制和脈沖成形模塊處理后也輸入到數(shù)字頻率合成模塊，兩路信號(hào)通過數(shù)字頻率合成模塊處理后輸出中頻信號(hào)；
[0012]所述跳頻接收機(jī)包括AD采樣模塊、數(shù)字下變頻模塊、MSK解調(diào)模塊、跳頻同步模塊以及數(shù)據(jù)解擴(kuò)模塊。
[0013]所述AD采樣模塊是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，便于在系統(tǒng)中進(jìn)行信號(hào)傳輸;所述AD采樣模塊是采用ADS6148芯片；
[0014]所述數(shù)字下變頻模塊是在AD采樣后進(jìn)行數(shù)字下變頻，在確保通帶內(nèi)信號(hào)質(zhì)量的同時(shí)降低信號(hào)的數(shù)據(jù)速率；
[0015]所述MSK解調(diào)模塊用于對(duì)于數(shù)字下變頻模塊之后的數(shù)據(jù)進(jìn)行數(shù)據(jù)解調(diào)，完成跳頻信號(hào)的差分解調(diào)；
[0016]所述跳頻同步模塊包括跳頻粗同步以及跳頻精同步;所述跳頻粗同步采用序列匹配的方式實(shí)現(xiàn)，跳頻粗同步完成跳頻同步碼的捕獲、跟蹤，將同步精度調(diào)整到一個(gè)碼元周期200ns內(nèi)，經(jīng)過延時(shí)之后進(jìn)行跳頻精同步;所述跳頻精同步通過對(duì)模擬數(shù)值進(jìn)行相關(guān)運(yùn)算，來確定最佳采樣時(shí)刻，并將采樣精度提升至50ns以內(nèi)；
[0017]所述數(shù)據(jù)解擴(kuò)模塊用于在接收端確立最佳采樣點(diǎn)之后對(duì)DSP軟擴(kuò)頻之后的32bit數(shù)據(jù)進(jìn)行解擴(kuò)處理，以獲取相應(yīng)的擴(kuò)頻增益；
[0018]模擬信號(hào)經(jīng)AD采樣模塊轉(zhuǎn)換成數(shù)字信號(hào)后，經(jīng)數(shù)字下變率模塊進(jìn)行數(shù)字下變頻和MSK解調(diào)模塊對(duì)數(shù)據(jù)進(jìn)行解調(diào)處理，輸入到跳頻同步模塊進(jìn)行跳頻粗同步和精同步，確定最佳采樣時(shí)刻，再經(jīng)數(shù)據(jù)解擴(kuò)模塊對(duì)數(shù)據(jù)進(jìn)行解擴(kuò)處理，通過數(shù)據(jù)存儲(chǔ)后輸入到跳頻發(fā)射機(jī)中的基帶信號(hào)處理模塊。
[0019]所述跳頻收發(fā)信機(jī)還包括跳頻控制計(jì)時(shí)模塊;所述跳頻控制計(jì)時(shí)模塊對(duì)跳頻收發(fā)信機(jī)的工作流程進(jìn)行控制，實(shí)現(xiàn)跳頻頻率加載，對(duì)跳頻同步模塊進(jìn)行延時(shí)控制以及RTT校時(shí)。
[0020]所述MSK基帶調(diào)制方式包括差分編碼、串并轉(zhuǎn)換以及IQ兩路相乘運(yùn)算，其中的碼元速率為5Mbps，I/Q兩路的加權(quán)函數(shù)的頻率為1.25MHZ，其數(shù)據(jù)速率為25MSPS。
[0021 ] 所述采樣芯片AD9957的并行數(shù)據(jù)接口達(dá)到18bit位寬，串行接口最高速率20Mbps。
[0022]所述數(shù)字下變頻模塊的ADC采樣速率設(shè)置為200MSPS。
[0023]在上述技術(shù)方案中，由模擬信號(hào)經(jīng)跳頻接收機(jī)中的AD采樣模塊轉(zhuǎn)換成數(shù)字信號(hào)后，經(jīng)數(shù)字下變率模塊進(jìn)行數(shù)字下變頻和MSK解調(diào)模塊對(duì)數(shù)據(jù)進(jìn)行解調(diào)處理，輸入到跳頻同步模塊進(jìn)行跳頻粗同步和精同步，確定最佳采樣時(shí)刻，再經(jīng)數(shù)據(jù)解擴(kuò)模塊對(duì)數(shù)據(jù)信號(hào)進(jìn)行解擴(kuò)處理，處理后的信號(hào)通過數(shù)據(jù)存儲(chǔ)后輸入到跳頻發(fā)射機(jī)中的基帶信號(hào)處理模塊。輸入到跳頻發(fā)射機(jī)中的基帶信號(hào)經(jīng)基帶信號(hào)處理模塊處理后，產(chǎn)生跳頻信號(hào)，完成擴(kuò)頻后輸入到中頻信號(hào)處理單元的MCASP接收模塊，MCASP接收模塊和基帶信號(hào)處理模塊DSPTMS320C6747的復(fù)通道音頻接入接口相連接，MCASP接收模塊將接收基帶信號(hào)處理模塊DSPTMS320C6747處理后的基帶信號(hào)數(shù)據(jù)發(fā)送到數(shù)據(jù)存儲(chǔ)區(qū)，通過數(shù)據(jù)存儲(chǔ)區(qū)后分別輸入到發(fā)送頻率控制模塊和發(fā)送數(shù)據(jù)控制模塊，基帶信號(hào)一路經(jīng)發(fā)送頻率控制模塊和DA轉(zhuǎn)換模塊處理后通過SPI接口接入到數(shù)字頻率合成模塊，另一路經(jīng)發(fā)送數(shù)據(jù)控制模塊和MSK基帶調(diào)制和脈沖成形模塊處理后也輸入到數(shù)字頻率合成模塊，兩路信號(hào)通過數(shù)字頻率合成模塊處理后輸出中頻信號(hào)。本實(shí)用新型具有以下有益效果:第一，該跳頻收發(fā)信機(jī)克服了傳統(tǒng)定頻通信的缺陷，通信時(shí)能夠按照事先約定好的工作頻率進(jìn)行跳變;第二，其信號(hào)頻譜能在非常寬的一個(gè)帶寬內(nèi)進(jìn)行跳變，擴(kuò)大了信號(hào)傳輸所使用的射頻帶寬;第三，具有良好的防干擾以及保密性;第四，保證了通帶內(nèi)的信號(hào)質(zhì)量。
【附圖說明】
[0024]圖1為本實(shí)用新型一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)的工作原理框圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清晰、完整地闡述，所述的實(shí)施例僅為本實(shí)用新型的一部分實(shí)施例，非全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0026]由圖1可見，本實(shí)施例的一種車載網(wǎng)平臺(tái)上的跳頻收發(fā)信機(jī)是由跳頻發(fā)射機(jī)和跳頻接收機(jī)組成。
[0027]圖1可見，跳頻發(fā)射機(jī)包括基帶信號(hào)處理模塊、中頻信號(hào)處理單元和數(shù)字頻率合成模塊。
[0028]本實(shí)施例的基帶信號(hào)處理模塊采用DSP芯片，DSP芯片是TI公司的TMS320C6747系列芯片，包括跳頻序列的產(chǎn)生、數(shù)據(jù)軟擴(kuò)頻、跳頻頻率產(chǎn)生、數(shù)據(jù)成幀、信道編碼和交織，并完成擴(kuò)頻碼、跳頻頻率、射頻發(fā)送數(shù)據(jù)與中頻信號(hào)處理單元的交互工作。
[0029]中頻信號(hào)處理單元采用FPGA設(shè)計(jì)，F(xiàn)PGA采用ALTERA公司的EP3C40F484C7N芯片，包括MCASP接收模塊、發(fā)送頻率控制模塊、跳頻控制模塊、發(fā)送數(shù)據(jù)控制模塊、MSK基帶調(diào)制和脈沖成形模塊、DA轉(zhuǎn)換模塊和數(shù)字頻率合成模塊。
[0030]本實(shí)施例中，中頻信號(hào)處理單元的基帶調(diào)制采用MSK調(diào)制方式，MSK基帶調(diào)制方式包括差分編碼、串并轉(zhuǎn)換以及IQ兩路相乘運(yùn)算，其中的碼元速率為5Mbps，I/Q兩路的加權(quán)函數(shù)的頻率為1.25MHZ，其數(shù)據(jù)速率為25MSPS，MSK的基帶調(diào)制有以下步驟:
[0031 ] I)對(duì)輸入碼元進(jìn)行差分預(yù)編碼；
[0032]2)對(duì)碼元進(jìn)行串并轉(zhuǎn)換，將數(shù)據(jù)分為1、Q兩路，并將Q路延時(shí)一個(gè)碼元周期；
[0033]3)對(duì)1、Q兩路數(shù)據(jù)分別與加權(quán)函數(shù)進(jìn)行乘法運(yùn)算；
[0034]4)對(duì)1、Q調(diào)制后的數(shù)據(jù)進(jìn)行成形濾波處理。
[0035]DA轉(zhuǎn)換模塊是采用芯片AD9957，是用于對(duì)外提供高速并行數(shù)據(jù)接口以及高速寄存器訪問接口，完成插值、濾波、頻帶調(diào)制等工作，本實(shí)施例的DA轉(zhuǎn)換模塊采用ADI的AD9957系列芯片，其具有內(nèi)插、正交調(diào)制及內(nèi)部DDS等功能，可以完成對(duì)信號(hào)從基帶到頻帶的數(shù)據(jù)速率轉(zhuǎn)換以及頻帶調(diào)制等功能，其內(nèi)部DAC具有14bit精度，IGSPS的轉(zhuǎn)換速率。DSP采用TI公司的TMS320C6747系列芯片，可以對(duì)參數(shù)進(jìn)行實(shí)時(shí)加載運(yùn)算等工作，保證跳頻發(fā)射機(jī)具有極高的靈活性，采樣芯片AD9957的并行數(shù)據(jù)接口達(dá)到18bit位寬，串行接口最高速率20Mbps。數(shù)字頻率合成模塊采用美國模擬器件公司AD9957芯片，具有14bit數(shù)模轉(zhuǎn)換精度的數(shù)字頻率合成器，其內(nèi)部具有直接數(shù)字頻率合成器(DDS)能夠滿足不同的通信系統(tǒng)。其采樣速率達(dá)到1GSPS，并且其具有低功耗的特征，因此在通信系統(tǒng)中被廣泛采用。AD9957動(dòng)態(tài)性能最高可提供達(dá)到400MHZ的頻率輸出，而且SFDR能夠達(dá)到80dB以上。在實(shí)際系統(tǒng)中，可以充分利用其內(nèi)部自帶的頻率合成器以及正交調(diào)制器，大大簡化系統(tǒng)的開發(fā)周期與成本。AD9957對(duì)外提供高速并行數(shù)據(jù)接口以及高速寄存器訪問接口，并行數(shù)據(jù)接口達(dá)到18bit位寬，串行接口最高速率20Mbps。在系統(tǒng)設(shè)計(jì)中將MSK成形后的基帶信號(hào)并行送入AD9957，在其內(nèi)部完成插值、濾波、頻帶調(diào)制等工作。
[0036]在跳頻發(fā)射機(jī)中，MCASP接收模塊和基帶信號(hào)處理模塊DSP TMS320C6747的復(fù)通道音頻接入接口相連接，MCASP接收模塊將接收基帶信號(hào)處理模塊DSP TMS320C6747處理后的基帶信號(hào)數(shù)據(jù)發(fā)送到數(shù)據(jù)存儲(chǔ)區(qū)，通過數(shù)據(jù)存儲(chǔ)區(qū)后分別輸入到發(fā)送頻率控制模塊和發(fā)送數(shù)據(jù)控制模塊，基帶信號(hào)一路經(jīng)發(fā)送頻率控制模塊和DA轉(zhuǎn)換模塊處理后通過SPI接口接入到數(shù)