S波段分段式多進(jìn)制chirp調(diào)制無(wú)線(xiàn)通信系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種S波段分段式多進(jìn)制chirp調(diào)制無(wú)線(xiàn)通信系統(tǒng)及其通信方法，屬通信技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著人們對(duì)大容量、高速、高安全性、高可靠性的無(wú)線(xiàn)通信的需求的不斷增長(zhǎng)，人們不得不在過(guò)度擁擠且十分有限的無(wú)線(xiàn)頻譜上尋找新型技術(shù)。Chirp擴(kuò)頻技術(shù)是Chirp通信的核心技術(shù)。1962年，由Winkler提起，Chirp擴(kuò)頻技術(shù)才開(kāi)始應(yīng)用于通信領(lǐng)域。但是Winkler當(dāng)時(shí)只提出了想法，而并沒(méi)有針對(duì)這一想法給出完整的系統(tǒng)實(shí)現(xiàn)方案。直到1966年，Hata發(fā)現(xiàn)Chirp擴(kuò)頻信號(hào)具有對(duì)多普勒頻偏免疫的特性，提出了利用Chirp擴(kuò)頻信號(hào)進(jìn)行數(shù)據(jù)傳輸?shù)南到y(tǒng)方案，但由于當(dāng)時(shí)還沒(méi)有較好的產(chǎn)生Chirp信號(hào)的辦法，所以該方案沒(méi)能付諸實(shí)現(xiàn)。直到1973年，Bush首次提出了使用聲表面波(SurfaceAcoustic Wave，簡(jiǎn)稱(chēng)SAW)器件產(chǎn)生Chirp信號(hào)的方法。自此以后，Chirp擴(kuò)頻通信的研究者們開(kāi)始大量采用了這種成本低廉的模擬設(shè)備來(lái)產(chǎn)生Chirp信號(hào)。2000年以后，Chirp擴(kuò)頻技術(shù)受到越來(lái)越多的組織和廠(chǎng)商關(guān)注。在2005年3月，經(jīng)IEEE 802.15TG4a(低速率無(wú)線(xiàn)局域網(wǎng)標(biāo)準(zhǔn)化工作組)投票，一致通過(guò)將基于Chirp的超寬帶技術(shù)作為IEEE802.15.4a物理層標(biāo)準(zhǔn)的最后兩個(gè)備選方案之一。2007年3月，在IEEE委員會(huì)公布的正式的IEEE 802.15.4a物理層標(biāo)準(zhǔn)中，Chirp擴(kuò)頻技術(shù)成為可選方案之一。
[0003]目前用于Chirp超寬帶通信的調(diào)制方法可分為兩大類(lèi)，二進(jìn)制正交鍵控(BinaryOrthogonal Keying，Β0Κ)調(diào)制和直接調(diào)制(Direct Modulat1n, DM)。兩種調(diào)制方法完全不同:在Β0Κ中，Chirp信號(hào)被用于表示調(diào)制后的符號(hào)；而在DM中，Chirp信號(hào)僅用于擴(kuò)展已調(diào)信號(hào)的頻譜。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于客服現(xiàn)有技術(shù)存在的不足，從而提供一種可實(shí)現(xiàn)數(shù)據(jù)高速通信，抗干擾性強(qiáng)，成本低廉，結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單合理的s波段分段式多進(jìn)制chirp調(diào)制無(wú)線(xiàn)通信系統(tǒng)及其通信方法。
[0005]本實(shí)用新型為實(shí)現(xiàn)上述目的采用的技術(shù)方案是:該S波段分段式多進(jìn)制chirp調(diào)制無(wú)線(xiàn)通信系統(tǒng)，包括發(fā)射機(jī)和接收機(jī)，接收機(jī)接收來(lái)自發(fā)射機(jī)的發(fā)射信號(hào)；發(fā)射機(jī)包括FPGA、系統(tǒng)時(shí)鐘、高速DDS單元、射頻本振單元、混頻器、功率放大器、天線(xiàn)；FPGA驅(qū)動(dòng)高速DDS單元產(chǎn)生chirp編碼信號(hào)，射頻本振單元產(chǎn)生的本振信號(hào)，chirp編碼信號(hào)與本振信號(hào)經(jīng)混頻器進(jìn)行混頻處理，混頻處理將chirp編碼信號(hào)的頻譜搬移到2-4GHZ頻段，混頻處理后送入功率放大器進(jìn)行放大，放大后的信號(hào)由天線(xiàn)發(fā)射；FPGA，根據(jù)用戶(hù)自定義數(shù)據(jù)要求進(jìn)制進(jìn)行編碼并選擇發(fā)射帶寬和頻段間隔；用戶(hù)自定義數(shù)據(jù)包括數(shù)字進(jìn)制、編碼帶寬、編碼分段間隔和發(fā)射頻段；系統(tǒng)時(shí)鐘給高速DDS單元和FPGA提供時(shí)鐘頻率；接收機(jī)包括前置低噪聲放大器、一級(jí)帶通濾波器、一級(jí)混頻器、一級(jí)射頻本振、多路中頻接收單元和信號(hào)采集處理系統(tǒng)；前置低噪聲放大器對(duì)接收到的信號(hào)進(jìn)行放大，一級(jí)帶通濾波器對(duì)放大信號(hào)做濾波處理，一級(jí)混頻器將濾波處理后的信號(hào)與射頻本振產(chǎn)生的本振信號(hào)進(jìn)行混頻，混頻處理的信號(hào)降低至lOMHz-lGHZ頻率；經(jīng)混頻處理的信號(hào)根據(jù)需要的多進(jìn)制由多路中頻接收單元進(jìn)行選擇并分路處理。
[0006]所述多路中頻接收單元的包括若干路中頻放大單元，其中任一路中頻放大單元由二級(jí)帶通濾波器、放大器、二級(jí)混頻器、中頻本振單元、高增益對(duì)數(shù)放大器組成；各中頻放大單元的二級(jí)帶通濾波器的通頻帶不同；不同通頻帶的二級(jí)帶通濾波器對(duì)信號(hào)頻帶進(jìn)行分害J，放大器放大分割信號(hào)，經(jīng)放大的分割信號(hào)與中頻本振單元的信號(hào)經(jīng)二級(jí)混頻器做降頻處理，再經(jīng)高增益對(duì)數(shù)放大器傳送至信號(hào)采集處理系統(tǒng)處理；信號(hào)采集處理系統(tǒng)，采用A/D轉(zhuǎn)換進(jìn)行信號(hào)采集，將轉(zhuǎn)換后的信號(hào)進(jìn)行解調(diào)，恢復(fù)發(fā)射機(jī)發(fā)送的數(shù)據(jù)。
[0007]本實(shí)用新型所述多路中頻接收單元采用模塊化設(shè)計(jì)。
[0008]本實(shí)用新型所述各中頻放大單元的中頻本振單元產(chǎn)生的信號(hào)頻率不同。
[0009]本實(shí)用新型所述發(fā)射機(jī)的射頻本振單元采用ADF4350芯片，發(fā)射機(jī)的混頻器采用MAC-85L+混頻芯片。發(fā)射機(jī)的電路采用ADF4350作為本振，配合MAC-85L+混頻芯片作為上變頻電路，具有調(diào)整簡(jiǎn)單、頻點(diǎn)穩(wěn)定度高、發(fā)射頻帶范圍寬等優(yōu)點(diǎn)，用戶(hù)可以根據(jù)需要在2-4GHz內(nèi)調(diào)整發(fā)射頻率。
[0010]本實(shí)用新型所述接收機(jī)的前置低噪聲放大器采用CMA-545+芯片、帶通濾波器、混頻器采用MAC-85L+混頻芯片、射頻本振采用ADF4350芯片。接收機(jī)的射頻部分采用CMA-545+超寬帶低噪聲放大器，射頻本振采用ADF4350作為本振，配合MAC-85L+混頻芯片作為下變頻電路，具有接收頻帶寬，噪聲系數(shù)低等優(yōu)點(diǎn)。
[0011]本實(shí)用新型所述放大器采用寬帶放大器MAR-8A+芯片，放大器作為前置中頻放大，配合高增益對(duì)數(shù)放大器采用AD8306芯片，高增益對(duì)數(shù)放大器作為后級(jí)放大。采用寬帶放大器MAR-8A+作為前置中頻放大，配合AD8306作為后級(jí)放大，可以限制輸出幅度，自動(dòng)調(diào)整增益，并同時(shí)指示信號(hào)強(qiáng)度，避免了后級(jí)采樣電路因飽和而產(chǎn)生失真。
[0012]本實(shí)用新型所述S波段分段式多進(jìn)制chirp調(diào)制無(wú)線(xiàn)通信系統(tǒng)的通訊方法，發(fā)射機(jī)在發(fā)送數(shù)據(jù)前，F(xiàn)PGA先驅(qū)動(dòng)高速DDS單元產(chǎn)生預(yù)設(shè)的單點(diǎn)頻正弦波，然后以脈沖形式發(fā)射出去，以脈寬結(jié)束時(shí)刻為時(shí)間節(jié)點(diǎn)，延遲固定時(shí)間發(fā)送數(shù)據(jù)，接收機(jī)接收到預(yù)設(shè)脈寬的單點(diǎn)頻正弦波信號(hào)后，同樣以脈寬結(jié)束時(shí)刻為時(shí)間節(jié)點(diǎn)，延遲相同時(shí)間間隔啟動(dòng)信號(hào)處理，完成信號(hào)同步。
[0013]發(fā)送數(shù)據(jù)時(shí)，F(xiàn)PGA根據(jù)預(yù)設(shè)的數(shù)字進(jìn)制、編碼帶寬、編碼分段間隔和發(fā)射頻段，并驅(qū)動(dòng)高速DDS單元將數(shù)據(jù)轉(zhuǎn)換成分段的chirp編碼信號(hào)，然后經(jīng)過(guò)混頻，放大，送入天線(xiàn)發(fā)射。
[0014]接收機(jī)接收來(lái)自發(fā)射機(jī)的信號(hào)，并將信號(hào)送入前置低噪聲放大器進(jìn)行放大，然后濾波，再由一級(jí)混頻器將本振信號(hào)與接收信號(hào)混頻，將信號(hào)頻率降低，隨后將接收信號(hào)同時(shí)通過(guò)不同通頻帶的二級(jí)帶通濾波器，從而將一路信號(hào)分成多個(gè)通道，在每個(gè)通道中信號(hào)與中頻本振再經(jīng)二級(jí)混頻器混頻，將信號(hào)降為基帶信號(hào)，通過(guò)A/D數(shù)據(jù)轉(zhuǎn)換采集變成數(shù)字信號(hào)，再經(jīng)過(guò)分?jǐn)?shù)階傅立葉變換，將數(shù)據(jù)解調(diào)出來(lái)。
[0015]本實(shí)用新型相比現(xiàn)有技術(shù)所具有的優(yōu)點(diǎn):
[0016]1、本實(shí)用新型采用多進(jìn)制分段式chirp信號(hào)對(duì)原始數(shù)據(jù)進(jìn)行編碼，相比于傳統(tǒng)的PSK，ASK，F(xiàn)SK，本實(shí)用新型將發(fā)射能量平均分配到各個(gè)頻段中，使其抗點(diǎn)頻干擾能力增強(qiáng)。
[0017]2、本實(shí)用新型所述FPGA采用Spartan6XC6SLX9_2TQG144I并行推動(dòng)DDS芯片AD9914產(chǎn)生分段chirp信號(hào)，F(xiàn)PGA根據(jù)預(yù)設(shè)的數(shù)字進(jìn)制、編碼帶寬、編碼分段間隔和發(fā)射頻段，驅(qū)動(dòng)高速DDS單元將數(shù)據(jù)轉(zhuǎn)換成分段chirp信號(hào)，具有調(diào)頻線(xiàn)性度好，頻率轉(zhuǎn)換速度高等優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0018]圖1是本實(shí)用新型所述發(fā)射機(jī)的電路示意圖。
[0019]圖2是本實(shí)用新型所述高速DDS單元與FPGA連接的電路示意圖。
[0020]圖3是本實(shí)用新型所述發(fā)射機(jī)中射頻本振單元的電路示意圖。
[0021]圖4是本實(shí)用新型所述發(fā)射機(jī)中系統(tǒng)時(shí)鐘的電路示意圖。
[0022]圖5是本實(shí)用新型所述接收機(jī)的電路示意圖。
[0023]圖6是本實(shí)用新型所述接收機(jī)中一級(jí)射頻本振的電路示意圖。
[0024]圖7是本實(shí)用新型所述接收機(jī)中中頻放大單元的電路示意圖。
【具體實(shí)施方式】