一種改進型時鐘同步鏡像延遲電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種應(yīng)用于高性能大規(guī)模數(shù)字電路或片上系統(tǒng)的改進型時鐘同步鏡像延遲電路。
【背景技術(shù)】
[0002]當(dāng)前超大規(guī)模集成電路(VLSI)中，同步系統(tǒng)占據(jù)了統(tǒng)治地位。在此系統(tǒng)中，數(shù)十萬乃至更多的時序器件(寄存器和鎖存器)利用統(tǒng)一的信號即時鐘(Clock)作為時間參考系統(tǒng)。時鐘信號為周期性的無差別信號，其關(guān)鍵參數(shù)為周期T，頻率f，上升時間Tr，下降時間Tf，以及占空比Θ。非理想時鐘在每個時鐘周期的到達時刻都有一個微小偏差，稱之為抖動(jitter,J)0時鐘通常來自于鎖相環(huán)等時鐘源，一般而言，抖動受時鐘源本身以及工作環(huán)境溫度、電壓的變化影響，不能完全消除。
[0003]將時鐘信號精確地分布到數(shù)目龐大的寄存器、鎖存器的相應(yīng)端口上屬于巨大的技術(shù)挑戰(zhàn)。由于驅(qū)動能力以及結(jié)構(gòu)本身受限，時鐘源的輸出時鐘需要通過時鐘分布網(wǎng)絡(luò)進行分發(fā)。由于芯片上寄存器距離時鐘源的物理位置差異以及驅(qū)動結(jié)構(gòu)的不同，在同一時刻，不同寄存器的時鐘沿到達時間有一定的差異，稱為時鐘偏斜(skew, S)。時鐘偏斜屬于是空間性的時序偏差，可以通過調(diào)整時鐘分布鏈路上的時鐘驅(qū)動器(buffer )的延遲進行控制。
[0004]時鐘分布網(wǎng)絡(luò)通常采用分而治之的策略，將全芯片分割成若干個局部時鐘網(wǎng)絡(luò)(Local Clock Distribut1n Network, Local CDN)和一個全局時鐘網(wǎng)絡(luò)(Global ClockDistribut1n Network, Global CDN)。局部時鐘網(wǎng)絡(luò)的特點為負載很高，時鐘信號具有一定程度的局部性，其偏斜要求控制在一定范圍內(nèi)，較全局時鐘分布要求較低。局部時鐘網(wǎng)絡(luò)通常采用金屬網(wǎng)格(Mesh)或者平衡時鐘樹的形式。
[0005]全局時鐘網(wǎng)絡(luò)負責(zé)將時鐘源即時鐘樹根節(jié)點(Root Node)無差別分布到局部時鐘網(wǎng)絡(luò)葉節(jié)點(Leaf Node)的入口，由于各部分的時鐘信號關(guān)聯(lián)性不強，因此時鐘偏斜Skew為一個強指標，同時時鐘從時鐘源出發(fā)并到達葉節(jié)點的絕對延遲時間Delay也是衡量時鐘信號的一個關(guān)鍵指標。
[0006]全局時鐘網(wǎng)絡(luò)通常為依次發(fā)散的對稱結(jié)構(gòu)，通過時鐘驅(qū)動器的多層放置、尺寸優(yōu)化和路徑平衡以及時鐘傳播路徑本身的RC延遲平衡，來構(gòu)建H或者X類型的時鐘樹(H-tree, X-tree)。時鐘驅(qū)動器相對于普通反向器或者緩沖器的特點在于尺寸為過度驅(qū)動設(shè)計，同時不改變時鐘的占空比。平衡對稱結(jié)構(gòu)可以達到很高的技術(shù)指標，但同時也帶來的問題如下:
1.工具綜合出的時鐘樹中的驅(qū)動器的尺寸和數(shù)量過度保守。
[0007]2.大量冗余時鐘驅(qū)動器用來平衡不同時鐘傳播路徑的延遲。
[0008]3.級數(shù)過多，結(jié)構(gòu)復(fù)雜。
[0009]4.時鐘驅(qū)動器的尺寸往往受限于標準單元庫和布局布線的要求，8X以上的超大尺寸并不多。
[0010]5.大規(guī)模時鐘驅(qū)動器網(wǎng)絡(luò)的功耗最高可以占整個芯片動態(tài)功耗的40%以上。
[0011]6.大規(guī)模時鐘驅(qū)動器上的時鐘信號同步跳變造成供電網(wǎng)絡(luò)波紋。
[0012]為解決此問題，在時鐘樹的根節(jié)點與葉節(jié)點之間引入了同步電路，最大的改進在于把時鐘驅(qū)動器從平衡路徑延遲中解放出來，只做負載驅(qū)動。目前主流應(yīng)用有若干種時鐘同步電路，模擬鎖相環(huán)(PLL)，數(shù)字延遲鎖相環(huán)(DLL)以及同步鏡像延遲線(SMD)。這些電路用途不同，各有利弊。同步鏡像延遲線(SMD)結(jié)構(gòu)相對簡單，同時只需兩個時鐘周期既可完成時鐘信號的同步，在存儲器等領(lǐng)域應(yīng)用廣泛。同時，SMD為純數(shù)字結(jié)構(gòu)，對于工藝和溫度的變化相對敏感度不高，有助于時鐘同步電路的穩(wěn)定性和魯棒性。同步鏡像延遲線應(yīng)用在大規(guī)模數(shù)字電路中需要克服兩個缺點，首先，要能夠適應(yīng)外部時鐘驅(qū)動器在一個不固定的范圍內(nèi)變動；其次，受限于測量-補償方法中測量單元的結(jié)構(gòu)，精度以及可調(diào)工作范圍相對較差。

【發(fā)明內(nèi)容】

[0013]為了克服現(xiàn)有同步鏡像延遲線存在的不足，本發(fā)明提供了一種高精度、低功耗、結(jié)構(gòu)簡單、適用于大規(guī)模數(shù)字集成電路的同步鏡像延遲電路，兼容于現(xiàn)有主流集成電路數(shù)字后端流程和時鐘樹綜合方法學(xué)，并可以在降低芯片總體功耗和面積的基礎(chǔ)上，提供高質(zhì)量的時鐘信號。
[0014]為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案如下:
一種改進型時鐘同步鏡像延遲電路，該電路位于時鐘樹根節(jié)點，接受可變占空比時鐘信號輸入，并將輸出時鐘信號送入時鐘驅(qū)動器鏈路，到達時鐘樹葉節(jié)點，所述電路包括輸入緩沖器IB，交錯測量-補償單元、反饋緩沖器FB ;
所述輸入緩沖器IB對由時鐘樹根節(jié)點輸出的時鐘源信號進行整形，將整形后的信號輸入交錯測量-補償單元進行測量、補償，再經(jīng)時鐘驅(qū)動器鏈路CD輸出一路時鐘信號到達時鐘樹葉節(jié)點，同時輸出一路控制信號到反饋緩沖器FB進行緩沖，反饋緩沖器FB的輸出的反饋時鐘FBCLK輸入到交錯測量-補償單元；
所述交錯測量-補償單元包括連接的交錯測量延遲線IMDL和交錯補償延遲線ICDL，反饋緩沖器FB是輸入緩沖器IB的鏡像。
[0015]為了適應(yīng)數(shù)字集成電路的需求，本發(fā)明的延遲電路移除了傳統(tǒng)鏡像延遲電路中對外部時鐘驅(qū)動器的鏡像以及負載鏈路，引入的回路將時鐘樹葉節(jié)點上的時鐘信號反饋回到該電路并與時鐘源進行相位比較、測量，得到的相位差信息用對輸出時鐘信號進行補償。此電路進入穩(wěn)定狀態(tài)只需兩個時鐘周期。
[0016]該電路有兩個輸入時鐘信號，分別為時鐘源信號和反饋時鐘信號，一個輸出時鐘信號，以及一個控制信號。時鐘源信號和反饋時鐘信號將在此電路的測量-補償結(jié)構(gòu)中進行相位差比較并對時鐘源信號進行補償。
[0017]輸入緩沖器IB負責(zé)將時鐘源的信號整形，提高其信號質(zhì)量以及負載能力，并保證輸入緩沖器IB的輸出參考時鐘具有足夠短的上升與下降時間；反饋緩沖器FB是輸入緩沖器IB的鏡像。交錯測量延遲線MDL用以測量時鐘源與反饋時鐘的相位差，而交錯補償延遲線ICDL則用測量的結(jié)果對輸出時鐘進行相應(yīng)的補償。
[0018]該時鐘同步鏡像延遲電路可以接受寬頻率范圍的時鐘信號輸入，最高頻率視最終實現(xiàn)工藝及電路本身參數(shù)的選取而不同；同時，此電路接收任意占空比的時鐘信號輸入，僅而不是傳統(tǒng)鏡像延遲線的脈沖型信號輸入。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為:本發(fā)明利用交錯測量-補償單元，在傳統(tǒng)同步鏡像延遲線的基礎(chǔ)上，將相位調(diào)節(jié)精度大幅提高，同時兼容于大規(guī)模數(shù)字集成電路的后端流程和時鐘樹綜合設(shè)計方法學(xué)。本發(fā)明的輸入時鐘的頻率范圍和占空比要求相對于傳統(tǒng)同步鏡像延遲線有明顯改進。
【附圖說明】
[0020]圖1是本發(fā)明的整體框圖。
[0021]圖2是本發(fā)明交錯測量延遲線的測量結(jié)構(gòu)。
[0022]圖3是本發(fā)明交錯補償延遲線的補償結(jié)構(gòu)。
【具體實施方式】
[0023]附圖僅用于示例性說明，不能理解為對本專利的限制；為了更好說明本實施例，附圖某些部件會有省略、放大或縮小，并不代表實際產(chǎn)品的尺寸；
對于本領(lǐng)域技術(shù)人員來說，附圖中某些公知結(jié)構(gòu)及其說明可能省略是可以理解的。下面結(jié)合附圖和實施例對本發(fā)明的技術(shù)方案做進一步的說明。
[0024]如圖1，一種改進型時鐘同步鏡像延遲電路，該電路位于時鐘樹根節(jié)點，接受可變占空比時鐘信號輸入，并將輸出時鐘信號送入時鐘驅(qū)動器鏈路，到達時鐘樹葉節(jié)點，所述電路包括輸入緩沖器IB，交錯測量-補償單元、反饋緩沖器FB ;
所述輸入緩沖器IB對由時鐘樹根節(jié)點輸出的時鐘源信號進行整形，將整形后的信號輸入交錯測量-補償單元進行測量、補償，再經(jīng)時鐘驅(qū)動器鏈路輸出一路時鐘信號到達時鐘樹葉節(jié)點，同時輸出一路控制信號到反饋緩沖器FB進行緩沖，反饋緩沖器FB的輸出的反饋時鐘FBCLK輸入到交錯測量-補償單元；
所述交錯測量-補償單元包括連接的交錯測量延遲線IMDL和交錯補償延遲線ICDL，反饋緩沖器FB是輸入緩沖器IB的鏡像。
[0025]本電路的工作過程如下:
首先，本電路進行初始化，對內(nèi)置所有寄存器和儲值電路進行清零，確保其具有明確的初始狀態(tài)。輸入緩沖器IB不受控制信號影響，在同步信號有效之前，寬頻率范圍和占空比的時鐘輸入信號從時鐘源直接進入輸入緩沖器IB，并產(chǎn)生四相參考時鐘，分為兩組CLK1，N