本申請涉及通信，特別是涉及一種時間同步裝置。

背景技術(shù)：

1、精確時間協(xié)議（precision?time?protocol，ptp）是一種應(yīng)用于網(wǎng)絡(luò)中實現(xiàn)時鐘同步的協(xié)議。在大型網(wǎng)絡(luò)中，會涉及多個設(shè)備照顧協(xié)同運作，這些設(shè)備需要一個統(tǒng)一的時間參考點。因此，引入了ptp協(xié)議作為統(tǒng)一的時間參考點。

2、對于設(shè)備而言，需要高精度地同步上游設(shè)備的時間，需要先同步上游的時鐘，基于同步后的是時鐘，設(shè)備才能穩(wěn)定地與上游設(shè)備同步時間。因此，設(shè)備中至少包括一個時鐘頻率同步的物理接口和承載ptp協(xié)議的物理接口?，F(xiàn)有技術(shù)中，常采用一個芯片將來自不同接口的時間信息和時鐘信息整合起來，在整個設(shè)備的時間信息和時鐘頻率均有這個芯片進行維護，并將時間同步信號發(fā)送給設(shè)備內(nèi)部的其他芯片。

3、由于芯片整合了不同接口的時間和時鐘信息，芯片廠商只能依托于這個芯片進行二次開放。芯片廠商只能依賴于芯片原廠的支持，無法找到其他的芯片進行替代，因此，如何實現(xiàn)兩個設(shè)備之間時鐘同步成為了亟待解決的問題。

技術(shù)實現(xiàn)思路

1、本申請實施例提供了一種時間同步裝置，以至少解決相關(guān)技術(shù)中如何實現(xiàn)兩個設(shè)備之間時鐘同步的問題。

2、第一方面，本申請實施例提供了一種時間同步裝置，其特征在于，包括：電性連接的fpga芯片和時鐘芯片；

3、fpga芯片，用于將接收到的初始時鐘同步信號的時鐘頻率分成第一時鐘頻點和第二時鐘頻點；

4、時鐘芯片包括第一鎖相環(huán)和第二鎖相環(huán)，

5、第一鎖相環(huán)用于根據(jù)第一時鐘頻點獲得系統(tǒng)時鐘，并將系統(tǒng)時鐘發(fā)送至第二鎖相環(huán)；

6、第二鎖相環(huán)用于根據(jù)系統(tǒng)時鐘獲取ptp時鐘偏頻，并將ptp時鐘偏頻發(fā)送至fpga芯片；

7、fpga芯片包括脈沖發(fā)生器，脈沖發(fā)生器，用于產(chǎn)生每秒脈沖信號，根據(jù)ptp時鐘偏頻調(diào)整每秒脈沖信號的相位，以使相位與初始時鐘同步信號的每秒脈沖相位一致，完成時間同步。

8、在一實施例中，述時鐘芯片還包括：第三鎖相環(huán)，

9、第三鎖相環(huán)，用于接收第二時鐘頻點，并將第二時鐘頻點傳輸至fpga芯片，以使fpga芯片將第二時鐘頻點轉(zhuǎn)化為第一時鐘頻點并將第一時鐘頻點傳輸至第一鎖相環(huán)。

10、在一實施例中，fpga芯片包括：脈沖信號補償器，頻率控制器，寄存器，

11、脈沖信號補償器與脈沖發(fā)生器電性連接，用于補償每秒脈沖信號的延遲，并將補償后的每秒脈沖信號傳輸至與fpga芯片相連的芯片；

12、寄存器，用于獲得ptp協(xié)議報文計算的納秒時間差，并將納秒時間差傳輸至頻率控制器；

13、頻率控制器，用于接收納秒時間差和每秒脈沖信號，當(dāng)納秒時間差小于預(yù)設(shè)閾值時，根據(jù)納米時間差和每秒脈沖信號發(fā)送調(diào)整頻率至第二鎖相環(huán)，以調(diào)整ptp時鐘偏頻。

14、在一實施例中，第二鎖相環(huán)包括：第一振蕩器和第二振蕩器，

15、第一振蕩器，用于接收頻率控制器發(fā)送的調(diào)整頻率，根據(jù)調(diào)整頻率調(diào)整頻率；

16、第二振蕩器，用于根據(jù)系統(tǒng)時鐘和調(diào)整后的頻率，獲得ptp時鐘偏頻，并將ptp時鐘偏頻傳輸至脈沖發(fā)生器。

17、在一實施例中，一種時間同步裝置還包括設(shè)備接口芯片：

18、設(shè)備接口芯片包括第一速率接口和第二速率接口，

19、第一速率接口，用于接收大于或者等于預(yù)設(shè)數(shù)據(jù)傳輸速率的時鐘頻率，并將時鐘頻率傳輸至于fpga芯片，以使fpga芯片將時鐘頻率分成第一時鐘頻點；

20、第二速率接口，用于接收小于預(yù)設(shè)數(shù)據(jù)傳輸?shù)牡臅r鐘頻率，并將時鐘頻率傳輸至于fpga芯片，以使fpga芯片將時鐘頻率分成第二時鐘頻點。

21、在一實施例中，一種時間同步裝置包括脈沖發(fā)生器：

22、脈沖發(fā)生器，還用于當(dāng)納秒時間差大于或者等于預(yù)設(shè)閾值時，根據(jù)納秒時間差調(diào)整每秒脈沖的相位，以使相位與初始時鐘同步信號的每秒脈沖相位一致，完成時間同步。

23、在一實施例中，第一鎖相環(huán)包括：第一傳輸接口和第二傳輸接口，

24、第一傳輸接口，用于接收第一時鐘頻點，以使時鐘芯片獲得系統(tǒng)時鐘；

25、第二傳輸接口，用于接收第一時鐘頻點，當(dāng)?shù)谝绘i相環(huán)采用第一傳輸接口進行接收時，第二傳輸接口不接收第一時鐘頻點，若第一傳輸接口發(fā)送故障，則第二傳輸接口開始接收第一時鐘頻點，以使時鐘芯片獲得系統(tǒng)時鐘。

26、在一實施例中，第三鎖相環(huán)包括：第三傳輸接口，

27、第三傳輸接口，用于接收第二時鐘頻點，以使第二時鐘頻點經(jīng)第三鎖相環(huán)處理后獲得初步穩(wěn)定的第二時鐘頻點。

28、本申請實施例提供的一種時間同步裝置，至少具有以下技術(shù)效果。

29、fpga芯片將接收到的上游設(shè)備提供的初始時鐘同步信號的時鐘頻率分成第一時鐘頻點和第二時鐘頻點，時鐘芯片的第一鎖相環(huán)根據(jù)接收到的第一時鐘頻點獲得系統(tǒng)時鐘，并將系統(tǒng)時鐘系統(tǒng)發(fā)送到第二鎖相環(huán)，根據(jù)系統(tǒng)時鐘獲得ptp時鐘偏頻，在系統(tǒng)時鐘上完成由系統(tǒng)時鐘域到ptp時鐘域的轉(zhuǎn)化，從而提高時鐘精度，使得時鐘同步的精度可得到亞微秒級，從ptp時鐘偏頻為實現(xiàn)時鐘同步提供了高精度同步的基礎(chǔ)。fpga芯片中的脈沖發(fā)生器根據(jù)ptp時鐘偏頻調(diào)整每秒脈沖的相位，使得產(chǎn)生的每秒脈沖的相位與初始時鐘同步信號的每秒脈沖相位相同，減少了內(nèi)部的時間誤差，從而實現(xiàn)了上游設(shè)備的時鐘與本設(shè)備的時鐘地高精度同步。

30、本申請的一個或多個實施例的細節(jié)在以下附圖和描述中提出，以使本申請的其他特征、目的和優(yōu)點更加簡明易懂。

技術(shù)特征：

1.一種時間同步裝置，其特征在于，包括：電性連接的fpga芯片和時鐘芯片；

2.根據(jù)權(quán)利要求1所述的時間同步裝置，其特征在于，所述時鐘芯片還包括：第三鎖相環(huán)，

3.根據(jù)權(quán)利要求1所述的時間同步裝置，其特征在于，所述fpga芯片包括：脈沖信號補償器，頻率控制器，寄存器，

4.根據(jù)權(quán)利要求3所述的時間同步裝置，其特征在于，所述第二鎖相環(huán)包括：第一振蕩器和第二振蕩器，

5.根據(jù)權(quán)利要求1所述的時間同步裝置，其特征在于，所述一種時間同步裝置還包括設(shè)備接口芯片：

6.根據(jù)權(quán)利要求3所述的時間同步裝置，其特征在于，所述一種時間同步裝置包括所述脈沖發(fā)生器：

7.根據(jù)權(quán)利要求1所述的時間同步裝置，其特征在于，所述第一鎖相環(huán)包括：第一傳輸接口和第二傳輸接口，

8.根據(jù)權(quán)利要求2所述的時間同步裝置，其特征在于，所述第三鎖相環(huán)包括：第三傳輸接口，

技術(shù)總結(jié)
本申請涉及一種時間同步裝置，其中，該時間同步裝置包括：FPGA芯片，用于將接收到的初始時鐘同步信號的時鐘頻率分成第一時鐘頻點和第二時鐘頻點；時鐘芯片包括第一鎖相環(huán)和第二鎖相環(huán)，第一鎖相環(huán)用于根據(jù)第一時鐘頻點獲得系統(tǒng)時鐘，并將系統(tǒng)時鐘發(fā)送至第二鎖相環(huán)；第二鎖相環(huán)用于根據(jù)系統(tǒng)時鐘獲取PTP時鐘偏頻，并將PTP時鐘偏頻發(fā)送至FPGA芯片；FPGA芯片包括脈沖發(fā)生器，脈沖發(fā)生器，用于產(chǎn)生每秒脈沖信號，根據(jù)PTP時鐘偏頻調(diào)整每秒脈沖信號的相位，以使相位與初始時鐘同步信號的每秒脈沖相位一致，完成時間同步。通過本申請，利用FPGA芯片和時鐘芯片實現(xiàn)了本應(yīng)用設(shè)備與上游設(shè)備的時鐘同步。

技術(shù)研發(fā)人員：楊昌亮,上官福義,王力成
受保護的技術(shù)使用者：杭州初靈信息技術(shù)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6