本發(fā)明涉及一種基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路，屬于集成電路領(lǐng)域。

背景技術(shù)：

1、目前，ccd和cmos-aps是最常見的兩種成像器件，但它們各自存在一定的限制。ccd因為需要復(fù)雜的時序控制和電壓需求，導(dǎo)致運行速度較慢且難以實現(xiàn)高集成度；而cmos-aps則由于采用光電二極管且結(jié)構(gòu)較為復(fù)雜，導(dǎo)致填充系數(shù)較低，滿阱電荷容量較小。

2、公開號為cn102938409a的中國專利公開了一種復(fù)合介質(zhì)柵雙晶體管光敏探測器，其特點是單個器件具備復(fù)位、感光以及讀出功能，從而構(gòu)成一個完整的像素，該結(jié)構(gòu)的探測器可以極大的提高像素的填充因子，具有更快的工作速度、更大的填充系數(shù)、更多的滿阱電荷且能和cmos工藝集成，該器件利用閾值可變的mosfet信號讀出區(qū)進行讀出，使其與ccd和cmos-aps相比具有先天優(yōu)勢。

3、基于上述特點，能夠通過量化器件讀出電流并檢測閾值電壓改變引起的器件讀出電流的改變的電路，可以對復(fù)合介質(zhì)柵雙晶體管光敏探測器實現(xiàn)穩(wěn)定高速的讀出。公開號為cn116017184a、cn117135478a的中國專利分別提出了一種基于反相器鏈跨阻放大器的復(fù)合介質(zhì)柵雙晶體管像素讀出電路和一種基于雙跨阻放大器的復(fù)合介質(zhì)柵晶體管像素讀出電路，采用斜坡發(fā)生器、跨阻放大器、驅(qū)動級和計數(shù)器來實現(xiàn)器件電流的模擬轉(zhuǎn)換與數(shù)字讀出。但是，將模擬電路部分的成像器件讀出電流通過計數(shù)器轉(zhuǎn)化為數(shù)字輸出后再用數(shù)字電路將并行數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)需要數(shù)?；旌想娐罚@會導(dǎo)致電路設(shè)計、驗證和測試的難度增大。此外，數(shù)?；旌想娐愤€需要不同工藝要求的融合和工藝參數(shù)的匹配，同時，工藝非理想性會增大電路版圖設(shè)計難度，需要額外噪聲隔離且會增加布線復(fù)雜性，導(dǎo)致前端電路仿真和后端版圖設(shè)計需要更長的周期來完成迭代。

技術(shù)實現(xiàn)思路

1、為了解決數(shù)模混合電路設(shè)計復(fù)雜的問題，本發(fā)明提供了一種基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路，用純模擬電路將并行的成像器件讀出電流數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)，降低了電路設(shè)計復(fù)雜度，縮短電路仿真與版圖設(shè)計迭代周期。

2、本發(fā)明的技術(shù)方案如下：

3、基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路，包括復(fù)合介質(zhì)柵光敏探測器像素、斜坡發(fā)生器、鉗位電路、開關(guān)s1、預(yù)充電電路、比較器、計數(shù)器、8-256譯碼器、第一與門和第二與門、一個256輸入或門。其中，所述復(fù)合介質(zhì)柵光敏探測器像素的柵端連接所述斜坡發(fā)生器，源端接地，漏端與所述鉗位電路的輸入端相連。

4、進一步地，所述復(fù)合介質(zhì)柵光敏探測器像素包括mos-c(金屬-氧化物半導(dǎo)體電容器，metal-oxide-semiconductor-capacitor)信號收集區(qū)和mosfet(金屬-氧化物半導(dǎo)體場效應(yīng)晶體管，metal-oxide-semiconductor?field-effect?transistor)信號讀出區(qū)。在曝光模式中，mos-c信號收集區(qū)在柵端—襯底正向偏壓的作用下于襯底中產(chǎn)生耗盡區(qū)，實現(xiàn)對光生載流子的收集；在讀出模式中，mosfet信號讀出區(qū)的晶體管閾值電壓根據(jù)所收集的光生載流子電荷量產(chǎn)生相應(yīng)的變化，實現(xiàn)對光生載流子信號的讀出。

5、進一步地，鉗位電路由一個放大器和一個晶體管構(gòu)成；預(yù)充電電路由一個積分電容cint和一個晶體管構(gòu)成；第一與門作為計數(shù)器的使能開關(guān)。

6、進一步地，所述鉗位電路中的晶體管記為第一晶體管m1，第一晶體管m1的柵端連接放大器的輸出端，復(fù)合介質(zhì)柵光敏探測器像素的漏端與放大器的一個輸入端相連，放大器的另一輸入端由外部提供鉗位電壓vref,clamp；第一晶體管m1的源端與復(fù)合介質(zhì)柵光敏探測器像素的漏端相連，形成反饋回路；第一晶體管m1的漏端與開關(guān)s1的一端相連。

7、進一步地，所述預(yù)充電電路中的晶體管記為第二晶體管m2，第二晶體管m2的柵端與外部提供的預(yù)充電電壓vprecharge相連，漏端與外部電源vdd相連，源端與積分電容cint相連；積分電容cint另一端接地。

8、進一步地，所述開關(guān)s1的另一端與積分電容cint、第二晶體管m2的源端以及比較器的一個輸入端相連；比較器的另一個輸入端由外部提供參考電壓vref,comp。

9、進一步地，比較器的輸出電壓vcompout與讀出的使能信號en_read共同作為所述第一與門的輸入。所述第一與門輸出端與所述計數(shù)器的輸入端相連。

10、進一步地，所述計數(shù)器的使能信號為邏輯1時，計數(shù)器使能；在計時器計時過程中，每一個時鐘周期結(jié)束，計數(shù)器輸出端口數(shù)值增加1。

11、進一步地，從所述負反饋鉗位電路回路到所述計數(shù)器的所有電路部分為一列復(fù)合介質(zhì)柵光敏探測器像素的讀出電路。

12、進一步地，所述8-256譯碼器的輸入端為外部提供的8bit選列信號，其輸出端與第二與門的一個輸入端相連。

13、進一步地，第二與門的輸出與256輸入或門的一個輸入端相連；256列復(fù)合介質(zhì)柵光敏探測器像素的讀出電路為第二與門提供另一端的輸入。第二與門輸出端與所述256輸入或門輸入端相連。

14、本發(fā)明的有益效果：

15、本發(fā)明的并串轉(zhuǎn)換電路將所有數(shù)字電路部分轉(zhuǎn)化為模擬電路，純模擬電路可以直接對輸入信號進行處理，無需進行模數(shù)轉(zhuǎn)換或數(shù)模轉(zhuǎn)換，因此信號處理是連續(xù)的，延遲較小。數(shù)?；旌想娐分械臄?shù)字部分通常依賴時鐘信號，可能會出現(xiàn)時鐘偏差、時鐘抖動等問題，尤其在高速數(shù)字電路中。這些時鐘問題會影響信號的處理精度和系統(tǒng)的可靠性。純模擬電路無需處理內(nèi)部時鐘信號，避免了時序和同步相關(guān)的問題。由于純模擬電路沒有高速的數(shù)字開關(guān)信號，電磁干擾和整體電路噪聲相對較低。

16、對于無需電路內(nèi)部時鐘的信號處理鏈較短與電路拓撲結(jié)構(gòu)相對簡單的電路，數(shù)?；旌想娐飞婕暗綇?fù)雜的架構(gòu)，包括模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、數(shù)字處理部分等，這增加了電路設(shè)計、驗證和測試的復(fù)雜性。模擬電路的電路結(jié)構(gòu)通常是線性的，電路拓撲結(jié)構(gòu)相對簡單，信號處理鏈條較短，減少了設(shè)計步驟與調(diào)試過程。

17、本發(fā)明利用所述8-256譯碼器、模擬電路實現(xiàn)的所述與門和所述256輸入或門完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)化。降低了電路設(shè)計復(fù)雜度，縮短電路仿真與版圖設(shè)計迭代周期，有效地降低了芯片的功耗與面積，有利于后續(xù)小型化系統(tǒng)的設(shè)計。

技術(shù)特征：

1.一種基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路，其特征在于，所述電路包括復(fù)合介質(zhì)柵光敏探測器像素、斜坡發(fā)生器、鉗位電路、開關(guān)s1、預(yù)充電電路、比較器、計數(shù)器、8-256譯碼器、第一與門和第二與門、一個256輸入或門；其中，復(fù)合介質(zhì)柵光敏探測器像素的柵端連接斜坡發(fā)生器，源端接地，漏端與鉗位電路的輸入端相連；鉗位電路由一個放大器和一個晶體管構(gòu)成；預(yù)充電電路由一個積分電容cint和一個晶體管構(gòu)成；第一與門作為計數(shù)器的使能開關(guān)。

2.根據(jù)權(quán)利要求1所述的并串轉(zhuǎn)換，其特征在于，所述鉗位電路中的晶體管記為第一晶體管m1，第一晶體管m1的柵端連接放大器的輸出端，復(fù)合介質(zhì)柵光敏探測器像素的漏端與放大器的一個輸入端相連，放大器的另一輸入端由外部提供鉗位電壓vref,clamp；第一晶體管m1的源端與復(fù)合介質(zhì)柵光敏探測器像素的漏端相連，形成反饋回路；第一晶體管m1的漏端與開關(guān)s1的一端相連。

3.根據(jù)權(quán)利要求2所述的并串轉(zhuǎn)換，其特征在于，所述預(yù)充電電路中的晶體管記為第二晶體管m2，第二晶體管m2的柵端與外部提供的預(yù)充電電壓vprecharge相連，漏端與外部電源vdd相連，源端與積分電容cint相連；積分電容cint另一端接地。

4.根據(jù)權(quán)利要求3所述的并串轉(zhuǎn)換，其特征在于，所述開關(guān)s1的另一端與積分電容cint、第二晶體管m2的源端以及比較器的一個輸入端相連；比較器的另一個輸入端由外部提供參考電壓vref,comp。

5.根據(jù)權(quán)利要求4所述的并串轉(zhuǎn)換，其特征在于，所述比較器的輸出電壓vcompout與讀出的使能信號en_read共同作為第一與門的輸入，第一與門輸出端與計數(shù)器的輸入端相連，比較器的輸出電壓vcompout與讀出的使能信號en_read的與計算結(jié)果作為計數(shù)器的計數(shù)依據(jù)：計數(shù)器的使能信號為邏輯1時，計數(shù)器使能，在計時器計時過程中，每一個時鐘周期結(jié)束，計數(shù)器輸出端口數(shù)值增加1。

6.根據(jù)權(quán)利要求5所述的并串轉(zhuǎn)換，其特征在于，所述8-256譯碼器的輸入端為外部提供的8bit選列信號，其輸出端與第二與門的一個輸入端相連。

7.根據(jù)權(quán)利要求6所述的并串轉(zhuǎn)換，其特征在于，第二與門的輸出與所述256輸入或門的一個輸入端相連。

8.一種復(fù)合介質(zhì)柵光敏探測器，其特征在于，所述復(fù)合介質(zhì)柵光敏探測器包括權(quán)利要求1-7任一項所述的基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路。

9.一種成像裝置，其特征在于，所述成像裝置包括權(quán)利要求1-6任一項所述的基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路或權(quán)利要求7所述復(fù)合介質(zhì)柵光敏探測器。

技術(shù)總結(jié)
本發(fā)明公開了一種基于復(fù)合介質(zhì)柵光敏探測器的并串轉(zhuǎn)換電路，屬于集成電路領(lǐng)域。所述并串轉(zhuǎn)換電路包括復(fù)合介質(zhì)柵光敏探測器像素、斜坡發(fā)生器、鉗位電路、開關(guān)S<subgt;1</subgt;、預(yù)充電電路、比較器、計數(shù)器、8?256譯碼器、一個第一與門和256個第二與門、一個256輸入或門；該并串轉(zhuǎn)換電路將所有數(shù)字電路部分轉(zhuǎn)化為模擬電路，從而降低了電路設(shè)計復(fù)雜度，縮短電路仿真與版圖設(shè)計迭代周期，有效地降低了芯片的功耗與面積，有利于后續(xù)小型化系統(tǒng)的設(shè)計。

技術(shù)研發(fā)人員：閆鋒,潘亦凡,王凱,王一鳴,李鑄軒,孫琰雯,王靜怡,李龍飛
受保護的技術(shù)使用者：南京大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9