本發(fā)明涉及視頻編碼技術(shù)領(lǐng)域，尤其涉及一種實(shí)時(shí)視頻編碼的方法及系統(tǒng)。

背景技術(shù)：

視頻編碼技術(shù)在社會(huì)生活的各個(gè)場(chǎng)景中都有著廣泛運(yùn)用，比如日常網(wǎng)絡(luò)攝像頭、視頻記錄、視頻聊天、視頻監(jiān)控，等等。視頻的實(shí)時(shí)編碼傳輸給用戶帶來多種便利。

隨著視頻編碼技術(shù)的不斷進(jìn)步，用戶對(duì)于視頻編碼的實(shí)時(shí)性要求也在不斷提高。尤其在監(jiān)控領(lǐng)域，需要實(shí)時(shí)對(duì)圖像進(jìn)行高精度的處理，從而確保監(jiān)控的時(shí)效性和準(zhǔn)確性。

現(xiàn)有的實(shí)時(shí)視頻編碼技術(shù)中成熟的技術(shù)大多基于h.264/265標(biāo)準(zhǔn)，無法支持其他視頻編碼格式。而若需要支持其他各式則需要重新進(jìn)行系統(tǒng)設(shè)計(jì)、芯片設(shè)計(jì)等一系列工作，投入時(shí)間長(zhǎng)、需要資金量大而效率低。亟需一種能夠快捷地支持其他標(biāo)準(zhǔn)的編碼方法和系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種視頻編碼方法和系統(tǒng)，不僅能夠支持多種標(biāo)準(zhǔn)，并且能夠?qū)崿F(xiàn)根據(jù)選定標(biāo)準(zhǔn)的快速實(shí)時(shí)編碼。

根據(jù)本發(fā)明，可以利用現(xiàn)有的視頻主芯片而不需做其他改動(dòng)即可支持其他標(biāo)準(zhǔn)格式的視頻編碼，包括但不限于svac標(biāo)準(zhǔn)、avs標(biāo)準(zhǔn)等等視頻壓縮標(biāo)準(zhǔn)。

根據(jù)本發(fā)明，可以實(shí)現(xiàn)多種格式的視頻快速實(shí)時(shí)編碼。

根據(jù)本發(fā)明，可以對(duì)現(xiàn)有視頻主芯片的接口充分利用，達(dá)到迅速配備協(xié)處理器的目的。

根據(jù)本發(fā)明，由于對(duì)主芯片和協(xié)處理器進(jìn)行了充分的分工合作，提高了整體效率，從而實(shí)現(xiàn)了實(shí)時(shí)快速視頻編碼。

為了達(dá)到上述效果，本發(fā)明是這樣實(shí)現(xiàn)的：

一種用于編碼的方法，其特征在于，通過現(xiàn)場(chǎng)視頻采集裝置進(jìn)行視頻運(yùn)動(dòng)圖像采集；通過主芯片接收來自現(xiàn)場(chǎng)視頻采集裝置采集的圖象數(shù)據(jù)；通過isp（imagesignalprocessor），即，圖像處理器，對(duì)采集到的圖像畫質(zhì)進(jìn)行處理；通過主芯片的數(shù)據(jù)輸出通路將處理后的圖像數(shù)據(jù)傳輸?shù)絽f(xié)處理器；由協(xié)處理器進(jìn)行視頻數(shù)據(jù)的編碼處理。

其中，該編碼方法可以是視頻實(shí)時(shí)編碼。

其中，該現(xiàn)場(chǎng)視頻采集裝置可以是圖像傳感器。

其中，該主芯片輸出的圖像數(shù)據(jù)可以是yuv數(shù)據(jù)。

其中，該協(xié)處理器可以是視頻編碼協(xié)處理器，比如svac編碼協(xié)處理器、avs編碼協(xié)處理器等支持其他視頻壓縮標(biāo)準(zhǔn)的協(xié)處理器。該協(xié)處理器可以是一片fpga，可以是一個(gè)專用芯片，或其他任意可以實(shí)現(xiàn)該協(xié)作功能的電子器件。

其中，該數(shù)據(jù)輸出通路可以是bt.1120通路。

其中，由協(xié)處理器編碼后的數(shù)據(jù)通過usb接口傳輸給主芯片，并由主芯片輸出。

其中，由協(xié)處理器編碼后的數(shù)據(jù)也可以由協(xié)處理器自身直接輸出。

一種用于編碼的系統(tǒng)，其特征在于，該裝置具有，現(xiàn)場(chǎng)視頻采集裝置，用于采集現(xiàn)場(chǎng)視頻圖像；主芯片，接收來自現(xiàn)場(chǎng)視頻采集裝置采集的圖象數(shù)據(jù)，并將處理后的圖像數(shù)據(jù)通過數(shù)據(jù)輸出通路傳輸?shù)絽f(xié)處理器；圖像處理器，對(duì)采集到的圖像畫質(zhì)進(jìn)行處理；協(xié)處理器，接收來自主芯片的視頻數(shù)據(jù)，并對(duì)視頻數(shù)據(jù)進(jìn)行編碼處理。

其中，該編碼可以是視頻實(shí)時(shí)編碼。

其中，該現(xiàn)場(chǎng)視頻采集裝置可以是圖像傳感器。

其中，該主芯片輸出的圖像數(shù)據(jù)可以是yuv數(shù)據(jù)。

其中，該協(xié)處理器可以是視頻編碼協(xié)處理器，比如svac編碼協(xié)處理器、avs編碼協(xié)處理器。該協(xié)處理器可以是一片fpga，可以是一個(gè)專用芯片，或其他任意可以實(shí)現(xiàn)該協(xié)作功能的電子器件。

其中，該數(shù)據(jù)輸出通路可以是bt.1120通路。

其中，由協(xié)處理器編碼后的數(shù)據(jù)通過usb接口傳輸給主芯片，并由主芯片輸出。

其中，由協(xié)處理器編碼后的數(shù)據(jù)也可以由協(xié)處理器自身直接輸出。

附圖說明

圖1是本發(fā)明的實(shí)施例的芯片電路整體框架圖。

圖2是本發(fā)明的實(shí)施例的主芯片接收視頻采集裝置后的數(shù)據(jù)流程圖。

圖3是本發(fā)明的實(shí)施例的主芯片接收來自協(xié)處理器的數(shù)據(jù)流程圖。

圖4是本發(fā)明的實(shí)施例的協(xié)處理器數(shù)據(jù)流程圖。

具體實(shí)施方式

下面，對(duì)本發(fā)明的具體實(shí)施例進(jìn)行詳細(xì)的說明，并根據(jù)附圖詳述。

圖1示出了芯片電路整體框架，其中，100為主芯片，200為協(xié)處理器。

主芯片100具有多個(gè)接口101-117，其中，101為bt.1120傳輸接口，102為sdio接口，103為usb接口，104為以太網(wǎng)接口，106、110為gpio接口，105為sd接口，107和108為uart接口，109為rtc接口，111為ir接口，112為viu接口，113為audiocodec接口，114為ddr3接口，115為spi接口，116為nand接口，117為cvbs接口。

協(xié)處理器200有多個(gè)接口，其中，201為bt.1120傳輸接口，202為sdio接口，203為usb接口,204為ddr3接口，205為以太網(wǎng)接口。

主芯片100并不一定具有上述全部的接口，可以根據(jù)其實(shí)際的運(yùn)用增減部分接口，或者對(duì)接口進(jìn)行變化。

同樣的，協(xié)處理器200也不必具有上述全部接口，可以根據(jù)實(shí)際運(yùn)用增減部分接口，或者對(duì)接口進(jìn)行變化。

現(xiàn)場(chǎng)視頻圖像采集裝置與接口112相連接，將其采集到的視頻圖像發(fā)送給主芯片100。主芯片100通過其內(nèi)部的圖像處理器，對(duì)采集到的圖像畫質(zhì)進(jìn)行處理。有些情況下該圖像處理器并不包含在主芯片內(nèi)部，而是位于其他位置。當(dāng)需要時(shí)，主芯片通過其外接的協(xié)處理器200進(jìn)行編碼。主芯片將需要編碼的yuv數(shù)據(jù)通過101端口輸出給協(xié)處理器200。主芯片的102端口與協(xié)處理器芯片的202端口相連接，可以進(jìn)行部分?jǐn)?shù)據(jù)和/或相關(guān)控制信號(hào)和/或芯片狀態(tài)信號(hào)等數(shù)據(jù)的傳輸。

協(xié)處理器200通過201接口獲得來自主芯片100的yuv數(shù)據(jù)，經(jīng)過編碼后，將編碼后的數(shù)據(jù)通過usb接口傳輸給主芯片100。主芯片將該編碼后的數(shù)據(jù)通過以太網(wǎng)接口或其他數(shù)據(jù)傳輸接口輸出。

一些情況下，可以設(shè)置數(shù)據(jù)通路開關(guān)，對(duì)編碼后的數(shù)據(jù)流向進(jìn)行控制?？梢栽O(shè)計(jì)開關(guān)的一條通路是：經(jīng)過協(xié)處理器200編碼后的數(shù)據(jù)不再回傳給主芯片100，而是直接由協(xié)處理器的以太網(wǎng)接口或其他數(shù)據(jù)傳輸接口輸出；另一條通路是：經(jīng)過協(xié)處理器編碼后的數(shù)據(jù)通過usb接口傳輸給主芯片100，主芯片將該編碼后的數(shù)據(jù)通過以太網(wǎng)接口或其他數(shù)據(jù)傳輸接口輸出。

圖1中還示出了主芯片的接口結(jié)構(gòu)，可見，主芯片可以具有若干接口，其中的部分接口可以用于與協(xié)處理器配合工作。進(jìn)一步地，協(xié)處理器可以直接使用主芯片現(xiàn)有的接口而不必重新定制主芯片。同時(shí)，主芯片包括有圖像處理器，用于對(duì)接收到的圖像進(jìn)行優(yōu)化。有些情況下，圖像處理器位于主芯片外部，實(shí)現(xiàn)同樣的功能。

圖2和3示出了主芯片的工作流程。主芯片接收到來自圖像采集設(shè)備的數(shù)據(jù)后，通過圖像處理器對(duì)其進(jìn)行優(yōu)化，再將數(shù)據(jù)傳輸給編碼協(xié)處理器。主芯片從編碼協(xié)處理器接收編碼后的數(shù)據(jù)，并將其輸出。有些情況下，主芯片不再接收來自編碼協(xié)處理器的編碼后的數(shù)據(jù)，而是由編碼協(xié)處理器自行輸出。

圖4示出了編碼協(xié)處理器的工作流程。編碼協(xié)處理器接收來自主芯片的yuv數(shù)據(jù)，進(jìn)行編碼后，將數(shù)據(jù)傳回給主芯片。一些情況下，可以設(shè)置數(shù)據(jù)通路開關(guān)，對(duì)編碼后的數(shù)據(jù)流向進(jìn)行控制?？梢栽O(shè)計(jì)開關(guān)的一條通路是：經(jīng)過協(xié)處理器200編碼后的數(shù)據(jù)不再回傳給主芯片100，而是直接由協(xié)處理器的以太網(wǎng)接口或其他數(shù)據(jù)傳輸接口輸出；另一條通路是：經(jīng)過協(xié)處理器編碼后的數(shù)據(jù)通過usb接口傳輸給主芯片100，主芯片將該編碼后的數(shù)據(jù)通過以太網(wǎng)接口或其他數(shù)據(jù)傳輸接口輸出。

從以上描述可以看出，本發(fā)明的視頻編碼協(xié)處理器和主芯片配合工作，可以實(shí)現(xiàn)充分利用主芯片和現(xiàn)有系統(tǒng)架構(gòu)的基礎(chǔ)上實(shí)現(xiàn)主芯片并不支持的視頻標(biāo)準(zhǔn)的實(shí)時(shí)編碼。

以上結(jié)合最佳實(shí)施利對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明并不局限于以上揭示的實(shí)施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本發(fā)明的本質(zhì)進(jìn)行的修改、等效組合。