用于降低信令功率的方法和裝置相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2013年11月25日向美國(guó)專(zhuān)利商標(biāo)局提交的美國(guó)非臨時(shí)專(zhuān)利申請(qǐng)No.14/089,683的優(yōu)先權(quán)和權(quán)益，其全部?jī)?nèi)容通過(guò)援引納入于此。

背景技術(shù)：
領(lǐng)域本公開(kāi)一般涉及高速數(shù)據(jù)通信接口，尤其涉及脈沖振幅調(diào)制編碼的數(shù)據(jù)通信鏈路。背景移動(dòng)設(shè)備(諸如蜂窩電話(huà))的制造商可以在一個(gè)或多個(gè)集成電路(IC)設(shè)備和/或一個(gè)或多個(gè)電路板中部署各種電子組件。這些電子組件可包括處理設(shè)備、存儲(chǔ)設(shè)備、通信收發(fā)機(jī)、顯示器驅(qū)動(dòng)器以及類(lèi)似組件。在一個(gè)示例中，可以在印刷電路板(PCB)上提供處理設(shè)備，并且該處理設(shè)備可以與在同一PCB上和/或在不同PCB上的一個(gè)或多個(gè)存儲(chǔ)器設(shè)備通信。處理器可以使用支持?jǐn)?shù)據(jù)和控制信號(hào)的單向和雙向通道的高速通信鏈路與存儲(chǔ)器設(shè)備通信。在多線(xiàn)接口中，與通信鏈路相關(guān)聯(lián)的功耗相對(duì)于移動(dòng)無(wú)線(xiàn)設(shè)備中可用的功率預(yù)算而言可能是很大的。在某種程度上，通信鏈路所消耗的功率可通過(guò)總線(xiàn)寬度、用于在傳輸線(xiàn)上傳送數(shù)據(jù)的驅(qū)動(dòng)器類(lèi)型、傳輸線(xiàn)的幾何形狀和結(jié)構(gòu)、編碼格式、切換頻率、邏輯狀態(tài)(這可由編碼方案的電壓和電流電平來(lái)定義)等等中的一者或多者來(lái)確定。概述本文公開(kāi)的各實(shí)施例提供了可降低數(shù)據(jù)通信鏈路中的功耗的系統(tǒng)、方法以及裝置。功耗可通過(guò)限制多位數(shù)據(jù)碼元的主位和次位中高功率編碼狀態(tài)的出現(xiàn)數(shù)量來(lái)被降低。主位可以是多位數(shù)據(jù)碼元中的位，它具有比該多位數(shù)據(jù)碼元中的其他位的信令狀態(tài)汲取更多功率的一個(gè)或多個(gè)信令狀態(tài)，且次位可以是該多位數(shù)據(jù)碼元中的另一位，它具有比該多位數(shù)據(jù)碼元中的除主位以外的其余位汲取更多功率的信令狀態(tài)。在一些示例中，主位可以是多位數(shù)據(jù)碼元的最高有效位(MSB)或最低有效位(LSB)，且多位數(shù)據(jù)碼元的次位可以是與多位數(shù)據(jù)碼元相關(guān)聯(lián)的多個(gè)位中的任一位(主位除外)。在本公開(kāi)的一方面，一種用于數(shù)據(jù)通信的方法，包括：確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分；根據(jù)該多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元；以及將傳輸碼元提供給配置成將傳輸碼元編碼成多電平傳輸碼元以供在通信鏈路上傳輸?shù)囊粋€(gè)或多個(gè)多狀態(tài)編碼器。與傳送處于第一邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在第二部分大于一半且大于第一部分時(shí)，可從多個(gè)輸入數(shù)據(jù)碼元的次位導(dǎo)出傳輸碼元的主位且從多個(gè)輸入數(shù)據(jù)碼元的主位導(dǎo)出傳輸碼元的次位。在本公開(kāi)的一方面，根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元包括：在第一部分大于一半時(shí)將輸入數(shù)據(jù)碼元的主位反相；以及在第二部分大于一半時(shí)將輸入數(shù)據(jù)碼元的次位反相。在本公開(kāi)的一方面，根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元包括：在第一部分大于一半或第二部分大于一半時(shí)將傳輸碼元的主位反相。在本公開(kāi)的一方面，主位和次位是多位數(shù)據(jù)碼元的二進(jìn)制編碼的位，并且其中與傳送處于第二邏輯狀態(tài)的二進(jìn)制編碼的位相比，傳送處于第一邏輯狀態(tài)的二進(jìn)制編碼的位可需要更多功率。在本公開(kāi)的一方面，傳輸碼元序列可以在通信鏈路的連接器上傳送。各傳輸碼元可以在通信鏈路上并行地傳送。在本公開(kāi)的一方面，編碼指示符信號(hào)可被提供給一個(gè)或多個(gè)多狀態(tài)編碼器之一以獲得指示傳輸碼元的主位是否與輸入數(shù)據(jù)碼元的次位相對(duì)應(yīng)以及傳輸碼元的次位是否與輸入數(shù)據(jù)碼元的主位相對(duì)應(yīng)的多電平編碼指示符信號(hào)。多電平編碼指示符信號(hào)和多電平傳輸碼元可在通信鏈路上在一個(gè)傳送時(shí)鐘循環(huán)中并行地傳送。多電平編碼指示符信號(hào)可以指示傳輸碼元的主位是否被反相。多電平編碼指示符信號(hào)可以指示傳輸碼元的次位是否被反相。一個(gè)或多個(gè)多狀態(tài)編碼器可將傳輸碼元中的每一者編碼成至少三個(gè)電壓或電流電平之一。一個(gè)或多個(gè)多狀態(tài)編碼器可編碼傳輸碼元中的每一者以供在脈沖振幅調(diào)制通信鏈路上傳輸。在本公開(kāi)的一方面，一種設(shè)備包括用于確定多個(gè)多位數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分的裝置；以及用于將傳輸碼元提供給多狀態(tài)編碼器的裝置。與處于第二邏輯狀態(tài)的主位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。與傳送處于任何邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在主位部分大于一半時(shí)，每一傳輸碼元可包括多個(gè)多位數(shù)據(jù)碼元中的對(duì)應(yīng)一個(gè)多位數(shù)據(jù)碼元的主位的經(jīng)反相版本。多狀態(tài)編碼器可被配置成將多個(gè)多位數(shù)據(jù)碼元中的每一者編碼成通信鏈路上的至少三個(gè)電壓或電流電平之一。在本公開(kāi)的一方面，一種裝置包括：多狀態(tài)編碼器，其被配置成將多個(gè)多位數(shù)據(jù)碼元中的每一者編碼成通信鏈路上的至少三個(gè)電壓或電流電平之一；多個(gè)多狀態(tài)發(fā)射機(jī)電路，其被配置成從多狀態(tài)編碼器接收傳輸碼元集合；以及處理電路。該處理電路可被配置成：確定多個(gè)多位數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分；以及將傳輸碼元提供給多狀態(tài)編碼器。與處于第二邏輯狀態(tài)的主位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。與傳送處于任何邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在主位部分大于一半時(shí)，每一傳輸碼元可包括多個(gè)多位數(shù)據(jù)碼元中的對(duì)應(yīng)一個(gè)多位數(shù)據(jù)碼元的主位的經(jīng)反相版本。在本公開(kāi)的一方面，一種處理器可讀存儲(chǔ)介質(zhì)具有一個(gè)或多個(gè)指令。該指令可由一個(gè)或多個(gè)處理電路執(zhí)行并且可使得該一個(gè)或多個(gè)處理電路：確定多個(gè)多位數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分；以及將傳輸碼元提供給多狀態(tài)編碼器。與處于第二邏輯狀態(tài)的主位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。與傳送處于任何邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在主位部分大于一半時(shí)，每一傳輸碼元可包括多個(gè)多位數(shù)據(jù)碼元中的對(duì)應(yīng)一個(gè)多位數(shù)據(jù)碼元的主位的經(jīng)反相版本。多狀態(tài)編碼器可被配置成將多個(gè)多位數(shù)據(jù)碼元中的每一者編碼成通信鏈路上的至少三個(gè)電壓或電流電平之一。在本公開(kāi)的一方面中，一種方法包括：解碼從通信鏈路接收到的多電平編碼指示符信號(hào)以提供多個(gè)控制信號(hào)；基于多個(gè)控制信號(hào)中的第一控制信號(hào)來(lái)選擇性地將從接收自通信鏈路的一個(gè)或多個(gè)信號(hào)解碼的數(shù)據(jù)碼元的主位反相；基于多個(gè)控制信號(hào)中的第二控制信號(hào)來(lái)選擇性地將數(shù)據(jù)碼元的次位反相；以及基于多個(gè)控制信號(hào)中的第三控制信號(hào)來(lái)選擇性地交換主位和次位。與處于第二邏輯狀態(tài)相比，傳送處于第一邏輯狀態(tài)的主位或次位可需要更多功率。在本公開(kāi)的一方面，一種設(shè)備包括：用于確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分的裝置；用于根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元的裝置；以及用于將傳輸碼元提供給配置成將傳輸碼元編碼成多電平傳輸碼元以供在通信鏈路上傳輸?shù)囊粋€(gè)或多個(gè)多狀態(tài)編碼器的裝置。與傳送處于第一邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在第二部分大于一半且大于第一部分時(shí)，可從多個(gè)輸入數(shù)據(jù)碼元的次位導(dǎo)出傳輸碼元的主位且從多個(gè)輸入數(shù)據(jù)碼元的主位導(dǎo)出傳輸碼元的次位。在本公開(kāi)的一方面，可通過(guò)以下操作來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元：在第一部分大于一半時(shí)將輸入數(shù)據(jù)碼元的主位反相；以及在第二部分大于一半時(shí)將輸入數(shù)據(jù)碼元的次位反相。在一個(gè)示例中，在第一部分大于一半或第二部分大于一半時(shí)，可以通過(guò)將傳輸碼元的主位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。在本公開(kāi)的一方面，一種裝置包括：多狀態(tài)解碼器，其被配置成解碼從通信鏈路接收到的多電平編碼指示符信號(hào)并提供從編碼指示符信號(hào)提取出的多個(gè)控制信號(hào)；以及處理電路。該處理電路可被配置成：確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分；根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元；以及將傳輸碼元提供給配置成將傳輸碼元編碼成多電平傳輸碼元以供在通信鏈路上傳輸?shù)囊粋€(gè)或多個(gè)多狀態(tài)編碼器。與傳送處于第一邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在第二部分大于一半且大于第一部分時(shí)，可從多個(gè)輸入數(shù)據(jù)碼元的次位導(dǎo)出傳輸碼元的主位且從多個(gè)輸入數(shù)據(jù)碼元的主位導(dǎo)出傳輸碼元的次位。在本公開(kāi)的一方面，可通過(guò)以下操作來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元：在第一部分大于一半時(shí)將輸入數(shù)據(jù)碼元的主位反相；以及在第二部分大于一半時(shí)將輸入數(shù)據(jù)碼元的次位反相。在一個(gè)示例中，在第一部分大于一半或第二部分大于一半時(shí)，可以通過(guò)將傳輸碼元的主位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。在本公開(kāi)的一方面，一種處理器可讀存儲(chǔ)介質(zhì)具有或維持一個(gè)或多個(gè)指令。該一個(gè)或多個(gè)指令可由至少一個(gè)處理電路來(lái)執(zhí)行。該一個(gè)或多個(gè)指令可以使至少一個(gè)處理電路：確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分；根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元；以及將傳輸碼元提供給配置成將傳輸碼元編碼成多電平傳輸碼元以供在通信鏈路上傳輸?shù)囊粋€(gè)或多個(gè)多狀態(tài)編碼器。與傳送處于第一邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。在第二部分大于一半且大于第一部分時(shí)，可從多個(gè)輸入數(shù)據(jù)碼元的次位導(dǎo)出傳輸碼元的主位且從多個(gè)輸入數(shù)據(jù)碼元的主位導(dǎo)出傳輸碼元的次位。在本公開(kāi)的一方面，可通過(guò)以下操作來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元：在第一部分大于一半時(shí)將輸入數(shù)據(jù)碼元的主位反相；以及在第二部分大于一半時(shí)將輸入數(shù)據(jù)碼元的次位反相。在一個(gè)示例中，在第一部分大于一半或第二部分大于一半時(shí)，可以通過(guò)將傳輸碼元的主位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。附圖簡(jiǎn)述圖1描繪了在各IC設(shè)備之間采用數(shù)據(jù)鏈路的裝置，該數(shù)據(jù)鏈路根據(jù)多個(gè)可用標(biāo)準(zhǔn)之一來(lái)選擇性地操作。圖2解說(shuō)了用于在IC設(shè)備之間采用數(shù)據(jù)鏈路的裝置的簡(jiǎn)化系統(tǒng)架構(gòu)。圖3解說(shuō)了根據(jù)本文公開(kāi)的某些方面的通信鏈路的示例。圖4解說(shuō)了根據(jù)本文公開(kāi)的某些方面的數(shù)據(jù)反相編碼通信鏈路中的定時(shí)和編碼。圖5解說(shuō)了用于多電平線(xiàn)驅(qū)動(dòng)器的模型電路。圖6解說(shuō)了根據(jù)本文公開(kāi)的某些方面的配置成實(shí)現(xiàn)數(shù)據(jù)反相的編碼器和解碼器的第一簡(jiǎn)化示例。圖7解說(shuō)了根據(jù)本文公開(kāi)的某些方面的配置成實(shí)現(xiàn)數(shù)據(jù)反相的編碼器和解碼器的第二簡(jiǎn)化示例。圖8是解說(shuō)在使用數(shù)據(jù)反相方案時(shí)對(duì)編碼指示符信號(hào)的多電平編碼的狀態(tài)圖。圖9解說(shuō)了配置成執(zhí)行數(shù)據(jù)反相和位交換的組合的編碼器的示例。圖10是解說(shuō)多電平數(shù)據(jù)反相編碼與位交換的流程圖。圖11是解說(shuō)在使用數(shù)據(jù)反相和位交換方案時(shí)對(duì)編碼指示符信號(hào)的多電平編碼的狀態(tài)圖。圖12解說(shuō)配置成接收具有位交換的多電平數(shù)據(jù)反相編碼信號(hào)的解碼器的示例。圖13解說(shuō)了根據(jù)本文公開(kāi)的某些方面的數(shù)據(jù)反相編碼通信鏈路中的定時(shí)和編碼。圖14是解說(shuō)使用本文公開(kāi)的某些編碼方案來(lái)獲得的電流消耗降低的圖表。圖15是解說(shuō)使用本文公開(kāi)的不同編碼方案來(lái)獲得的電流消耗降低的差異的圖表。圖16是解說(shuō)根據(jù)本發(fā)明的某些方面的由編碼器執(zhí)行的數(shù)據(jù)通信方法的流程圖。圖17解說(shuō)配置成使用數(shù)據(jù)反相和位交換的組合來(lái)編碼數(shù)據(jù)的裝置。圖18是解說(shuō)根據(jù)本發(fā)明的某些方面的由數(shù)據(jù)反相解碼器執(zhí)行的數(shù)據(jù)通信方法的流程圖。圖19解說(shuō)配置成對(duì)使用數(shù)據(jù)反相和位交換的組合來(lái)編碼的多電平信號(hào)進(jìn)行解碼的裝置。詳細(xì)描述現(xiàn)在參照附圖描述各個(gè)方面。在以下描述中，出于解釋目的闡述了眾多具體細(xì)節(jié)以提供對(duì)一個(gè)或更多個(gè)方面的透徹理解。但是顯然的是，沒(méi)有這些具體細(xì)節(jié)也可實(shí)踐此(諸)方面。如本申請(qǐng)中所使用的，術(shù)語(yǔ)“組件”、“模塊”、“系統(tǒng)”及類(lèi)似術(shù)語(yǔ)旨在包括計(jì)算機(jī)相關(guān)實(shí)體，諸如但并不限于硬件、固件、硬件與軟件的組合、軟件、或執(zhí)行中的軟件。例如，組件可以是但不限于是，在處理器上運(yùn)行的進(jìn)程、處理器、對(duì)象、可執(zhí)行件、執(zhí)行的線(xiàn)程、程序和/或計(jì)算機(jī)。作為解說(shuō)，在計(jì)算設(shè)備上運(yùn)行的應(yīng)用和該計(jì)算設(shè)備兩者皆可以是組件。一個(gè)或多個(gè)組件可駐留在進(jìn)程和/或執(zhí)行的線(xiàn)程內(nèi)，且組件可以本地化在一臺(tái)計(jì)算機(jī)上和/或分布在兩臺(tái)或更多臺(tái)計(jì)算機(jī)之間。此外，這些組件能從其上存儲(chǔ)著各種數(shù)據(jù)結(jié)構(gòu)的各種計(jì)算機(jī)可讀介質(zhì)來(lái)執(zhí)行。這些組件可藉由本地和/或遠(yuǎn)程進(jìn)程來(lái)通信，諸如根據(jù)具有一個(gè)或多個(gè)數(shù)據(jù)分組的信號(hào)來(lái)通信，這樣的數(shù)據(jù)分組諸如是來(lái)自藉由該信號(hào)與本地系統(tǒng)、分布式系統(tǒng)中另一組件交互的、和/或跨諸如因特網(wǎng)之類(lèi)的網(wǎng)絡(luò)與其他系統(tǒng)交互的一個(gè)組件的數(shù)據(jù)。此外，術(shù)語(yǔ)“或”旨在表示“包含性或”而非“排他性或”。即，除非另外指明或從上下文能清楚地看出，否則短語(yǔ)“X采用A或B”旨在表示任何自然的可兼排列。即，短語(yǔ)“X采用A或B”得到以下任何實(shí)例的滿(mǎn)足：X采用A；X采用B；或X采用A和B兩者。另外，本申請(qǐng)和所附權(quán)利要求書(shū)中所使用的冠詞“一”和“某”一般應(yīng)當(dāng)被解釋成表示“一個(gè)或多個(gè)”，除非另外聲明或者可從上下文中清楚看出是指單數(shù)形式。本發(fā)明的某些方面可適用于被部署在電子設(shè)備之間的通信鏈路，這些電子設(shè)備可包括裝置(諸如電話(huà)、移動(dòng)計(jì)算設(shè)備、電器、汽車(chē)電子設(shè)備、航空電子系統(tǒng)等)的子組件。圖1描繪了可采用IC設(shè)備之間的通信鏈路的裝置。在一個(gè)示例中，裝置100可包括無(wú)線(xiàn)通信設(shè)備，該無(wú)線(xiàn)通信設(shè)備通過(guò)RF收發(fā)機(jī)與無(wú)線(xiàn)電接入網(wǎng)(RAN)、核心接入網(wǎng)、因特網(wǎng)和/或另一網(wǎng)絡(luò)通信。裝置100可包括可操作地耦合至處理電路102的通信收發(fā)機(jī)106。處理電路102可包括一個(gè)或多個(gè)IC設(shè)備，諸如專(zhuān)用IC(ASIC)108。ASIC108可包括一個(gè)或多個(gè)處理設(shè)備、邏輯電路等等。處理電路102可包括和/或耦合至處理器可讀存儲(chǔ)(諸如存儲(chǔ)器112)，該處理器可讀存儲(chǔ)可維護(hù)可由處理電路102執(zhí)行的指令和數(shù)據(jù)。處理電路102可由操作系統(tǒng)以及應(yīng)用編程接口(API)110層中的一者或多者來(lái)控制，該API110層支持并允許執(zhí)行駐留在存儲(chǔ)介質(zhì)(諸如無(wú)線(xiàn)設(shè)備的存儲(chǔ)器設(shè)備112)中的軟件模塊。存儲(chǔ)器設(shè)備112可包括只讀存儲(chǔ)器(ROM)或隨機(jī)存取存儲(chǔ)器(RAM)、電可擦除可編程ROM(EEPROM)、閃存卡、或可以在處理系統(tǒng)和計(jì)算平臺(tái)中使用的任何存儲(chǔ)器設(shè)備。處理電路102可包括或訪(fǎng)問(wèn)本地?cái)?shù)據(jù)庫(kù)114，該本地?cái)?shù)據(jù)庫(kù)114可維護(hù)用于配置和操作該裝置100的操作參數(shù)和其它信息。本地?cái)?shù)據(jù)庫(kù)114可使用數(shù)據(jù)庫(kù)模塊、閃存、磁介質(zhì)、EEPROM、光學(xué)介質(zhì)、磁帶、軟盤(pán)或硬盤(pán)等中的一者或多者來(lái)實(shí)現(xiàn)。處理電路也可以可操作地耦合至外部設(shè)備，諸如天線(xiàn)122、顯示器124、操作者控件(諸如按鈕128和/或按鍵板126)、以及其他組件。裝置100內(nèi)的各設(shè)備可使用包括數(shù)個(gè)導(dǎo)體的通信鏈路來(lái)互連。通信鏈路可包括電纜、半導(dǎo)體封裝內(nèi)的導(dǎo)線(xiàn)、IC上的金屬化、以及PCB或芯片載體上的跡線(xiàn)中的一者或多者。在一些實(shí)例中，數(shù)據(jù)可使用多電平信令來(lái)被編碼在通信鏈路上，使得數(shù)據(jù)或控制信息的多個(gè)位可以在單個(gè)脈沖或通信時(shí)鐘循環(huán)中傳送。例如，脈沖振幅調(diào)制(PAM)可被用來(lái)連接各存儲(chǔ)器設(shè)備，諸如雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDRSDRAM)以及其他設(shè)備或電路。PAM的示例包括2電平PAM(2-PAM)、4電平PAM(4-PAM)以及8電平PAM(8-PAM)，其中電平數(shù)指示可供用于編碼數(shù)據(jù)或控制信息的電壓或電流電平的數(shù)量。圖2是解說(shuō)裝置的某些方面的框圖200，該裝置諸如是無(wú)線(xiàn)移動(dòng)設(shè)備、移動(dòng)電話(huà)、移動(dòng)計(jì)算系統(tǒng)、無(wú)線(xiàn)電話(huà)、筆記本計(jì)算機(jī)、平板計(jì)算設(shè)備、媒體播放器、游戲設(shè)備等。裝置200可包括通過(guò)通信鏈路220交換數(shù)據(jù)和控制信息的多個(gè)IC設(shè)備202和230。通信鏈路220可被用于連接彼此位置緊鄰或者物理上位于裝置200的不同部分中的兩個(gè)或更多個(gè)IC設(shè)備202和230。在一個(gè)示例中，通信鏈路220可設(shè)在承載IC設(shè)備202和230的芯片載體、基板或電路板上。IC設(shè)備202、203可以是ASIC、處理設(shè)備、存儲(chǔ)設(shè)備(諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))、收發(fā)機(jī)、接口控制器或者這些或其他設(shè)備的某一組合。在另一示例中，第一IC設(shè)備202可位于折疊式電話(huà)的鍵盤(pán)部分中，而第二IC設(shè)備230可位于折疊式電話(huà)的顯示器部分中。在另一示例中，通信鏈路220的一部分可包括電纜或光學(xué)連接。通信鏈路220可包括多個(gè)單獨(dú)的數(shù)據(jù)鏈路222、224和226。一個(gè)通信鏈路226可包括雙向連接器，并且可以工作在時(shí)分、半雙工、全雙工、或其它模式下。一個(gè)或多個(gè)通信鏈路222和224可包括單向連接器。通信鏈路220可以是非對(duì)稱(chēng)配置的，由此在一個(gè)方向上和/或在不同IC設(shè)備202、230之間提供較高帶寬。在一個(gè)示例中，兩個(gè)設(shè)備之間的第一通信鏈路222可被稱(chēng)為前向鏈路222，而兩個(gè)設(shè)備之間的第二通信鏈路224可被稱(chēng)為反向鏈路224。在另一示例中，第一IC設(shè)備202可以被指定為主機(jī)、管理器、主設(shè)備(master)和/或發(fā)射機(jī)，而一個(gè)或多個(gè)其它IC設(shè)備230可以被指定為客戶(hù)機(jī)、從設(shè)備(slave)和/或接收機(jī)，即便IC設(shè)備202和230兩者都被配置成在通信鏈路222上進(jìn)行傳送和接收。IC設(shè)備202和230可各自包括通用處理器或其他處理和/或計(jì)算電路或設(shè)備206、236或者與其協(xié)作，通用處理器或其他處理和/或計(jì)算電路或設(shè)備206、236被適配成與各種電路和模塊協(xié)作以執(zhí)行本文所公開(kāi)的某些功能。IC設(shè)備202、230可執(zhí)行不同功能和/或支持裝置200的不同操作方面。多個(gè)IC設(shè)備(包括設(shè)備202和230)可包括調(diào)制解調(diào)器、收發(fā)機(jī)、顯示控制器、用戶(hù)接口設(shè)備、存儲(chǔ)器設(shè)備、處理設(shè)備，等等。在一個(gè)示例中，第一IC設(shè)備202可執(zhí)行裝置200的核心功能，包括維護(hù)通過(guò)無(wú)線(xiàn)收發(fā)機(jī)204和天線(xiàn)214的無(wú)線(xiàn)通信，而第二IC設(shè)備230可支持管理或操作顯示器控制器232的用戶(hù)接口，并且可使用相機(jī)控制器234來(lái)控制相機(jī)或視頻輸入設(shè)備的操作。IC設(shè)備202和230中的一者或多者所支持的其它特征可包括鍵盤(pán)、語(yǔ)音識(shí)別組件、以及其它輸入或輸出設(shè)備。顯示器控制器232可包括支持顯示器(諸如液晶顯示器(LCD)面板、觸摸屏顯示器、指示器等)的電路和軟件驅(qū)動(dòng)器存儲(chǔ)介質(zhì)208和238可包括瞬態(tài)和/或非瞬態(tài)存儲(chǔ)設(shè)備，其被適配成維護(hù)由相應(yīng)處理器206和236和/或IC設(shè)備202和230的其它組件所使用的指令和數(shù)據(jù)。存儲(chǔ)介質(zhì)208和238可包括DRAM設(shè)備和被提供作為IC設(shè)備之一和/或在IC設(shè)備202、230外部并使用通信鏈路220連接的其他設(shè)備，或與其協(xié)作。每個(gè)處理器206、236與相對(duì)應(yīng)的內(nèi)部、外部和/或位于一處的存儲(chǔ)介質(zhì)208和238以及其它模塊和電路之間的通信可由總線(xiàn)212、242來(lái)促成。每個(gè)處理器206、236與其相應(yīng)的外部存儲(chǔ)介質(zhì)208和238以及其它模塊和電路之間的通信可由一條或多條通信鏈路222、224、226來(lái)促成。本文公開(kāi)的某些方面適用于總線(xiàn)212、242以及通信鏈路220兩者。通信鏈路220和/或總線(xiàn)212、242可被操作用于根據(jù)行業(yè)或其它標(biāo)準(zhǔn)在第一IC設(shè)備202和第二IC設(shè)備230之間傳達(dá)控制、命令以及其它信息。行業(yè)標(biāo)準(zhǔn)可以是因應(yīng)用而異的。根據(jù)本文公開(kāi)的某些方面，數(shù)據(jù)反相(DI)編碼技術(shù)可被用來(lái)在涉及n位數(shù)據(jù)的并行傳輸?shù)亩M(jìn)制信令拓?fù)渲泄?jié)省功率。在一個(gè)示例中，DI編碼可被應(yīng)用以降低4-PAM二進(jìn)制信令拓?fù)渲兴鶄魉偷姆橇愣辔淮a元(‘11’、‘10’或‘01’)的數(shù)量。在一些情況下，諸如在接地參考、終端、單端圖像數(shù)據(jù)鏈路中，數(shù)據(jù)反相可被限于其中主位被設(shè)置成邏輯‘1’的碼元(例如，在主位是MSB時(shí)為‘11’或‘10’，以在主位控制較高電平的電流或電壓時(shí)在最小硬件復(fù)雜度情況下優(yōu)化功率節(jié)省)。主位可以是多位碼元的具有一個(gè)或多個(gè)信令狀態(tài)的位，該位的該一個(gè)或多個(gè)信令狀態(tài)比該多位碼元的其他位的對(duì)應(yīng)信令狀態(tài)汲取更多功率。在一些示例中，主位可以是多位碼元的MSB或LSB。在主位是MSB時(shí)，次位可以是LSB。在主位是LSB時(shí)，次位可以是MSB。次位可以是多位碼元中的另一位。在一些情況下，次位可以具有比多位碼元中的其他剩余位(即，除主位以外)中的對(duì)應(yīng)信令狀態(tài)汲取更多功率的信令狀態(tài)。圖3解說(shuō)可以使用DI方案(諸如數(shù)據(jù)反相-直流方案)來(lái)實(shí)現(xiàn)以限制與通信鏈路300相關(guān)聯(lián)的功耗的通信系統(tǒng)300的一般示例的示意框圖。DI可以通過(guò)降低“1”或“0”出現(xiàn)在所傳送的數(shù)據(jù)中的概率來(lái)限制功耗。在通信系統(tǒng)300中，編碼器304可被配置成監(jiān)視n位并行輸入數(shù)據(jù)302a-302n。在數(shù)據(jù)位302a-302n的一半以上具有不合需要的值時(shí)，編碼器304可以在傳送之前將輸入數(shù)據(jù)302a-302n反相。不合需要的值可以是比其他值造成更大電流的值。例如，每一數(shù)據(jù)位302a-302n中的不合需要的值可以是邏輯‘0’，如果邏輯‘0’造成電流流動(dòng)而邏輯‘1’不造成電流流動(dòng)的話(huà)。每一數(shù)據(jù)位302a-302n中的不合需要的值可以是該位中的邏輯‘1’，如果邏輯‘1’造成電流流動(dòng)而邏輯‘0’不造成電流流動(dòng)的話(huà)。在本文描述的某些示例中，邏輯‘1’將被假定為造成電流流動(dòng)而邏輯‘0’造成較少電流流動(dòng)或不造成電流流動(dòng)。編碼指示符314(也可被稱(chēng)為反相標(biāo)志或DI信號(hào))可通過(guò)使用線(xiàn)驅(qū)動(dòng)器308驅(qū)動(dòng)物理總線(xiàn)310的一個(gè)連接器來(lái)被傳送給解碼器312。編碼指示符314可指示通過(guò)線(xiàn)驅(qū)動(dòng)器306a-306n和總線(xiàn)310傳送到解碼器312的并行數(shù)據(jù)何時(shí)包括已被編碼器304反相的一個(gè)或多個(gè)數(shù)據(jù)元素。解碼器312可通過(guò)將從總線(xiàn)310接收到的任何被反相的數(shù)據(jù)元素進(jìn)行再反相來(lái)對(duì)編碼指示符作出響應(yīng)。在一個(gè)示例方面，編碼指示符314可以與具有8位寬度(即，一字節(jié))的傳輸數(shù)據(jù)302a-302n相關(guān)聯(lián)，且在8位傳輸數(shù)據(jù)302a-302n中的至少5位被確定為具有不合需要的值的情況下編碼指示符314被設(shè)置。編碼器可被配置成將傳輸數(shù)據(jù)302a-302n反相，且解碼器312可被配置成在編碼指示符314被設(shè)置時(shí)將從總線(xiàn)310接收到的數(shù)據(jù)316反相。解碼器312反轉(zhuǎn)由編碼器304執(zhí)行的任何反相，并由此產(chǎn)生作為編碼器304的輸入302a-302n的真實(shí)副本和/或表示的輸出318a-318n。在一些示例中，確定編碼器304是否應(yīng)當(dāng)將輸入數(shù)據(jù)302a-302n反相可包括考慮與編碼器304的輸入302a-302n并行地傳送的16、32、或64位字中的一個(gè)或多個(gè)其他字節(jié)。在一些情況下，總線(xiàn)寬度可以窄至兩個(gè)并行位或單條線(xiàn)。圖4是解說(shuō)圖3的通信鏈路300的操作的某些方面的時(shí)序圖400。該時(shí)序圖涉及其中在時(shí)鐘循環(huán)序列中傳送的八個(gè)字節(jié)(編號(hào)n到n+7)序列被編碼器304接收作為原始數(shù)據(jù)402以通過(guò)通信鏈路300傳輸?shù)氖纠Ｃ恳蛔止?jié)包括8位，在時(shí)序圖400中編號(hào)為0-7。編碼器304可以檢查每一字節(jié)以確定是否應(yīng)當(dāng)為該字節(jié)執(zhí)行反相。在該示例中，通過(guò)數(shù)據(jù)通信總線(xiàn)310的數(shù)據(jù)線(xiàn)發(fā)送的每一邏輯‘1’與每一邏輯‘0’相比關(guān)聯(lián)于更大功耗。解碼器304可以將包括被設(shè)置成邏輯‘1’狀態(tài)的5個(gè)或更多個(gè)位的任何字節(jié)反相。在這一方案下，原始數(shù)據(jù)402中的第二字節(jié)404在無(wú)需反相的情況下傳送，而第四字節(jié)406在傳輸之前被反相。如在DI數(shù)據(jù)412中所示，序列414中的第二字節(jié)無(wú)變化，而第四字節(jié)416在被編碼器304處理之后被反相。DI數(shù)據(jù)412的反相狀態(tài)在與DI數(shù)據(jù)412并行地傳送的DI信號(hào)410(即，編碼指示符314)中反映。因而，DI信號(hào)410在傳送第二字節(jié)414的時(shí)隙424中處于邏輯‘0’，且在傳送第四字節(jié)416的時(shí)隙426中處于邏輯‘1’。DI編碼方案的有效性可通過(guò)計(jì)算總線(xiàn)310的各數(shù)據(jù)線(xiàn)上的邏輯狀態(tài)‘1’的總數(shù)408來(lái)評(píng)價(jià)。在原始數(shù)據(jù)402的8個(gè)字節(jié)中，總共出現(xiàn)31個(gè)邏輯‘1’狀態(tài)，而在反相之后，DI數(shù)據(jù)412中總共出現(xiàn)17個(gè)邏輯‘1’狀態(tài)。然而，功耗節(jié)省被DI信號(hào)410中傳輸?shù)倪壿嫛?’總數(shù)所抵消。在該示例中，5個(gè)邏輯‘1’在DI信號(hào)410中傳送且通過(guò)傳送DI數(shù)據(jù)412所獲得的邏輯狀態(tài)‘1’的減少是9個(gè)所傳送的狀態(tài)，其被計(jì)算為原始數(shù)據(jù)402中的邏輯‘1’的數(shù)量與DI數(shù)據(jù)412和DI信號(hào)410中的邏輯‘1’的組合數(shù)量之差。功耗的降低可具有與所傳送的邏輯‘1’的數(shù)量的直接關(guān)系。然而，在一些數(shù)據(jù)編碼方案中，某些位相比于其他位可與更大的功率電平相關(guān)聯(lián)，且DI編碼方案的變型可以在硬件復(fù)雜度有限增加的情況下產(chǎn)生顯著的功率降低。根據(jù)本文公開(kāi)的某些方面，經(jīng)修改的DI編碼方案可以與多電平數(shù)據(jù)編碼一起使用。圖5包括解說(shuō)用于多電平線(xiàn)驅(qū)動(dòng)器502的模型電路500的示圖，且還包括解說(shuō)可供用于在一個(gè)對(duì)應(yīng)的多電平數(shù)據(jù)編碼方案中編碼數(shù)據(jù)的四個(gè)電壓狀態(tài)522、524、526及528的圖表514。發(fā)射機(jī)側(cè)線(xiàn)驅(qū)動(dòng)器502可被適配成驅(qū)動(dòng)終端多電平4-PAM通信鏈路中的傳輸線(xiàn)510。驅(qū)動(dòng)器電路502可由編碼器(例如，圖3的編碼器304)控制以通過(guò)配置一對(duì)開(kāi)關(guān)508來(lái)產(chǎn)生四個(gè)電壓狀態(tài)522、524、526及528中的每一者。數(shù)據(jù)可被編碼成兩個(gè)位，每一位控制兩個(gè)開(kāi)關(guān)504、506中的一者的狀態(tài)。在一個(gè)示例中，每一開(kāi)關(guān)504、506在其控制位被設(shè)置成邏輯‘1’時(shí)可以處于打開(kāi)狀態(tài)，且在其控制位被設(shè)置成邏輯‘0’時(shí)處于閉合狀態(tài)。在另一示例中，每一開(kāi)關(guān)504、506在其控制位被設(shè)置成邏輯‘1’時(shí)可以處于閉合狀態(tài)，且在其控制位被設(shè)置成邏輯‘0’時(shí)處于打開(kāi)狀態(tài)。在閉合狀態(tài)中，每一開(kāi)關(guān)504、506允許電流從相關(guān)聯(lián)的電流源514、516流過(guò)傳輸線(xiàn)510和終端電阻512。第一電流源504產(chǎn)生比第二電流源506更小的電流。一個(gè)開(kāi)關(guān)506可由主位控制，因?yàn)樵陂]合時(shí)它使得比在另一次位開(kāi)關(guān)504閉合時(shí)所造成的電流電平更大的電流電平(從第二電流源516)流過(guò)傳輸線(xiàn)510。傳輸線(xiàn)510和終端電阻512中的電流確定接收機(jī)處的收到信號(hào)518的電壓電平。在所描繪的示例中，第一電流源514在連接到負(fù)載阻抗時(shí)可以提供或接收一個(gè)單位的電流，而第二電流源516在連接到負(fù)載阻抗時(shí)可以提供或接收兩個(gè)單位的電流。與單位電流相對(duì)應(yīng)的安培數(shù)可由應(yīng)用來(lái)確定。開(kāi)關(guān)508可以在四個(gè)電流電平(包括0單位、1單位、2單位以及3單位)之間進(jìn)行選擇。出于本說(shuō)明書(shū)的目的，第一電流源514可被用來(lái)編碼多位數(shù)據(jù)碼元的次位，而第二電流源516可被用來(lái)編碼多位數(shù)據(jù)碼元的主位。在一些情況下，多狀態(tài)信號(hào)中的電壓差或電流電平可能不是均勻的。換言之，電流源可能不是被二進(jìn)制加權(quán)的或是彼此的確切倍數(shù)。負(fù)載阻抗可包括傳輸線(xiàn)510與終端電阻512的組合電阻，其中終端電阻可包括連接在可傳導(dǎo)由第一電流源504和第二電流源506提供的電流的線(xiàn)的接收端處的電阻器。接收機(jī)處的輸出信號(hào)514的電壓(Vout)可被確定為終端電阻器中流過(guò)的電流(Istate)與該終端電阻器的電阻(Rterm)的乘積。將明白，在4-PAM配置中，通信鏈路在每一信號(hào)電平522、524、526以及528處消耗不同功率量。在其中終端電阻512耗散由驅(qū)動(dòng)器電路502所消耗的功率的全部或基本上全部的簡(jiǎn)單情形中，每一狀態(tài)的功率可被計(jì)算為(Istate)2x(Rterm)。名義上，對(duì)于0狀態(tài)2位數(shù)據(jù)碼元而言沒(méi)有消耗功率，且由通信鏈路消耗的功率隨電流增加，因?yàn)榕c2位數(shù)據(jù)碼元的主位和次位相關(guān)聯(lián)的電流被跨終端電阻512求和以產(chǎn)生適當(dāng)?shù)男盘?hào)電平。相應(yīng)地，與2位數(shù)據(jù)碼元的次位相比，可從將2位數(shù)據(jù)碼元的主位反相中獲得顯著更大的功率降低。圖6是解說(shuō)配置成實(shí)現(xiàn)DI的4-PAM編碼器604的簡(jiǎn)化示例的示意框圖600。編碼器604接收具有次位602a和主位602b的2位碼元602，并通過(guò)并行總線(xiàn)614的一個(gè)連接器向接收機(jī)傳送四電平輸出信號(hào)606。接收機(jī)可包括接收并解碼編碼器604的輸出606以產(chǎn)生多位碼元618作為輸出的4-PAM解碼器。編碼器604可被配置成實(shí)現(xiàn)經(jīng)修改的DI方案，其中少于全部輸入經(jīng)受反相。在圖6的簡(jiǎn)化示例中，包括次位602a和主位602b的一對(duì)位在數(shù)據(jù)碼元602中接收，但只由主位602b被考慮用于反相。接收邏輯620確定主位602b的狀態(tài)并確定主位602b是否應(yīng)當(dāng)被反相以用于傳輸。如果主位602b被反相，則編碼指示符608被設(shè)置且傳送給接收機(jī)，通常作為分開(kāi)的信號(hào)。在一些示例中，在確定主位602b是否要被反相時(shí)，反相邏輯620可以考慮輸入碼元602中的兩個(gè)位602a和602b的狀態(tài)。在簡(jiǎn)單示例中，主位602b反相在主位602b處于邏輯‘1’狀態(tài)時(shí)發(fā)生，而不管一個(gè)或多個(gè)較低有效位的狀態(tài)。在一些實(shí)例中，功耗可被降低且電路被簡(jiǎn)化，因?yàn)榫幋a指示符608可作為2電平信號(hào)來(lái)傳送。在另一示例中，兩個(gè)或更多個(gè)位的狀態(tài)可被考慮，包括在輸入碼元602包含兩個(gè)以上位時(shí)或在傳送多個(gè)碼元時(shí)。4-PAM通信鏈路呈現(xiàn)當(dāng)前公開(kāi)的DI技術(shù)的相對(duì)簡(jiǎn)單的示例。然而，圖6中所示的原理可被應(yīng)用于更復(fù)雜的編碼方案，包括將DI應(yīng)用于4-PAM2位數(shù)據(jù)碼元中的主位602和次位604、8-PAM3位數(shù)據(jù)碼元以及其他更高狀態(tài)編碼方案中的一個(gè)或多個(gè)位、以及多線(xiàn)4-PAM或8-PAM系統(tǒng)的方案。圖7是解說(shuō)使用經(jīng)修改的DI編碼方案的通信系統(tǒng)700的示例的示意框圖。編碼器704被配置成使用第一4電平編碼器/線(xiàn)驅(qū)動(dòng)器708將2位輸入碼元702編碼在4-PAM多電平信號(hào)718中。DI可被實(shí)現(xiàn)在輸入碼元的主位702b和次位702a中的一者或兩者上。主DI編碼電路704b可以處置輸入碼元702的主位702b，而次DI編碼電路704a被配置成處置輸入碼元702的次位702a。DI編碼電路704a和704b產(chǎn)生一對(duì)編碼指示符706a和706b，這可被稱(chēng)為2位編碼指示符。編碼指示符706a和706b被提供給產(chǎn)生表示該對(duì)編碼指示符706a和706b的多電平編碼指示符信號(hào)716的第二4電平編碼器/線(xiàn)驅(qū)動(dòng)器710。第二4電平編碼器/線(xiàn)驅(qū)動(dòng)器710可以與第一4電平編碼器/線(xiàn)驅(qū)動(dòng)器708是相同類(lèi)型的。多電平編碼指示符信號(hào)716可以將次位編碼指示符706a和主位編碼指示符706b編碼在四個(gè)電壓狀態(tài)800、802、804以及806中，如圖8所示。在一個(gè)示例中，次位編碼指示符706a被提供作為由4狀態(tài)編碼器/線(xiàn)驅(qū)動(dòng)器710所編碼的碼元的次位，而主位編碼指示符706b被提供作為由4狀態(tài)編碼器/線(xiàn)驅(qū)動(dòng)器710所編碼的碼元的主位。在該示例中，所傳送的編碼指示符信號(hào)716在沒(méi)有位被反相時(shí)可以處于‘00’狀態(tài)800，在只有輸入碼元702的次位702a被反相時(shí)處于‘01’狀態(tài)802，在只有輸入碼元702的主位702b被反相時(shí)處于‘10’狀態(tài)804，以及在輸入碼元702的主位702b和次位702a兩者均被反相時(shí)處于‘11’狀態(tài)806?；谒鶄魉偷臄?shù)據(jù)的類(lèi)型和/或可影響輸入碼元702的次位702a和主位702b中的‘1’或‘0’的出現(xiàn)頻率的數(shù)據(jù)特性，其他編碼指示符編碼方案可被使用。對(duì)于4-PAM信號(hào)，在DI被應(yīng)用于主位時(shí)，8位并行總線(xiàn)的平均功耗可降低超過(guò)21.1％。在DI與2位數(shù)據(jù)碼元中的主位和次位兩者一起使用時(shí)，8為并行總線(xiàn)的功耗降低可降低29.1％以上。在一些配置中，簡(jiǎn)單的二進(jìn)制數(shù)據(jù)編碼指示符可被用于主位反相。在一些實(shí)例中，折中被應(yīng)用以平衡在使用多電平信令時(shí)接收機(jī)可能經(jīng)歷的增加的功耗。例如，接收機(jī)功耗在4-PAM拓?fù)渲锌稍黾右蜃?0％，但接收機(jī)只消耗總體信令功率的很小一部分。根據(jù)本文公開(kāi)的某些方面，與通信鏈路相關(guān)聯(lián)的信令功率可通過(guò)在編碼期間選擇性地交換主位和次位來(lái)進(jìn)一步降低。圖9解說(shuō)了根據(jù)圖10的流程圖1000所解說(shuō)的過(guò)程的其中各模塊和/或電路900被配置成執(zhí)行數(shù)據(jù)反相和位交換的組合(DI+BS)的示例。在一個(gè)示例中，具有寬度W的總線(xiàn)被配置成攜帶使用4-PAM編碼的數(shù)據(jù)。該數(shù)據(jù)被提供作為要在單個(gè)傳送時(shí)鐘循環(huán)中傳送的多位輸入碼元集合902。對(duì)碼元集合的總線(xiàn)位分配可根據(jù)應(yīng)用和/或要傳送的數(shù)據(jù)的特性來(lái)選擇。在一個(gè)示例中，分配是順序地進(jìn)行的，使得第一碼元包括總線(xiàn)的兩個(gè)最低有效位，第二碼元包括下兩個(gè)最低有效位，以此類(lèi)推。使用第一求和電路或模塊904對(duì)將要為每一碼元集合傳送的主位902b中的邏輯‘1’的數(shù)量求和1002。使用第二求和電路或模塊906對(duì)將要為每一碼元集合傳送的次位902a中的邏輯‘1’的數(shù)量求和1004。電路900可包括將第一求和電路或模塊904的輸出(它可以表示被設(shè)置為邏輯‘1’的主位902b的數(shù)量)與第二求和電路或模塊906的輸出(它可以表示被設(shè)置為邏輯‘1’的次位902a的數(shù)量)進(jìn)行比較1006的第一邏輯或數(shù)學(xué)比較器908。如果第一比較器908的輸出指示邏輯‘1’主位902b的總和超過(guò)邏輯‘1’次位902a的總和，或者由第二比較器模塊或電路910確定1008處于邏輯‘1’狀態(tài)的次位902a的部分不大于一半(即，邏輯‘1’次位902a的總和不大于總線(xiàn)帶寬的一半(W/2))，則DI編碼過(guò)程被執(zhí)行1020而無(wú)需交換主位902b和次位902a。如果第一比較器908的輸出指示邏輯‘1’主位902b的總和小于邏輯‘1’次位902a的總和且處于邏輯‘1’狀態(tài)的次位902a的部分大于一半，則輸入次位902a被反相1010并被提供作為輸出主位930b，同時(shí)輸入主位902b被提供作為輸出次位930a，其中編碼指示碼元(EISym)932的主位932b被編碼為設(shè)置成邏輯‘1’以指示發(fā)生了交換的編碼指示符信號(hào)。在一個(gè)示例中，這一交換使用由邏輯門(mén)922控制的復(fù)用器924、926來(lái)實(shí)施，邏輯門(mén)922將第一比較器908和第二比較器910的結(jié)果相組合以獲得交換信號(hào)928，交換信號(hào)928也用作EISym932的主位932b。輸入次位902a的選擇性反相可以使用由交換信號(hào)928控制的復(fù)用器918來(lái)實(shí)現(xiàn)，該交換信號(hào)928在輸入次位902a與由反相器920提供的輸入次位902a的反相版本之間進(jìn)行選擇。在輸出主位930b與經(jīng)反相的輸入次位902a相對(duì)應(yīng)時(shí)(即，在指示了交換時(shí))，可基于被設(shè)置為邏輯‘1’的輸入主位902b的數(shù)量(如由第三比較器電路或模塊912的輸出所指示的)來(lái)確定1012是否要將輸入主位902a反相。如果輸入主位902b的部分大于一半，則輸入主位902b被反相1010且提供作為輸出次位930a，并且EISym932的次位932a被設(shè)置。如果輸入主位902b的部分不大于一半，則輸入主位902b在無(wú)需反相的情況下被提供作為輸出次位930a，并且EISym932的輸出次位932a被清除。在一個(gè)示例中，輸入主位902b的選擇性反相可以使用接收輸入主位302b和由反相器916提供的輸入主位902b的經(jīng)反相版本的復(fù)用器914來(lái)實(shí)現(xiàn)。當(dāng)在不交換主位902b和次位902a的情況下執(zhí)行1020DI編碼時(shí)，EISym932的主位932b被清除1022，且輸入次位902a被提供作為輸出次位930a而沒(méi)有反相。輸入主位902b的反相狀態(tài)可基于被設(shè)置為邏輯‘1’的輸入主位902b的數(shù)量(如由第三比較器電路或模塊912的輸出所指示的)來(lái)確定1024。如果輸入主位902b的部分大于一半，則輸入主位902b被反相1028且提供作為輸出主位930a，并且EISym932的次位932a被設(shè)置。如果輸入主位902b的數(shù)量不大于總線(xiàn)寬度的一半，則輸入主位902b被提供作為輸出主位930b而無(wú)需反相，并且EISym932的次位932a被清除。編碼指示符信號(hào)932提供向接收機(jī)指示主位902b和次位902a是否應(yīng)當(dāng)被交換以及次位是否應(yīng)當(dāng)被反相的信息。在某些DI+BS算法中，當(dāng)與主位902b相比更多次位902a處于較高功率狀態(tài)時(shí)且當(dāng)處于較高功率狀態(tài)的次位902a的部分大于一半時(shí)，主位902b和次位902a被交換。因此，如果在使用這些DI+BS算法時(shí)發(fā)生交換，則次位902a必定被反相。圖11解說(shuō)了在使用DI+BS算法時(shí)可被用來(lái)對(duì)編碼指示符信號(hào)進(jìn)行編碼的多電平編碼方案的示例。在該示例中，交換控制信號(hào)928被用作EISym932的主位932b，且控制信號(hào)934(這被用來(lái)在主位902b與由反相邏輯916所產(chǎn)生的版本的主位902b之間進(jìn)行選擇)被提供作為EISym932的次位932b。從EISym932導(dǎo)出的編碼指示符信號(hào)可以在每一傳輸區(qū)間期間在四個(gè)狀態(tài)1100、1102、1104、或1106之間切換，其中傳輸區(qū)間可對(duì)應(yīng)于傳輸時(shí)鐘循環(huán)或邊緣。根據(jù)圖11中示出的多電平編碼方案，編碼指示符信號(hào)在沒(méi)有位被反相或交換時(shí)處于‘00’狀態(tài)，且在主位902b被反相且沒(méi)有交換時(shí)處于‘01’狀態(tài)。在主位902b和次位902a被交換時(shí)，編碼指示符信號(hào)處于‘10’狀態(tài)(在主位902b未被反相時(shí))或‘11’狀態(tài)(在主位902b被反相時(shí))。在編碼指示符信號(hào)處于‘10’狀態(tài)或‘11’狀態(tài)時(shí)，可以推斷次位902a已被反相。DI+BS編碼電路(諸如圖9中所示的電路900)可被配置成或適配成支持其他編碼方案，包括本文描述的某些編碼方案。例如，通過(guò)移除或禁用主位-到-次位比較元件908、或通過(guò)迫使比較元件908的輸出使得輸出復(fù)用器924和926選擇無(wú)交換輸出配置，DI可被應(yīng)用于多位碼元的主位和次位兩者而沒(méi)有交換。在一個(gè)示例中，AND(與)門(mén)922可被啟用以提供次位比較/總線(xiàn)寬度比較910的輸出以供組合在編碼指示符信號(hào)中。在這一精簡(jiǎn)的形式中，比較器910的輸出可以控制復(fù)用器918且提供次位路徑的編碼指示符，并且主位輸出930b和次位輸出930a隨后可以分別表示復(fù)用器914和918的輸出。盡管某些邏輯門(mén)和器件可在物理上消除，但可通過(guò)使用由處理設(shè)備或數(shù)據(jù)編碼控制器提供的控制信號(hào)以禁用邏輯門(mén)和器件來(lái)達(dá)成替換的編碼方案。在另一示例中，DI方案可被限于主位，其中次位被直接傳遞給多狀態(tài)編碼器。圖12解說(shuō)了可包括配置成接收和解碼使用DI+BS編碼方案、根據(jù)圖10的流程圖1000解說(shuō)的過(guò)程生成的4-PAM信號(hào)的一個(gè)或多個(gè)模塊和/或電路的簡(jiǎn)化解碼器1200。由對(duì)應(yīng)的4-PAM解碼器1204從總線(xiàn)接收到的輸入信號(hào)1202可被解碼成可被進(jìn)一步處理的多位碼元集合1206。附加處理由通過(guò)4-PAM編碼指示符解碼器1214解碼的4-PAM編碼指示符信號(hào)1212控制。4-PAM編碼指示符解碼器1214提取具有主位和次位的2位碼元編碼指示符1216，主位和次位的狀態(tài)由在圖10的流程圖1000中描述的算法來(lái)定義?？刂七壿?218可被配置成提供確定數(shù)據(jù)的次位1206a和主位1206b在被提供作為輸出碼元1226之前是否被反相和/或交換的控制信號(hào)1220、1222和1224?？刂七壿?218可以根據(jù)表1定義的操作來(lái)提供控制信號(hào)1220、1222和1224，表1列出了要針對(duì)編碼指示符1216的每一可能值執(zhí)行的操作。表1在一個(gè)示例中，控制邏輯1218可以提供控制將接收到的主位1206b反相的主位反相邏輯1208b的主位反相控制信號(hào)1220、控制將接收到的次位1206a反相的次位反相邏輯1208a的次位反相控制信號(hào)1222、以及使得開(kāi)關(guān)矩陣或復(fù)用器1210在次位反相邏輯1208a和主位反相邏輯1208b的輸出之間進(jìn)行選擇以充當(dāng)輸出碼元1226的次位1226a和主位1226b的交換控制信號(hào)1224?？刂七壿?218可被提供作為可以現(xiàn)場(chǎng)編程以準(zhǔn)許使用其他DI或DI+BS編碼方案的組合邏輯。圖13是解說(shuō)可從DI+BS編碼的使用中得到的某些益處的示圖1300。要被編碼以供通過(guò)8線(xiàn)總線(xiàn)來(lái)傳輸?shù)脑紨?shù)據(jù)序列1302被提供給諸如圖9中解說(shuō)的DI+BS電路系統(tǒng)900等邏輯。每一時(shí)鐘循環(huán)被描繪成對(duì)應(yīng)的傳輸線(xiàn)上的編碼電平，表達(dá)為與原始數(shù)據(jù)1302相關(guān)聯(lián)的數(shù)個(gè)單位的電流或電壓。出于本說(shuō)明書(shū)的目的，假定2位編碼方案，由此主位是MSB且被編碼成2單位電流或電壓的二進(jìn)制乘數(shù)，而次位是LSB且被編碼成1單位電流或電壓的二進(jìn)制乘數(shù)。相應(yīng)地，2位原始碼元可具有分別被編碼為0、1、2或3單位電壓或電流的值00、01、10或11。因而，例如，原始數(shù)據(jù)序列1302的一部分可包括在并行總線(xiàn)的一條線(xiàn)上在時(shí)鐘循環(huán)序列中傳送的狀態(tài)序列1204a-1304d。如圖所示，狀態(tài)序列1304a-1304d可分別反映2單位、0單位、3單位和1單位電流或電壓的編碼狀態(tài)。與原始數(shù)據(jù)1302相關(guān)聯(lián)的功率可由被用來(lái)通過(guò)8線(xiàn)總線(xiàn)傳送數(shù)據(jù)的電流或電壓的總單位數(shù)1318來(lái)表示。在一些示例中，電平總和的平方與信令功率呈正比。對(duì)于原始數(shù)據(jù)，所花費(fèi)的電流或電壓的總單位數(shù)1318是113個(gè)單位。原始經(jīng)編碼數(shù)據(jù)序列1302可根據(jù)本文公開(kāi)的某些方面由DI+BS電路系統(tǒng)900處理以產(chǎn)生DI+BS數(shù)據(jù)1312。DI+BS數(shù)據(jù)1312隨后可被用來(lái)編碼對(duì)應(yīng)的傳輸線(xiàn)。所描繪的示例花費(fèi)的電流或電壓的總單位數(shù)1318是74個(gè)單位，包括為編碼攜帶編碼指示符信號(hào)1310的傳輸線(xiàn)所需的單位數(shù)(14)。在所示的示例中，通過(guò)使用DI+BS編碼獲得了41.2％功率降低。圖14是解說(shuō)針對(duì)原始數(shù)據(jù)1302和關(guān)于圖13中所示的示例描述的DI+BS經(jīng)編碼數(shù)據(jù)1312的、在每一循環(huán)期間傳送的平均信號(hào)電流電平的圖表1400。圖15是解說(shuō)使用本文公開(kāi)的不同編碼方案來(lái)獲得的功率降低的差異的圖表1500。圖表1500指示針對(duì)以下方案獲得的功耗降低：第一DI編碼方案1502，其中僅主位被選擇性地反相且編碼指示符作為2電平信號(hào)來(lái)傳送；第二DI編碼方案1504，其中主位和次位兩者被選擇性地反相且編碼指示符是在4電平信號(hào)中傳送的多位碼元；以及第三DI編碼方案1506，其中主位和次位兩者被選擇性地反相和/或交換且反相/交換標(biāo)志是在4電平信號(hào)中傳送的多位碼元。圖表1500包括解說(shuō)在總線(xiàn)具有2、4、8、16、32以及64位寬度時(shí)，針對(duì)三個(gè)編碼方案1502、1504以及1506的功耗的比較性降低的柱狀圖。例如，圖表1500突出顯示針對(duì)8位總線(xiàn)的百分比功率節(jié)省的示例(在1508處一般性地指示)。在該示例1508中，DI主位編碼方案1502產(chǎn)生22.1％功率節(jié)省，DI2電平主位和次位反相編碼方案1504產(chǎn)生29.1％功率節(jié)省，而主位/次位反相/交換編碼方案1506產(chǎn)生30.9％功率節(jié)省。圖3-15中解說(shuō)的原理可被應(yīng)用于更復(fù)雜的編碼方案，包括將DI應(yīng)用于多位數(shù)據(jù)碼元(其中每一位由作為彼此的倍數(shù)的電流或電壓電平來(lái)加權(quán))的方案)以及表示數(shù)據(jù)碼元或在多線(xiàn)通信鏈路中傳送的數(shù)據(jù)碼元的組合的更復(fù)雜的編碼指示符。在本說(shuō)明書(shū)中，術(shù)語(yǔ)“主位”和“次位”分別與較高和較低電流/功率相關(guān)聯(lián)，但各原理也適用于其中次位信令比主位信令消耗更多功率的編碼方案。某些示例采用作為多位數(shù)據(jù)碼元的MSB的主位，但主位可被選為多位數(shù)據(jù)碼元中的任何位。此外，本文描述的概念、系統(tǒng)、方法以及裝置可被應(yīng)用于其中邏輯‘1’與比邏輯‘0’更低的功率相關(guān)聯(lián)的編碼方案，盡管本文描述的某些示例基于邏輯‘1’與較高功率相關(guān)聯(lián)的假定。圖16是解說(shuō)根據(jù)本發(fā)明的某些方面的數(shù)據(jù)通信方法的流程圖。在一個(gè)示例中，該方法可由包括4-PAM編碼器的設(shè)備執(zhí)行。在步驟1602，該設(shè)備可確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分，以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分。與傳送處于第一邏輯狀態(tài)的次位相比，傳送處于第一邏輯狀態(tài)的主位可需要更多功率。主位和次位可以是多位數(shù)據(jù)碼元的二進(jìn)制編碼的位。與傳送處于第二邏輯狀態(tài)的二進(jìn)制編碼的位相比，傳送處于第一邏輯狀態(tài)的二進(jìn)制編碼的位可需要更多功率。在步驟604，該設(shè)備可根據(jù)多個(gè)輸入數(shù)據(jù)碼元來(lái)生成傳輸碼元。在第二部分大于一半且大于第一部分時(shí)，傳輸碼元的主位可以從多個(gè)輸入數(shù)據(jù)碼元的次位導(dǎo)出。在第二部分大于一半且大于第一部分時(shí)，傳輸碼元的次位可以從多個(gè)輸入數(shù)據(jù)碼元的主位導(dǎo)出。在第一部分大于一半時(shí)，可以通過(guò)將輸入數(shù)據(jù)碼元的主位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。在第二部分大于一半時(shí)，可以通過(guò)將輸入數(shù)據(jù)碼元的次位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。在第一部分大于一半或第二部分大于一半時(shí)，可以通過(guò)將傳輸碼元的主位反相來(lái)根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元。在步驟1606，該設(shè)備可以將傳輸碼元提供給配置成將傳輸碼元編碼成多電平傳輸碼元以供在通信鏈路上傳輸?shù)囊粋€(gè)或多個(gè)多狀態(tài)編碼器。在本公開(kāi)的一方面，傳輸碼元序列可以在通信鏈路的連接器上傳送。各傳輸碼元可以在通信鏈路上并行地傳送。在本公開(kāi)的一方面，編碼指示符信號(hào)可被提供給多狀態(tài)編碼器之一以獲得指示傳輸碼元的主位是否與輸入數(shù)據(jù)碼元的次位相對(duì)應(yīng)以及傳輸碼元的次位是否與輸入數(shù)據(jù)碼元的主位相對(duì)應(yīng)的多電平編碼指示符信號(hào)。在本公開(kāi)的一方面，多電平編碼指示符信號(hào)和多電平傳輸碼元可以在通信鏈路上在一個(gè)傳送時(shí)鐘循環(huán)中并行地傳送。多電平編碼指示符信號(hào)可以指示傳輸碼元的主位是否被反相。多電平編碼指示符信號(hào)可以指示傳輸碼元的次位是否被反相。一個(gè)或多個(gè)多狀態(tài)編碼器可將傳輸碼元中的每一者編碼成至少三個(gè)電壓或電流電平之一。一個(gè)或多個(gè)多狀態(tài)編碼器可編碼傳輸碼元中的每一者以供在脈沖振幅調(diào)制通信鏈路上傳輸。圖17是解說(shuō)采用處理電路1702的裝置的硬件實(shí)現(xiàn)的簡(jiǎn)化示例的示圖1700。處理電路1702可用由總線(xiàn)1720一般化地表示的總線(xiàn)架構(gòu)來(lái)實(shí)現(xiàn)。取決于處理電路1702的具體應(yīng)用和整體設(shè)計(jì)約束，總線(xiàn)1720可包括任何數(shù)目的互連總線(xiàn)和橋接器。總線(xiàn)1720將包括一個(gè)或多個(gè)處理器和/或硬件模塊(由處理器1716、模塊或電路1704、1706、1708和1710、可配置成驅(qū)動(dòng)連接器或線(xiàn)1714的多狀態(tài)發(fā)射機(jī)電路1712、以及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1718表示)的各種電路鏈接在一起?？偩€(xiàn)1720還可鏈接各種其它電路，諸如定時(shí)源、外圍設(shè)備、穩(wěn)壓器和功率管理電路，這些電路在本領(lǐng)域中是眾所周知的，且因此將不再進(jìn)一步描述。處理器1716可包括微處理器、控制器、數(shù)字信號(hào)處理器、定序器、狀態(tài)機(jī)等。處理器1716負(fù)責(zé)一般性處理，包括執(zhí)行存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1716上的軟件。該軟件在由處理器1716執(zhí)行時(shí)使處理電路1702執(zhí)行上文針對(duì)任何特定裝置描述的各種功能。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1718還可被用于存儲(chǔ)由處理器1716在執(zhí)行軟件時(shí)操縱的數(shù)據(jù)。處理電路1702進(jìn)一步包括模塊1704、1706、1708和1710中的至少一個(gè)模塊。模塊1704、1706、1708和/或1710可以包括在處理器1716中運(yùn)行的一個(gè)或多個(gè)軟件模塊、駐留/存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1718中的軟件模塊、耦合至處理器1716的一個(gè)或多個(gè)硬件模塊、或其某種組合。在一種配置中，用于無(wú)線(xiàn)通信的裝置1700包括：用于確定與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的主位部分相對(duì)應(yīng)的第一部分以及與多個(gè)輸入數(shù)據(jù)碼元的處于第一邏輯狀態(tài)的次位部分相對(duì)應(yīng)的第二部分的模塊或電路1704；用于根據(jù)多個(gè)輸入數(shù)據(jù)碼元生成傳輸碼元以供在通信鏈路1714上傳輸?shù)哪K或電路1706、1708；用于編碼傳輸碼元以供在多狀態(tài)編碼通信鏈路1714上傳輸?shù)哪K或電路1712；用于生成反相編碼指示符作為要在通信鏈路上傳送的、指示主位和/或次位是否被反相和/或交換的多電平傳輸碼元的模塊或電路。例如，前述裝置可以使用處理器206或236、物理層驅(qū)動(dòng)器210或240以及存儲(chǔ)介質(zhì)208和238的某種組合來(lái)實(shí)現(xiàn)。應(yīng)理解，所公開(kāi)的過(guò)程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說(shuō)。應(yīng)理解，基于設(shè)計(jì)偏好，可以重新編排這些過(guò)程中各步驟的具體次序或?qū)哟巍Ｋ椒椒?quán)利要求以示例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所給出的具體次序或?qū)哟巍D18是解說(shuō)根據(jù)本發(fā)明的某些方面的數(shù)據(jù)通信方法的流程圖。在一個(gè)示例中，該方法可由包括4-PAM解碼器的設(shè)備執(zhí)行。在步驟1802，該設(shè)備可以解碼從通信鏈路接收到的多電平編碼指示符信號(hào)以提供多個(gè)控制信號(hào)。從通信鏈路接收到的編碼指示符信號(hào)可包括一個(gè)或多個(gè)4電平PAM信號(hào)。在步驟1804，該設(shè)備可基于多個(gè)控制信號(hào)中的第一控制信號(hào)來(lái)選擇性地將從接收自通信鏈路的一個(gè)或多個(gè)信號(hào)解碼的數(shù)據(jù)碼元的主位反相。該一個(gè)或多個(gè)信號(hào)可包括4電平PAM信號(hào)。在步驟1806，該設(shè)備可基于多個(gè)控制信號(hào)中的第二控制信號(hào)來(lái)選擇性地將數(shù)據(jù)碼元的次位反相。在步驟1808，該設(shè)備可基于多個(gè)控制信號(hào)中的第三控制信號(hào)來(lái)選擇性地交換主位和次位。與處于第二邏輯狀態(tài)相比，傳送處于第一邏輯狀態(tài)的主位或次位可需要更多功率。第一邏輯狀態(tài)和第二邏輯狀態(tài)可對(duì)應(yīng)于不同的布爾邏輯電平。交換主位和次位可包括提供從一個(gè)或多個(gè)信號(hào)解碼的每一碼元的主位的版本作為輸出碼元的次位，以及提供從該一個(gè)或多個(gè)信號(hào)解碼的每一碼元的次位的版本作為輸出碼元的主位。圖19是解說(shuō)采用處理電路1902的裝備的硬件實(shí)現(xiàn)的簡(jiǎn)化示例的示圖1900。處理電路1902可用由總線(xiàn)1920一般化地表示的總線(xiàn)架構(gòu)來(lái)實(shí)現(xiàn)。取決于處理電路1902的具體應(yīng)用和整體設(shè)計(jì)約束，總線(xiàn)1920可包括任何數(shù)目的互連總線(xiàn)和橋接器。總線(xiàn)1920將包括一個(gè)或多個(gè)處理器和/或硬件模塊(由處理器1916、模塊或電路1904、1906和1908、可配置成接收來(lái)自連接器或線(xiàn)1914的信號(hào)的多狀態(tài)接收機(jī)1912、以及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1918表示)的各種電路鏈接在一起。總線(xiàn)1920還可鏈接各種其它電路，諸如定時(shí)源、外圍設(shè)備、穩(wěn)壓器和功率管理電路，這些電路在本領(lǐng)域中是眾所周知的，且因此將不再進(jìn)一步描述。處理器1916可包括微處理器、控制器、數(shù)字信號(hào)處理器、定序器、狀態(tài)機(jī)等。處理器1916負(fù)責(zé)一般性處理，包括執(zhí)行存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1916上的軟件。該軟件在由處理器1916執(zhí)行時(shí)使處理電路1902執(zhí)行上文針對(duì)任何特定裝置描述的各種功能。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1918還可被用于存儲(chǔ)由處理器1916在執(zhí)行軟件時(shí)操縱的數(shù)據(jù)。處理電路1902進(jìn)一步包括模塊1904、1906和1908中的至少一個(gè)模塊。模塊1904、1906和/或1908可以包括在處理器1916中運(yùn)行的一個(gè)或多個(gè)軟件模塊、駐留/存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)1916中的軟件模塊、耦合至處理器1916的一個(gè)或多個(gè)硬件模塊、或其某種組合。在一種配置中，用于無(wú)線(xiàn)通信的裝備1900包括：用于解碼從通信鏈路1914接收到的多電平編碼指示符信號(hào)并被配置成提供多個(gè)控制信號(hào)的裝置1904；用于基于多個(gè)控制信號(hào)中的第一和/或第二控制信號(hào)來(lái)將從接收自通信鏈路1914的一個(gè)或多個(gè)信號(hào)解碼的數(shù)據(jù)碼元的主位和/或次位反相的裝置1906；以及用于基于多個(gè)控制信號(hào)中的第三控制信號(hào)來(lái)交換主位和次位的裝置1908。例如，前述裝置可以使用處理器206或236、物理層驅(qū)動(dòng)器210或240以及存儲(chǔ)介質(zhì)208和238的某種組合來(lái)實(shí)現(xiàn)。應(yīng)理解，所公開(kāi)的過(guò)程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說(shuō)。應(yīng)理解，基于設(shè)計(jì)偏好，可以重新編排這些過(guò)程中各步驟的具體次序或?qū)哟巍Ｋ椒椒?quán)利要求以示例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所給出的具體次序或?qū)哟?。提供先前描述是為了使本領(lǐng)域任何技術(shù)人員均能夠?qū)嵺`本文中所描述的各種方面。對(duì)這些方面的各種改動(dòng)將容易為本領(lǐng)域技術(shù)人員所明白，并且在本文中所定義的普適原理可被應(yīng)用于其他方面。因此，權(quán)利要求并非旨在被限定于本文中所示出的方面，而是應(yīng)被授予與語(yǔ)言上的權(quán)利要求相一致的全部范圍，其中對(duì)要素的單數(shù)形式的引述除非特別聲明，否則并非旨在表示“有且僅有一個(gè)”，而是“一個(gè)或多個(gè)”。除非特別另外聲明，否則術(shù)語(yǔ)“一些”指的是一個(gè)或多個(gè)。本公開(kāi)通篇描述的各種方面的要素為本領(lǐng)域普通技術(shù)人員當(dāng)前或今后所知的所有結(jié)構(gòu)上和功能上的等效方案通過(guò)引述被明確納入于此，且旨在被權(quán)利要求所涵蓋。此外，本文中所公開(kāi)的任何內(nèi)容都并非旨在貢獻(xiàn)給公眾，無(wú)論這樣的公開(kāi)是否在權(quán)利要求書(shū)中被顯式地?cái)⑹?。沒(méi)有任何權(quán)利要求元素應(yīng)被解釋為裝置加功能，除非該元素是使用短語(yǔ)“用于…的裝置”來(lái)明確敘述的。