基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)及同步方法
【專利摘要】本發(fā)明公開了一種基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)及同步方法，屬于通信【技術領域】。采用固定延遲即時轉發(fā)機制控制器并結合PLL倍頻模塊輸出高頻時鐘，減少了測量誤差；采用數(shù)字PLL時鐘漂移補償模塊實現(xiàn)了時鐘漂移補償，同時采用PI控制環(huán)時鐘偏移補償模塊實現(xiàn)了時鐘偏移補償；最后通過物理層時鐘戳獲取模塊，減少了物理鏈路隨機延遲對時鐘戳獲取精度的影響。本發(fā)明對影響鏈狀以太網(wǎng)時鐘同步精度的隨機變量進行了限制或消減，提高了時鐘同步精度。
【專利說明】基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)及同步方法
【技術領域】
[0001]本發(fā)明涉及一種時間同步協(xié)議系統(tǒng)及同步方法，尤其是基于固定延遲轉發(fā)機制、時鐘漂移和時鐘偏移分開補償和時鐘戳物理層獲取的鏈狀網(wǎng)絡時間同步系統(tǒng)及同步方法，屬于通信【技術領域】。
【背景技術】
[0002]近年來，以太網(wǎng)由于其開發(fā)性、高傳輸速率、低硬件成本等眾多優(yōu)點，已經(jīng)不斷應用于工業(yè)現(xiàn)場領域，并取代工業(yè)現(xiàn)場總線成為第二代工業(yè)通信技術；同時，根據(jù)工業(yè)現(xiàn)場的加工制造精度要求需要以太網(wǎng)分布站點的時鐘之間具有很高的同步精度。如何保證以太網(wǎng)同步精度成為其應用于工業(yè)現(xiàn)場的關鍵技術之一。
[0003]目前，常用于以太網(wǎng)的時間同步協(xié)議有:網(wǎng)絡時間協(xié)議NTP (network-timeProtocol)、全球定位系統(tǒng) GPS (Global Positioning System)和 IEEE1588 協(xié)議。在工業(yè)現(xiàn)場IEEE1588協(xié)議相對于NTP和GPS兩種協(xié)議有精度高，硬件實施簡單等特點，精度達到了亞微米級。并且IEEE1588v2提出了透明時鐘的概念，對鏈狀網(wǎng)絡的設備級聯(lián)的累積誤差進行有效的消除。
[0004]2013年I月9日，中國發(fā)明專利CN101977104B，公開了一種基于IEEE1588精確時鐘同步協(xié)議系統(tǒng)及其同步方法，給出了一種不帶跟隨報文的基于IEEE1588精確時鐘同步協(xié)議系統(tǒng)及其同步方法，同時構建了一個頻率可調的時鐘計數(shù)器配合同步算法實現(xiàn)頻率補償功能；2010年09月08日，中國發(fā)明專利申請CN101827098A，公開了一種時間同步的處理方法和裝置，給出了一種基于透明時鐘準確獲知消息在設備中駐留時間的處理方法和相關裝置；2013年06月05日，中國發(fā)明專利申請CN103138865A，公開了一種時間同步方法和裝置，給出了一種應用透明時鐘獲取駐留時間并處理主從時鐘偏差的同步方法和相關裝置；2012年01月25日，中國發(fā)明專利申請CN102332973A，公開了一種鏈狀網(wǎng)絡的實時通信與時鐘同步方法，給出了一種基于集總幀和透明時鐘的鏈狀網(wǎng)絡的實時通信與同步方法。
[0005]但上述技術均應用透明時鐘時采用實時測量更新駐留時間的方法，加大了同步集總幀的負載，造成同步時間大幅延長，不能將同步過程與重復信息通信完全整合，降低了同步頻率，時間信息的測量誤差大。再者，上述技術中進行偏差補償時，沒有將漂移和偏移分開補償，在同步周期長時，雖然漂移量相對于偏移量可以忽略，但是限制了同步精度的進一步提升。最后，上述技術中時間戳獲取是在MAC層，不能進一步前進至物理層(PHY)，導致所獲取的時間戳精度較低。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術問題在于克服現(xiàn)有技術的不足，提供一種精度高、誤差小的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)及同步方法。
[0007]為了解決上述技術問題，本發(fā)明提供了一種基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，包括CPU管理控制模塊、固定延遲即時轉發(fā)機制控制器、數(shù)字PLL時鐘漂移補償模塊、PI控制環(huán)時鐘偏移補償模塊、MAC層、PLL時鐘倍頻模塊及物理層時鐘戳獲取模塊；
[0008]所述CPU管理控制模塊、固定延遲即時轉發(fā)機制控制器、MAC層、PLL時鐘倍頻模塊均與本地時鐘模塊連接；
[0009]所述CPU管理控制模塊用于管理同步系統(tǒng)并實現(xiàn)時間同步協(xié)議；
[0010]所述固定延遲即時轉發(fā)機制用于減少同步集總幀的傳播時間，提高同步頻率進而減少測量誤差；
[0011]所述數(shù)字PLL時鐘漂移補償模塊和PI控制環(huán)時鐘偏移補償模塊共用本地時鐘模塊，用于提供時鐘漂移和偏移補償，減少時鐘頻率偏差；
[0012]所述MAC層(14)用于數(shù)據(jù)包的發(fā)送和接收；
[0013]所述PLL時鐘倍頻模塊(15)用于輸出高頻時鐘，提高測量工具最小識別精度進而減少測量誤差；
[0014]所述物理層時鐘戳獲取模塊與固定延遲即時轉發(fā)機制控制器、數(shù)字PLL時鐘漂移補償模塊、PI控制環(huán)時鐘偏移補償模塊、MAC層、PLL時鐘倍頻模塊連接，用于減少物理鏈路的隨機延遲；
[0015]所述本地時鐘模塊，用于提供、調節(jié)和控制本地時鐘；
[0016]所述本地時鐘模塊與物理層時鐘戳獲取模塊間通過固定延遲即時轉發(fā)機制控制器、數(shù)字PLL時鐘漂移補償 模塊、PI控制環(huán)時鐘偏移補償模塊、MAC層、PLL時鐘倍頻模塊進行時鐘信息的交換處理，本地時鐘模塊將處理后時鐘信息反饋至CPU管理控制模塊。
[0017]本發(fā)明中，所述的固定延遲即時轉發(fā)機制控制器包括一個延遲計數(shù)器，其通過獲取的物理層時間戳信息，控制從站在接收同步集總幀經(jīng)過固定駐留時間Tt后將同步集總幀完全轉發(fā)給下一從站；同步時，固定延遲即時轉發(fā)機制控制器接收到同步集總幀入站時間戳后啟動延遲計數(shù)器，延遲計數(shù)器計量到固定駐留時間Tt間隔后轉發(fā)同步集總幀，并復位計數(shù)器。
[0018]本發(fā)明中，所述數(shù)字PLL時鐘漂移補償模塊包括數(shù)字PLL和本地時鐘模塊；所述數(shù)字PLL由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)字控制振蕩器組成；數(shù)字鑒相器用于比較輸入時鐘信號Atmi和反饋時鐘信號Atsi，然后輸出誤差信號ei;所述數(shù)字環(huán)路濾波器帶有PI控制環(huán)，對誤差信號^進行濾波，輸出沒有高頻噪音的控制信號Ui ;所述數(shù)字控制振蕩器通過本地晶振提供的自由振蕩頻率f?？刂普{節(jié)輸出信號A頻率隨著輸入信號Ui變化；所述本地時鐘模塊接收輸出信號A來校正時鐘頻率后輸出當前周期從站接收時間tsi，并將其和上一周期接收時間ts(i_D —起反饋給數(shù)字鑒相器。
[0019]本發(fā)明中，所述PI控制環(huán)時鐘偏移補償模塊包括PI控制環(huán)和本地時鐘模塊；所述PI控制環(huán)用于調節(jié)誤差信號e[n]并輸出時間偏移量0ms給本地時鐘模塊，本地時鐘模塊根據(jù)時鐘偏移量θ κ調節(jié)控制本地時鐘,并將從站接收同步集總幀的本地時間ts反饋給PI控制環(huán)輸入比較端。
[0020]本發(fā)明中，所述物理層時間戳獲取模塊包括PCS層收發(fā)器、PMA層收發(fā)器、數(shù)據(jù)包檢測器和時間戳寄存器；所述數(shù)據(jù)包檢測器嵌入物理層子層的PCS層和PMA層之間，用于檢測從站接收和發(fā)送同步集總幀經(jīng)過PCS層和PMA層時的數(shù)據(jù)包頭，產(chǎn)生相應的時間戳；時間戳寄存器用于接收和存取時間戳信息，并向上發(fā)送給PI控制環(huán)偏移補償模塊和數(shù)字PLL漂移補償模塊。[0021]本發(fā)明中，所述CPU管理控制模塊包括實時以太網(wǎng)控制器、雙端口內(nèi)存和互斥器；所述實時以太網(wǎng)控制器通過互斥器控制雙端口內(nèi)存的讀寫、共享其他模塊的實時信息，對整個同步系統(tǒng)進行管控并實現(xiàn)時間同步協(xié)議。
[0022]本發(fā)明中，所述同步集中幀包括先導域、幀開始標志域、目的地址域、源地址域、信息控制域、幀類型域、數(shù)據(jù)長度域、有效載荷域和校驗域。
[0023]本發(fā)明還提供了一種基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法，包括以下步驟:
[0024]I)、測量出相鄰兩個站點之間的線路同級延遲tP2，并確定每個站點的固定駐留時間Tt，相加得到主站和目標從站之間的線路端到端延遲Dms，保存在目標從站；
[0025]2)、主站發(fā)送同步集總幀，用PLL時鐘倍頻模塊輸出的高頻時鐘測量出的發(fā)送時間tmi存放在同步集總幀的有效載荷域；
[0026]3)、從站接收到同步集總幀時用PLL時鐘倍頻模塊輸出的高頻時鐘測量出當前周期從站接收時間tsi，然后再分別用PI控制環(huán)和數(shù)字PLL對本地時鐘模塊完成偏移補償和漂移補償，進行從站時鐘和主站時鐘的同步；
[0027]4)、從站在固定延遲即時轉發(fā)機制控制器的控制下間隔固定駐留時間Tt后開始轉發(fā)同步集總幀給下一級從站。
[0028]5)、下一從站接收到同步集總幀后，重復步驟3)和步驟4)，如果達到最后從站，則執(zhí)行步驟3)后結束。
[0029]本發(fā)明中，所述`步驟I)具體過程為:
[0030]11)、主站向第一`從站發(fā)送測量報文，該報文中包含了發(fā)送時間戳1_，第一從站接收到該報文后測量出報文入站時間戳tsic;1，在進行第一從站對進行報文信息處理之后，第一從站向主站發(fā)送測量響應報文，該報文包括時間戳tSMl和從站發(fā)送響應報文時間戳tstal，主站接收到響應報文之后測量得到接收時間戳t?。，由IEEE1588-2008的線路同級延遲tP2的計算方法可以得到主站和第一從站之間的同級延遲tP2msl，并將其保存在前一站點即主站；
[0031]12)、第一從站在向主站發(fā)送測量響應報文的同時，向第二從站發(fā)送測量報文，具體步驟與測量主站和第一從站之間的同級延遲tP2msl相同，測得第一從站與第二從站之間的同級延遲tP2sls2，此時可以確定第一從站的固定駐留時間Ttl，將二者保存在第一從站；
[0032]13)、在測量結束后，即最后一從站發(fā)送測量響應報文一段時間之后，向主站發(fā)送延遲收集報文，該報文每經(jīng)過一從站就獲取保存在該站點的同級延遲^和固定駐留時間Tt,并繼續(xù)發(fā)送直到主站接收；主站接收到延遲收集報文之后，將這些同級延遲tP2與站點的固定駐留時間Tt進行相加得到主站與目標從站之間的線路端到端延遲Dms，然后主站再用延遲分發(fā)報文將端到端延遲Dms發(fā)送給對應從站；
[0033]14)、對應從站接收到延遲分發(fā)報文之后，將端到端延遲Dms保存。
[0034]本發(fā)明中，所述步驟3)具體過程為:
[0035]31)、在同步集總幀進入從站的時刻從站測量得到當前周期從站接收時間tsi后保存，并將隨后從同步集總幀中得到的發(fā)送時間tmi保存；
[0036]32)、從站將保存的上一周期接收時間ts(i_D和上一周期發(fā)送時間與當前周期從站接收時間tsi和當前周期接收到的發(fā)送時間tmi通過數(shù)字PLL調節(jié)后得到頻率補償信號fi，頻率補償信號fi輸出給本地時鐘模塊實現(xiàn)從站時鐘和主站時鐘的漂移補償；
[0037]33)、同時，從站將當前周期接收到的發(fā)送時間tmi與保存的當前周期從站接收時間tsi和端到端延遲Dms經(jīng)過PI控制環(huán)調節(jié)后輸出時間偏移量Θ ms給本地時鐘模塊實現(xiàn)從站時鐘和主站時鐘的偏移補償，最終實現(xiàn)從站時鐘與主站時鐘的同步。
[0038]本發(fā)明的有益效果在于:(1)、本發(fā)明通過采用固定延遲轉發(fā)機制，使同步頻率大幅提高，不僅可以實現(xiàn)一次循環(huán)通信時進行一次同步，而且減少了因時間信息測量時引入的測量誤差；同時采用PLL倍頻時鐘提高測量單位的最小識別精度，減少了測量時間信息時引入的測量誤差；(2)、采用數(shù)字PLL模塊進行時鐘漂移補償和PI控制環(huán)進行時鐘偏移補償，實現(xiàn)了在高同步頻率下的漂移和偏移分開補償，保證了同步頻率提高后的頻率補償算法的精度；(3)、采用集成PHY收發(fā)器的FPGA來將時間戳設置在物理媒介適配層PMA和物理編碼子層PCS之間，減少了物理鏈路隨機延遲對時鐘戳獲取精度的影響。
【專利附圖】

【附圖說明】
[0039]圖1為本發(fā)明中基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的結構示意圖；
[0040]圖2為本發(fā)明中數(shù)字PLL時鐘漂移補償模塊示意圖；
[0041]圖3為本發(fā)明中PI控制環(huán)時鐘偏移補償模塊示意圖；
[0042]圖4為本發(fā)明中物理層時鐘戳獲取模塊示意圖；
[0043]圖5為本發(fā)明中同步集總幀的結構示意圖；
[0044]圖6為本發(fā)明中基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法的流程圖?！揪唧w實施方式】
[0045]下面結合附圖對本發(fā)明的進行詳細說明。
[0046]如圖1所示，本發(fā)明基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)在FPGA中實現(xiàn)，F(xiàn)PGA采用Altera公司的Cyclone IV GX系列芯片，型號為EP4CGX30CF23C8。FPGA不僅集成了以太網(wǎng)收發(fā)器，而且邏輯門龐大可以實現(xiàn)所有該同步系統(tǒng)功能。本FPGA構架出兩個CPU (即CPUO、CPU1)用于不同的功能，CPUO包括CPU管理控制模塊10，CPU管理控制模塊10由實時以太網(wǎng)控制器101、雙端口內(nèi)存102和互斥器103組成，實時以太網(wǎng)控制器101通過互斥器103控制雙端口內(nèi)存102的讀寫，共享CPUl的實時信息，對同步系統(tǒng)進行管理并實現(xiàn)時間同步協(xié)議。CPUl包括固定延遲即時轉發(fā)機制控制器11、數(shù)字PLL時鐘漂移補償模塊12、PI控制環(huán)時鐘偏移補償模塊13、MAC層14、PLL時鐘倍頻模塊15、物理層時鐘戳獲取模塊16以及共用本地時鐘模塊17，其中固定延遲即時轉發(fā)機制控制器11、祖(:層14、？1^時鐘倍頻模塊15均與本地時鐘模塊17連接。數(shù)字PLL時鐘漂移補償模塊12和PI控制環(huán)時鐘偏移補償模塊13共用本地時鐘模塊17。CPUl中的本地時鐘模塊17是時鐘同步的核心模塊，其與物理層時鐘戳獲取模塊16通過固定延遲即時轉發(fā)機制控制器11、數(shù)字PLL時鐘漂移補償模塊12、PI控制環(huán)時鐘偏移補償模塊13、MAC層14、PLL時鐘倍頻模塊15進行時鐘信息的交換處理，處理完成一次本地時鐘模塊17產(chǎn)生循環(huán)通信中斷信號發(fā)送給CPU0。
[0047]固定延遲即時轉發(fā)機制控制器11包括一個延遲計數(shù)器，通過獲取物理層時鐘戳獲取模塊16的時間戳信息，控制從站在接收同步集總幀固定駐留時間Tt后將同步集總幀原樣轉發(fā)給下一從站。固定駐留時間Tt在配置期間測量，每次同步時，固定延遲即時轉發(fā)機制控制器11接收到同步集總幀入站時間戳后啟動延遲計數(shù)器，延遲計數(shù)器計量到固定駐留時間Tt間隔后開始轉發(fā)同步集總幀，并復位延遲計數(shù)器。IEEE1588-2008時間同步協(xié)議有主從時鐘表達式AJDnis+ Θ ms=ts,Dms是主站到從站的總延遲，k是主站發(fā)送同步集總幀的本地時間，ts是從站接收同步集總幀的本地時間，Θ ms是主站和從站時鐘偏移量。其中總延遲Dms分為兩部分，一部分是兩個連續(xù)站點之間的同級延遲tP2，由于采用基于硬件的時間戳，此延遲是固定的單路延遲，可以在配置期間一次性測量；另一部分是同步集總幀中間站點的固定駐留時間Tt。采用固定延遲即時轉發(fā)機制可以大幅減少固定駐留時間Tt，并且將整個總延遲Dms量變?yōu)榱斯潭ㄖ?，那么不僅同步機制幀的每次傳播時間減少，而且其每次需要攜帶的信息也減少了，進一步減少了傳播時間。傳播時間的減少意味著同步頻率即測量頻率的提高，減少了測量誤差。
[0048]MAC層14主要包括MAC傳輸控制器，用于數(shù)據(jù)包的傳輸，應用硬件語言實現(xiàn)。
[0049]PLL時鐘倍頻模塊15由PLL硬件電路組成，其中PLL由FPGA邏輯門經(jīng)過硬件語言編輯實現(xiàn)，用于輸出高頻時鐘，提高測量工具最小識別精度進而減少測量誤差。
[0050]本地時鐘模塊17，用于提供、調節(jié)和控制本地時鐘；
[0051]如圖1、2所示，數(shù)字PLL時鐘漂移補償模塊12，包括數(shù)字PLL21和本地時鐘模塊17 ;其中:數(shù)字PLL21包括數(shù)字鑒相器211 (DPD)、數(shù)字環(huán)路濾波器212 (DLF)、數(shù)字控制振蕩器213 (DCO)。數(shù)字鑒相器211用于比較輸入時鐘信號Atmi和反饋時鐘信號Atsi，然后輸出相關誤差信號ei= Δ ts1- Δ tmi ;數(shù)字環(huán)路濾波器212帶有PI控制環(huán)用于對誤差信號&進行逐步濾波，最后輸出沒有高頻噪音的控制信號Ui并作為數(shù)字控制振蕩器213的輸入；數(shù)字控制振蕩器213通過本地晶振提供的自由振蕩頻率f?？刂普{節(jié)輸出信號頻率A隨著輸入信號Ui變化；本地 時鐘模塊17接收輸出信號來校正時鐘頻率，之后本地時鐘模塊輸出17當前周期從站接收時間tsi，并將其和上一周期接收時間ts(i_D —起反饋給數(shù)字鑒相器211，最后完成一次頻率漂移補償。該漂移補償過程是以誤差信號^與相對漂移量Pms成線性關系為補償基礎。
[0052]上述線性關系推導步驟為:
[0053]第一步，由時鐘漂移P (t)定義和時鐘漂移有界模型獲得如下表達式:

C1 , \ , C1 d\C (/) — /],
p./ —p./? = P(j)di = -；-di
jtOjtOdt
[0054]p./ — p./() = [C (I) - C (/丨))]-(/-1{))
=> (-(,)-(-(,")- ,《 - Ρ.Α) +p.^+ /
[0055]t0到t為一段很短的時間，此時間段內(nèi)P (t) = P，C(t)為本地時鐘函數(shù)。
[0056]第二步，對于不同時鐘i和j的本地時鐘函數(shù)均存在第一步訴述關系式，兩個關系式相減得到如下表達式:
[0057]Ci (t) -Cj (t) = Ci (t0) -Cj (t0) - ( p j- p j).t0+ ( P j- P j).t
[0058]其中Ci (t) —Cj (t)為t時刻的相對偏移量Θ u⑴，P i — P j為相對漂移量P ij,
[0059]關系式化簡為:
[0060]Θ Jj (t) - Θ Jj (t0) = P.(t_t0)
[0061]第三步，當從站接收到當前同步周期主站發(fā)送時間tmi后，計算兩個周期主站發(fā)送時間差Λ tmi，并將Λ tmi和tmi存儲在接收從站。當前周期從站接收時間tsi同樣存儲在接收節(jié)點，接收時間兩個周期的差值為Atsi，根據(jù)主從時鐘表達式獲得如下表達式:
[0062]Δ tsi = Lfts(H) = (tmi+Dmsi+ Θ msi) - Uni (η)+Dnis (η)+ θ —Η))
[0063]= Δ UDms1-Dms(H)+ θ ms1- θ
[0064]第四步，由于電纜的隨機延遲在IOM長度只有3_5ns，加上將時間戳獲取點設置在PHY層，鏈路隨機延遲可以忽略，即Dmsi ^ Dmsi1-M同時所有從站同步都是以主站為基礎的，可以將主站時間看作真實時間，則有Atmi ^ Ati，得到如下表達式:
[0065]Atsi = Δ tmi+ Pms.Ati = Δ tmi+ P ms.Δ tmi
[0066]由于誤差信號ei= Ats1-Atmi，則誤差信號ei與相對漂移量Pms成線性關系。
[0067]如圖1、3所示，PI控制環(huán)時鐘偏移補償模塊13包括PI控制環(huán)31和本地時鐘模塊17。輸入信號r[n]和反饋信號y[n]經(jīng)過PI控制環(huán)31輸入比較端比較后得到誤差信號e[n]，誤差信號e[n]通過PI控制環(huán)31調節(jié)后得到同步周期的時間偏移量Qms，時間偏移量Θ ms通過電壓控制信號u[n]傳遞給本地時鐘模塊17對本地時鐘進行調節(jié)，再將從站接收同步集總幀的本地時間ts反饋給PI控制環(huán)31輸入比較端，最后完成一次偏移補償。由于漂移補償和偏移補償都是對本地時鐘模塊17進行操作，電壓控制信號u[n]作為輸入量同時參與了圖2數(shù)字PLL時鐘漂移補償模塊12的漂移補償。
[0068]如圖4所示，物理層時間戳獲取模塊16，包括PCS層收發(fā)器41、PMA層收發(fā)器42、數(shù)據(jù)包檢測器43和時間戳寄存器44。采用集成以太網(wǎng)收發(fā)器的FPGA可以使用硬件語言將數(shù)據(jù)包檢測器43嵌入物理層子層的PCS層和PMA層之間；數(shù)據(jù)包檢測器43用于檢測從站接收和發(fā)送同步集總幀經(jīng)過PCS層和PMA層時的數(shù)據(jù)包頭，在物理層產(chǎn)生相應的時間戳。每當有信號從PMA層收發(fā)器42`進入PCS層收發(fā)器41時，數(shù)據(jù)包檢測器43記錄對應數(shù)據(jù)接收時間戳，再在系統(tǒng)應用層判斷哪個接收時間戳是同步集總幀的開始進入的時間戳，得到接收時間；相應的每當有信號從PCS層收發(fā)器41進入PMA層收發(fā)器41時，數(shù)據(jù)包檢測器43記錄對應發(fā)送時間戳，但是此時不需要判斷開始發(fā)送時間。時間戳寄存器44用于接收和存取時間戳信息，并向上發(fā)送給PI控制環(huán)偏移補償模塊13和數(shù)字PLL漂移補償模塊12。
[0069]如圖5所示，同步集總幀包括先導域51、幀開始標志域52、目的地址域53、源地址域54、信息控制域55、幀類型域56、數(shù)據(jù)長度域57、有效載荷域58和校驗域59。該同步集總幀不同于標準以太網(wǎng)幀，為短幀格式。有效載荷域58為四個字節(jié)，攜帶主站發(fā)送時間戳tm，由于整個幀長度遠小于標準以太網(wǎng)幀，則同步頻率也遠高于基于標準以太網(wǎng)幀的同步。
[0070]如圖6所示，本發(fā)明中基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法包括以下步驟:
[0071]A、主從站連接初始化，在配置階段通過IEEE1588-2008相關測量方法，測量出相鄰兩個站點之間的線路同級延遲tP2，并確定每個站點的固定駐留時間Tt，通過簡單相加得到主站和目標從站之間的線路端到端延遲Dms，并將其保存在目標從站。
[0072]具體實施步驟如下:
[0073]a)、主站向第一從站發(fā)送測量報文，該報文中包含了發(fā)送時間戳tmt。，第一從站接收到該報文后測量出報文入站時間戳tsic;1，第一從站在對報文信息進行處理之后，第一從站向主站發(fā)送包括時間戳tSTCl和從站發(fā)送響應報文時間戳tstc;1的測量響應報文，主站接收到響應報文之后測量得到接收時間戳t?。，由IEEE1588-2008的線路同級延遲tP2的計算方法得到主站和第一從站之間的同級延遲tP2msl，并將其保存在主站；[0074]b)、第一從站在向主站發(fā)送測量響應報文的同時，向第二從站發(fā)送測量報文，具體步驟與測量主站和第一從站之間的同級延遲tP2msl相同，測得第一從站與第二從站之間的同級延遲tP2sls2，此時可以確定第一從站的固定駐留時間Ttl，將二者保存在第一從站；
[0075]C)、在最后一從站發(fā)送測量響應報文之后，最后一從站向主站發(fā)送延遲收集報文，該報文每經(jīng)過一從站就獲取保存在該站點的同級延遲tP2和固定駐留時間Tt，并繼續(xù)發(fā)送直到主站接收；主站接收到延遲收集報文之后，將這些同級延遲tP2與站點的固定駐留時間Tt進行相加得到主站與目標從站之間的線路端到端延遲Dms，然后主站再用延遲分發(fā)報文將端到端延遲Dms發(fā)送給對應從站；
[0076]d)、對應從站接收到延遲分發(fā)報文之后，將端到端延遲Dms保存；該實施步驟中的時間戳均由各個站點的PLL時鐘倍頻模塊15倍頻出的高頻時鐘測量得到。
[0077]B、開始同步通信，主站發(fā)送同步集總幀，用PLL時鐘倍頻模塊15倍頻出的高頻時鐘測量得到發(fā)送時間tmi并存放在集總幀有效載荷域；同步通信的開始時間即每次重復通信的開始，即將同步通信完全嵌入重復通信中。
[0078]C、從站接收到同步集總幀后開始進行從站時鐘和主站時鐘的同步。
[0079]具體實施步驟如下:
[0080]a)、在同步集總幀進入從站的時刻從站測量得到當前周期從站接收時間tsi后保存，并將隨后從同步集總幀中得到的發(fā)送時間tmi保存；
[0081]b)、從站將保存的上一周期接收時間ts(i_D和上一周期發(fā)送時間與當前周期從站接收時間tsi和當前周期接收到的發(fā)送時間tmi通過數(shù)字PLL21調節(jié)后得到頻率補償信號fi，頻率補償信號A輸出給本地時鐘模塊17實現(xiàn)從站時鐘和主站時鐘的漂移補償；
[0082]C)、同時，從站將當前周期接收到的發(fā)送時間tmi與保存的當前周期從站接收時間tsi和端到端延遲Dms經(jīng)過PI控制環(huán)31調節(jié)后得到時間偏移量0ms，時間偏移量Qms輸出給本地時鐘模塊17實現(xiàn)了從站時鐘和主站時鐘的偏移補償，完成了漂移補償和偏移補償?shù)膹恼緯r鐘與主站時鐘實現(xiàn)了同步；該步驟中的時間戳均由各個從站的PLL時鐘倍頻模塊15倍頻出的高頻時鐘測量得到。
[0083]D、從站在固定延遲即時轉發(fā)機制控制器11的控制下間隔固定駐留時間Tt后開始轉發(fā)同步集總幀給下一級從站；固定延遲即時轉發(fā)機制控制器11在接收到同步集總幀的時刻啟動延遲計數(shù)器，延遲計數(shù)器走過固定駐留時間Tt間隔后，復位并通知從站開始轉發(fā)同步集總幀。
[0084]E:下一從站接收到同步集總幀后，重復C、D過程，如果達到最后從站，執(zhí)行C過程結束。
[0085]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發(fā)明原理的前提下還可以做出若干改進，這些改進也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征在于:包括CPU管理控制模塊(10)、固定延遲即時轉發(fā)機制控制器(11)、數(shù)字PLL時鐘漂移補償模塊(12)、PI控制環(huán)時鐘偏移補償模塊(13)、MAC層(14)、PLL時鐘倍頻模塊(15)及物理層時鐘戳獲取模塊(16)； 所述CPU管理控制模塊(10)、固定延遲即時轉發(fā)機制控制器(11)、MAC層(14)、PLL時鐘倍頻模塊(15)均與本地時鐘模塊(17)連接； 所述CPU管理控制模塊(10)用于管理同步系統(tǒng)并實現(xiàn)時間同步協(xié)議； 所述固定延遲即時轉發(fā)機制(11)用于減少同步集總幀的傳播時間，提高同步頻率進而減少測量誤差； 所述數(shù)字PLL時鐘漂移補償模塊(12)和PI控制環(huán)時鐘偏移補償模塊(13)共用本地時鐘模塊(17)，用于提供時鐘漂移和偏移補償，減少時鐘頻率偏差； 所述MAC層(14)用于數(shù)據(jù)包的發(fā)送和接收； 所述PLL時鐘倍頻模塊(15)用于輸出高頻時鐘，提高測量工具最小識別精度進而減少測量誤差； 所述物理層時鐘戳獲取模塊(16)與固定延遲即時轉發(fā)機制控制器(11)、數(shù)字PLL時鐘漂移補償模塊(12)、PI控制環(huán)時鐘偏移補償模塊(13)、MAC層(14)、PLL時鐘倍頻模塊(15)連接，用于減少物理鏈路的隨機延遲； 所述本地時鐘模塊(17)，用于提供、調節(jié)和控制本地時鐘； 所述本地時鐘模塊(17)與物理層時鐘戳獲取模塊(16)間通過固定延遲即時轉發(fā)機制控制器(11)、數(shù)字PLL時鐘漂移補償模塊(12)、PI控制環(huán)時鐘偏移補償模塊(13)、MAC層(14),PLL時鐘倍頻模塊(15)進行時鐘信息的交換處理，本地時鐘模塊(17)將處理后時鐘信息反饋至CPU管理控制模塊(10)。
2.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征在于:所述的固定延遲即時轉發(fā)機制控制器(11)包括一個延遲計數(shù)器，其通過獲取的物理層時間戳信息，控制從站在接收同步集總幀經(jīng)過固定駐留時間Tt后將同步集總幀完全轉發(fā)給下一從站；同步時，固定延遲即時轉發(fā)機制控制器(11)接收到同步集總幀入站時間戳后啟動延遲計數(shù)器，延遲計數(shù)器計量到固定駐留時間Tt間隔后轉發(fā)同步集總幀，并復位計數(shù)器。
3.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征是在于:所述數(shù)字PLL時鐘漂移補償模塊(12)包括數(shù)字PLL(21)和本地時鐘模塊(17);所述數(shù)字PLL由數(shù)字鑒相器(211)、數(shù)字環(huán)路濾波器(212)和數(shù)字控制振蕩器(213)組成；數(shù)字鑒相器(211)用于比較輸入時鐘信號Atmi和反饋時鐘信號Atsi，然后輸出誤差信號ei ;所述數(shù)字環(huán)路濾波器(212)帶有PI控制環(huán)，對誤差信號ei進行濾波，輸出沒有高頻噪音的控制信號4 ;所述數(shù)字控制振蕩器(213)通過本地晶振提供的自由振蕩頻率f?？刂普{節(jié)輸出信號fi頻率隨著輸入信號Ui變化；所述本地時鐘模塊(17)接收輸出信號A來校正時鐘頻率后輸出當前周期從站接收時間tsi，并將其和上一周期接收時間ts(i_D —起反饋給數(shù)字鑒相器(211)。
4.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征是在于:所述PI控制環(huán)時鐘偏移補償模塊(13)包括PI控制環(huán)(31)和本地時鐘模塊(17);所述PI控制環(huán)(31)用于調節(jié)誤差信號e[n]并輸出時間偏移量0ms給本地時鐘模塊(17)，本地時鐘模塊(17)根據(jù)時鐘偏移量θ κ調節(jié)控制本地時鐘，并將從站接收同步集總幀的本地時間ts反饋給PI控制環(huán)(31)輸入比較端。
5.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征在于:所述物理層時間戳獲取模塊(16)包括PCS層收發(fā)器(41)、PMA層收發(fā)器(42)、數(shù)據(jù)包檢測器(43)和時間戳寄存器(44);所述數(shù)據(jù)包檢測器(43)嵌入物理層子層的PCS層和PMA層之間，用于檢測從站接收和發(fā)送同步集總幀經(jīng)過PCS層和PMA層時的數(shù)據(jù)包頭，產(chǎn)生相應的時間戳；時間戳寄存器(44)用于接收和存取時間戳信息，并向上發(fā)送給PI控制環(huán)偏移補償模塊(13)和數(shù)字PLL漂移補償模塊(12)。
6.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征是在于:所述CPU管理控制模塊(10)包括實時以太網(wǎng)控制器(101)、雙端口內(nèi)存(102)和互斥器(103);所述實時以太網(wǎng)控制器(101)通過互斥器(103)控制雙端口內(nèi)存(102)的讀寫、共享其他模塊的實時信息，對整個同步系統(tǒng)進行管控并實現(xiàn)時間同步協(xié)議。
7.根據(jù)權利要求1所述的基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)，其特征是在于:所述同步集中幀包括先導域(51)、幀開始標志域(52)、目的地址域(53)、源地址域(54)、信息控制域(55)、幀類型域(56)、數(shù)據(jù)長度域(57)、有效載荷域(58)和校驗域(59)。
8.一種根據(jù)權利要求1至7任一項所述基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法，其特征在于包括以下步驟: 1)、測量出相鄰兩個站點之間的線路同級延遲tP2，并確定每個站點的固定駐留時間Tt，相加得到主站和目標從站之間的線路端到端延遲Dms，保存在目標從站； 2)、主站發(fā)送同步集總幀，用PLL時鐘倍頻模塊(15)輸出的高頻時鐘測量出的發(fā)送時間tmi存放在同步集總幀的有效載荷域(58)； 3)、從站接收到同步集總幀時用PLL時鐘倍頻模塊(15)輸出的高頻時鐘測量出當前周期從站接收時間tsi，然后再分別用PI控制環(huán)(31)和數(shù)字PLL(21)對本地時鐘模塊(17)完成偏移補償和漂移補償，進行從站時鐘和主站時鐘的同步； 4)、從站在固定延遲即時轉發(fā)機制控制器(11)的控制下間隔固定駐留時間Tt后開始轉發(fā)同步集總幀給下一級從站。 5)、下一從站接收到同步集總幀后，重復步驟3)和步驟4)，如果達到最后從站，則執(zhí)行步驟3)后結束。
9.根據(jù)權利要求8所述基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法，其特征在于所述步驟1)具體過程為: 11)、主站向第一從站發(fā)送測量報文，該報文中包含了發(fā)送時間戳1_，第一從站接收到該報文后測量出報文入站時間戳tsic;1，第一從站在對報文信息進行處理之后，第一從站向主站發(fā)送測量響應報文，該報文包括時間戳tSM1和從站發(fā)送響應報文時間戳tstc;1，主站接收到響應報文之后測量得到接收時間戳t?。，由IEEE1588-2008的線路同級延遲tP2的計算方法可以得到主站和第一從站之間的同級延遲tP2msl，并將其保存在前一站點即主站； 12)、第一從站在向主站發(fā)送測量響應報文的同時，向第二從站發(fā)送測量報文，具體步驟與測量主站和第一從站之間的同級延遲tP2msl相同，測得第一從站與第二從站之間的同級延遲tP2sls2，此 時可以確定第一從站的固定駐留時間Ttl，將二者保存在第一從站； 13)、在測量結束后，即最后一從站發(fā)送測量響應報文一段時間之后，最后一從站向主站發(fā)送延遲收集報文，該報文每經(jīng)過一從站就獲取保存在該站點的同級延遲tp2和固定駐留時間Tt，并繼續(xù)發(fā)送直到主站接收；主站接收到延遲收集報文之后，將這些同級延遲tP2與站點的固定駐留時間Tt進行相加得到主站與目標從站之間的線路端到端延遲Dms，然后主站再用延遲分發(fā)報文將端到端延遲Dms發(fā)送給對應從站； 14)、對應從站接收到延遲分發(fā)報文之后，將端到端延遲Dms保存。
10.根據(jù)權利要求8所述基于鏈狀工業(yè)以太網(wǎng)的時間同步協(xié)議系統(tǒng)的同步方法，其其特征在于所述步驟3)具體過程為: 31)、在同步集總幀進入從站的時刻從站測量得到當前周期從站接收時間tsi后保存，并將隨后從同步集總幀中得到的發(fā)送時間tmi保存； 32)、從站將保存的上一周期接收時間ts(i_D和上一周期發(fā)送時間與當前周期從站接收時間tsi和當前周期接收到的發(fā)送時間tmi通過數(shù)字PLL(21)調節(jié)后得到頻率補償信號fi，頻率補償信號A輸出給本地時鐘模塊(17)實現(xiàn)從站時鐘和主站時鐘的漂移補償； 33)、同時，從站將當前周期接收到的發(fā)送時間tmi與保存的當前周期從站接收時間tsi和端到端延遲Dms經(jīng)過PI控制環(huán)(31)調節(jié)后輸出時間偏移量0ms給本地時鐘模塊(17)實現(xiàn)從站時鐘和主站時鐘的偏 移補償，最終實現(xiàn)從站時鐘與主站時鐘的同步。
【文檔編號】H04J3/06GK103812592SQ201410050397
【公開日】2014年5月21日 申請日期:2014年2月13日 優(yōu)先權日:2014年2月13日
【發(fā)明者】樓佩煌, 黃威然, 錢曉明, 劉明燈, 趙鵬, 張 浩, 彭立軍 申請人:南京航空航天大學