本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及一種數(shù)據(jù)處理的方法、數(shù)據(jù)累加的方法、裝置及系統(tǒng)。

背景技術(shù)：
頻域反射計(FDR，F(xiàn)requencyDomainReflectometer)是一種傳輸線故障查找技術(shù)，在通信系統(tǒng)中應(yīng)用非常廣泛，在FDR測試過程中由于高精度駐波測試用信號需要一定的信噪比才能測準(zhǔn)，所以在測試前需要通過相干累加的方式來提高校正信號的信噪比。在頻分雙工(FDD，F(xiàn)requencyDivisionDuplexing)系統(tǒng)中，是通過在下行鏈路開始時刻(DL_Begin)和下行鏈路結(jié)束時刻(DL_End)中的任意時刻開始發(fā)送一幀的下行數(shù)據(jù)作為校正信號，將該校正信號經(jīng)過上變頻、下變頻等一系列處理后，在累加器中實現(xiàn)數(shù)據(jù)累加。本發(fā)明的發(fā)明人發(fā)現(xiàn)，F(xiàn)DD系統(tǒng)中的相干累加技術(shù)如果應(yīng)用到時分雙工(TDD，TimeDivisionDuplexing)系統(tǒng)中，用于進行FDR測試時，相干累加只利用一幀的下行數(shù)據(jù)，無法累加出多個無線幀長度的數(shù)據(jù)，不能保證參與相干累加數(shù)據(jù)的相位的連續(xù)性。

技術(shù)實現(xiàn)要素：
本發(fā)明實施例提供一種數(shù)據(jù)處理的方法，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。本發(fā)明實施例還提供了相應(yīng)的裝置及系統(tǒng)。本發(fā)明第一方面提供一種數(shù)據(jù)處理方法，包括：從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。結(jié)合第一方面，在第一方面的第一種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。結(jié)合第一方面，在第一方面的第二種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。結(jié)合第一方面，在第一方面的第三種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明第二方面提供一種數(shù)據(jù)累加的方法，包括：接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加；其中，所述反饋數(shù)據(jù)經(jīng)過如下過程得到：從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)。結(jié)合第二方面，在第二方面的第一種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。結(jié)合第二方面，在第二方面的第二種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。結(jié)合第二方面，在第二方面的第三種可能的實現(xiàn)方式中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，包括：用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明第三方面提供一種射頻拉遠裝置，包括：數(shù)據(jù)輸出單元，用于從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；上變頻處理單元，用于將所述數(shù)據(jù)輸出單元輸出的所述校準(zhǔn)數(shù)據(jù)進行上變頻處理；數(shù)據(jù)合并單元，用于將所述上變頻處理單元上變頻處理后的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；射頻處理單元，用于將所述數(shù)據(jù)合并單元合并后的合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；下變頻處理單元，用于將所述射頻處理單元射頻處理后的射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；累加單元，用于對所述下變頻處理單元下變頻處理后得到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。結(jié)合第三方面，在第三方面的第一種可能的實現(xiàn)方式中，所述累加單元，用于用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。結(jié)合第三方面，在第三方面的第二種可能的實現(xiàn)方式中，所述累加單元，用于用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。結(jié)合第三方面，在第三方面的第三種可能的實現(xiàn)方式中，所述累加單元，用于用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明四方面提供一種累加器，包括：接收單元，用于接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；補零單元，用于對所述接收單元接收到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理；累加單元，用于對所述補零單元補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加；其中，所述反饋數(shù)據(jù)經(jīng)過如下過程得到：射頻拉遠裝置從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)。結(jié)合第四方面，在第四方面的第一種可能的實現(xiàn)方式中，所述補零單元，用于用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。結(jié)合第四方面，在第四方面的第二種可能的實現(xiàn)方式中，所述補零單元，用于用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。結(jié)合第四方面，在第四方面的第三種可能的實現(xiàn)方式中，所述補零單元，用于用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明第五方面提供一種基站，所述基站包括上述技術(shù)方案所述的射頻拉遠裝置。本發(fā)明第六方面提供一種數(shù)據(jù)處理系統(tǒng)，包括：數(shù)據(jù)輸出裝置、上變頻處理裝置、數(shù)據(jù)合并裝置、射頻處理裝置、下變頻處理裝置、累加器，所述數(shù)據(jù)輸出裝置用于從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；所述上變頻處理裝置用于將所述數(shù)據(jù)輸出裝置輸出的所述校準(zhǔn)數(shù)據(jù)進行上變頻處理；所述數(shù)據(jù)合并裝置用于將所述上變頻處理裝置上變頻處理后的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；所述射頻處理裝置用于將所述數(shù)據(jù)合并裝置合并后的合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；所述下變頻處理裝置用于將所述射頻處理裝置射頻處理后的射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；所述累加器用于對所述下變頻處理裝置下變頻處理后得到的反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。結(jié)合第六方面，在第六方面的第一種可能的實現(xiàn)方式中，所述上變頻處理裝置與所述下變頻處理裝置共用一個數(shù)字控制振蕩器NCO，以保持所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致。結(jié)合第六方面或第六方面第一種可能的實現(xiàn)方式，在第六方面的第二種可能的實現(xiàn)方式中，所述射頻處理裝置中的發(fā)射本振和接收本振中的鎖相環(huán)均不下電和不被重置。結(jié)合第六方面或第六方面第一種可能的實現(xiàn)方式，在第六方面的第三種可能的實現(xiàn)方式中，所述系統(tǒng)還包括：濾波器、直流處理裝置和增益調(diào)整裝置；所述濾波器用于對所述反饋數(shù)據(jù)進行濾波處理；所述直流處理裝置用于對所述濾波器濾波后的所述反饋數(shù)據(jù)進行去直流處理；所述增益調(diào)整裝置用于對所述直流處理裝置去直流后的所述反饋數(shù)據(jù)進行增益調(diào)整。本發(fā)明實施例提供的數(shù)據(jù)處理的方法，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。附圖說明為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是本發(fā)明實施例中數(shù)據(jù)處理的方法的一實施例示意圖；圖2是本發(fā)明實施例中數(shù)據(jù)累加的方法的一實施例示意圖；圖3是本發(fā)明實施例中數(shù)據(jù)處理系統(tǒng)的一實施例示意圖；圖4是本發(fā)明實施例中數(shù)據(jù)處理系統(tǒng)的另一實施例示意圖；圖5是本發(fā)明實施例中數(shù)據(jù)處理系統(tǒng)的另一實施例示意圖；圖6是本發(fā)明實施例中數(shù)據(jù)處理系統(tǒng)的另一實施例示意圖；圖7是本發(fā)明實施例中數(shù)據(jù)處理系統(tǒng)的另一實施例示意圖；圖8是本發(fā)明實施例中射頻拉遠裝置的一實施例示意圖；圖9是本發(fā)明實施例中累加器的一實施例示意圖；圖10是本發(fā)明實施例中射頻拉遠裝置的一實施例示意圖；圖11是本發(fā)明實施例中累加器的一實施例示意圖。具體實施方式本發(fā)明實施例提供一種數(shù)據(jù)處理的方法，可以保證參與相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。本發(fā)明實施例還提供相應(yīng)的數(shù)據(jù)累加的方法、裝置及系統(tǒng)。以下分別進行詳細(xì)說明。下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā)明實施例中數(shù)據(jù)處理的方法的執(zhí)行主體可以為射頻拉遠裝置，也可以為其他執(zhí)行類似功能的裝置，本實施例以射頻拉遠單元(RadioRemoteUnit，RRU)為例。參閱圖1，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的一實施例包括：101、從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)。周期性校準(zhǔn)數(shù)據(jù)可以理解為：每個周期有257個數(shù)據(jù)點，發(fā)送完一個整周期的數(shù)據(jù)后，再發(fā)送下個周期的數(shù)據(jù)，一個周期中的每個數(shù)據(jù)點可以各不相同。102、將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)。一種可選的合并方式如下，由于本發(fā)明實施例中的校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)處于相同的時域，所以這兩個數(shù)據(jù)的合并實際上就是將這兩個數(shù)據(jù)相加。例如：業(yè)務(wù)數(shù)據(jù)為380+425j，校準(zhǔn)數(shù)據(jù)為3+2j，那么合并數(shù)據(jù)就為383+427j，也就是業(yè)務(wù)數(shù)據(jù)的實部與校準(zhǔn)數(shù)據(jù)的實部相加，業(yè)務(wù)數(shù)據(jù)的虛部與校準(zhǔn)數(shù)據(jù)的虛部相加。本發(fā)明實施例也可采用其他合并處理方式。103、將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)。本發(fā)明實施例中射頻處理的過程主要包括調(diào)制、解調(diào)和功率放大的過程。這部分與現(xiàn)有技術(shù)相同，不做過多贅述。保持射頻數(shù)據(jù)的相位連續(xù)可以通過電路設(shè)計實現(xiàn)，例如：保持射頻處理部分的電路中的發(fā)射本振和接收本振中的鎖相環(huán)均不下電和不被重置。不下電為一直保持通電狀態(tài)，不斷電。不被重置為在本發(fā)明實施例的數(shù)據(jù)處理過程中發(fā)射本振和接收本振中的鎖相環(huán)均不發(fā)生重置，一直保持?jǐn)?shù)據(jù)處理開始的狀態(tài)。104、將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致。本發(fā)明實施例中，從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)可以保證反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，上變頻處理與下變頻處理共用一個數(shù)字控制振蕩器(numericalcontrolledoscillator，NCO)來實現(xiàn)。105、對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。因只累加下行時隙的數(shù)據(jù)，這樣上相時隙的位置處都沒有數(shù)據(jù)，可以用零來填補上行時隙的空位，為了保持相位連續(xù)，補零的個數(shù)一定是整周期的，例如：一個整周期有257個數(shù)據(jù)點，那么補零的個數(shù)為257的整數(shù)倍。本發(fā)明實施例采用從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的數(shù)據(jù)處理的方法，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。可選地，在上述圖1對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙塊結(jié)束、上行時隙塊到來時的反饋數(shù)據(jù)可能有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍?？蛇x地，在上述圖1對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的另一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙剛到來時的反饋數(shù)據(jù)可能有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍。可選地，在上述圖1對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的另一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙剛到來時的反饋數(shù)據(jù)可能有很多噪音，下行時隙剛開始的時刻的反饋數(shù)據(jù)也會有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍?？蛇x地，在上述圖1對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的另一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加的步驟之前，還可以包括：對所述反饋數(shù)據(jù)進行濾波處理；對濾波后的反饋數(shù)據(jù)進行去直流處理；對去直流后的反饋數(shù)據(jù)進行增益調(diào)整。參閱圖2，本發(fā)明實施例提供的數(shù)據(jù)累加的方法的一實施例包括：201、接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致。202、對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。本發(fā)明實施例中，接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的數(shù)據(jù)累加的方法，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益?？蛇x地，在上述圖2對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙塊結(jié)束、上行時隙塊到來時的反饋數(shù)據(jù)可能有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍?？蛇x地，在上述圖2對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的另一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙剛到來時的反饋數(shù)據(jù)可能有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍?？蛇x地，在上述圖2對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理的方法的另一可選實施例中，所述對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，可以包括：用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明實施例中，因在上行時隙時刻RRU中的電路開關(guān)關(guān)斷，所以在上行時隙時刻RRU中的累加器是接收不到數(shù)據(jù)的，累加器只能接收到下行時隙的反饋數(shù)據(jù)，但下行時隙剛到來時的反饋數(shù)據(jù)可能有很多噪音，下行時隙剛開始的時刻的反饋數(shù)據(jù)也會有很多噪音，所以這些數(shù)據(jù)可以舍棄，用零來代替。但舍棄的下行時隙的反饋數(shù)據(jù)的數(shù)量和空位的數(shù)量一定要保證是整周期的整數(shù)倍，本發(fā)明實施例中一個整周期為257個數(shù)據(jù)點，補零的個數(shù)一定要是257的整數(shù)倍。參閱圖3，本發(fā)明實施例提供的數(shù)據(jù)處理系統(tǒng)的一實施例包括：數(shù)據(jù)輸出裝置110、上變頻處理裝置120、數(shù)據(jù)合并裝置130、射頻處理裝置140、下變頻處理裝置150和累加器160；其中，數(shù)據(jù)輸出裝置110從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；上變頻處理裝置120將所述數(shù)據(jù)輸出裝置110輸出的所述校準(zhǔn)數(shù)據(jù)進行上變頻處理；數(shù)據(jù)合并裝置130將所述上變頻處理裝置120上變頻處理后的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；射頻處理裝置140將所述數(shù)據(jù)合并裝置130合并后的合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；本發(fā)明實施例中通過射頻處理裝置140中的發(fā)射本振和接收本振中的鎖相環(huán)上下行時隙均不下電和不被重置，這樣可以保證模擬本振鎖相環(huán)(PhaseLockedLoop，PLL)和壓控振蕩器(voltagecontrolledoscillator，VCO)信號相位的連續(xù)性。下變頻處理裝置150將所述射頻處理裝置射頻處理后的射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；本發(fā)明實施例中，從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)可以保證反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，上變頻處理與下變頻處理共用一個數(shù)字控制振蕩器(numericalcontrolledoscillator，NCO)來實現(xiàn)。累加器160對所述下變頻處理裝置150下變頻處理后得到的反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的數(shù)據(jù)處理系統(tǒng)，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益?？蛇x地，在上述實施例的基礎(chǔ)上，本發(fā)明實施例提供的數(shù)據(jù)處理系統(tǒng)的另一實施例中，所述系統(tǒng)還可以包括：濾波器、直流處理裝置和增益調(diào)整裝置；所述濾波器用于對所述反饋數(shù)據(jù)進行濾波處理；所述直流處理裝置用于對所述濾波器濾波后的所述反饋數(shù)據(jù)進行去直流處理；所述增益調(diào)整裝置用于對所述直流處理裝置去直流后的所述反饋數(shù)據(jù)進行增益調(diào)整。參閱圖4，本發(fā)明實施例提供的數(shù)據(jù)處理系統(tǒng)的一實施例包括：隨機存儲器(randomaccessmemory，RAM)1101、數(shù)字上變頻裝置(DigitalUpConverter，DUC)1201、數(shù)據(jù)合并裝置130、射頻處理裝置140、第二下變頻處理裝置(DigitalDownConverter，DDC2)1501、濾波器(filter，F(xiàn)IR)1801、直流處理裝置1901、增益調(diào)整裝置1902、累加器160；DUC1201和DDC2共用一個NCO。其中，射頻處理裝置為現(xiàn)有技術(shù)，其中包括：數(shù)字預(yù)失真((DigitalPre-DistortiON，DPD)處理裝置，功率調(diào)整裝置、數(shù)字模擬轉(zhuǎn)換器(Digitalanalogconverter，DAC)、模擬數(shù)字轉(zhuǎn)換器(analogdigitalconverter)、第一直流處理裝置、第一下變頻處理裝置DDC1。在測試開始前，可以使數(shù)據(jù)不進入射頻處理裝置140，而是走圖4中的虛線部分，直接進入DDC2，通過這樣的反復(fù)測試調(diào)整，使校準(zhǔn)數(shù)據(jù)與反饋數(shù)據(jù)的頻率一致。參閱圖5，圖5為圖4中的射頻處理裝置140中虛線部分，圖5所示的電路圖與現(xiàn)有技術(shù)相同，對于其電路組成及其連接不做過多贅述。只需要保持發(fā)射本振Lo1和接收本振Lo2的鎖相環(huán)(PhaseLockedLoop，PLL)在上、下行時隙均不下電，也不被重置，其中接收本振Lo2是供接收和反饋模擬混頻器共用的。參閱圖6，圖中校準(zhǔn)數(shù)據(jù)逆時針循環(huán)旋轉(zhuǎn)，數(shù)據(jù)從箭頭處流出，旋轉(zhuǎn)啟動時刻由DL_Begin使能信號觸發(fā)，該數(shù)據(jù)環(huán)一旦觸發(fā)，在整個校正器件不會停轉(zhuǎn)，每個周期有257個數(shù)據(jù)點。RAM1601發(fā)出的校準(zhǔn)數(shù)據(jù)達到DUC1201后，DUC1201對該校準(zhǔn)數(shù)據(jù)做數(shù)字上變頻處理，數(shù)據(jù)合并裝置130將業(yè)務(wù)數(shù)據(jù)與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)進行合并，輸出合并后的數(shù)據(jù)，合并后的數(shù)據(jù)經(jīng)過射頻處理裝置140的一系列處理后輸出射頻數(shù)據(jù)，DDC2對射頻數(shù)據(jù)進行數(shù)字下變頻處理，得到反饋數(shù)據(jù)。因DUC和DDC2共用一個NCO，可以保證所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致。經(jīng)過數(shù)字下變頻處理后的反饋數(shù)據(jù)再經(jīng)過濾波器1801的濾波處理，第二直流處理裝置1901的去直流處理和增益調(diào)整裝置1902的增益調(diào)整處理后，進入累加器160，累加器160對每個周期中相同位置處的反饋數(shù)據(jù)進行累加，當(dāng)任意一個周期中的任意一個位置處沒有反饋數(shù)據(jù)時，在累加時，對所述沒有反饋數(shù)據(jù)的位置處累加0。在進行數(shù)據(jù)累加時，對于因射頻處理裝置中的開關(guān)關(guān)斷導(dǎo)致的數(shù)據(jù)缺失，可以通過補零來保證周期的完整性，從而保持相位的連續(xù)性。參閱圖7，A區(qū)域為下行塊有效累加區(qū)，每個有效累加區(qū)累加周期數(shù)＝1900,累加數(shù)據(jù)總數(shù)＝1900*257＝488300；(B+C)區(qū)域為無效累加區(qū)，即填零區(qū)，填零的周期數(shù)＝ceil((6400*144-1900*257)/257)＝1686,累加0的數(shù)據(jù)總數(shù)＝1686*257＝433302,每個下行塊本身零碎mod((6400*144-1900*257),257)＝255個數(shù)據(jù)；下一個下行塊的起始需要填0的個數(shù)為433302-(6400*144-1900*257)＝2，下下一個下行塊的起始需要填0的個數(shù)為4，…,第128個下一個下行塊填0的個數(shù)為256；第128個下一個下行塊累加后，接下來填0的周期數(shù)為1685個，第129個下一個下行塊的起始需要填0的個數(shù)為1，第130個下一個下行塊的起始需要填0的個數(shù)為3,…,第256個下一個下行塊的起始需要填0的個數(shù)為255，第257個下一個下行塊的起始需要填0的個數(shù)為0，第258個下一個下行塊的起始需要填0的個數(shù)為2；邏輯執(zhí)行上述的填零操作，利用計數(shù)器即可實現(xiàn)，如當(dāng)DL_Bebin到來時，計數(shù)器如果未計滿257則繼續(xù)填0直到計滿257為止。參閱圖8，本發(fā)明實施例提供的射頻拉遠裝置30的一實施例包括：數(shù)據(jù)輸出單元301，用于從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；上變頻處理單元302，用于將所述數(shù)據(jù)輸出單元301輸出的所述校準(zhǔn)數(shù)據(jù)進行上變頻處理；數(shù)據(jù)合并單元303，用于將所述上變頻處理單元302上變頻處理后的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；射頻處理單元304，用于將所述數(shù)據(jù)合并單元303合并后的合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；下變頻處理單元305，用于將所述射頻處理單元304射頻處理后的射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；累加單元306，用于對所述下變頻處理單元305下變頻處理后得到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。本發(fā)明實施例中，數(shù)據(jù)輸出單元301從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；上變頻處理單元302將所述數(shù)據(jù)輸出單元301輸出的所述校準(zhǔn)數(shù)據(jù)進行上變頻處理；數(shù)據(jù)合并單元303將所述上變頻處理單元302上變頻處理后的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；射頻處理單元304將所述數(shù)據(jù)合并單元303合并后的合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；下變頻處理單元305將所述射頻處理單元304射頻處理后的射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；累加單元306對所述下變頻處理單元305下變頻處理后得到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的射頻拉遠裝置，可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益?？蛇x地，在上述圖8對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的射頻拉遠裝置的另一實施例中，所述累加單元306，用于用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。可選地，在上述圖8對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的射頻拉遠裝置的另一實施例中，所述累加單元306，用于用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。可選地，在上述圖8對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的射頻拉遠裝置的另一實施例中，所述累加單元306，用于用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。參閱圖9，本發(fā)明實施例提供的累加器160的一實施例包括：獲取單元1601，用于接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；補零單元1602，用于對所述獲取單元1601接收到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理；累加單元1603，用于對所述補零單元1602補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。本發(fā)明實施例中，獲取單元1601接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；補零單元1602對所述獲取單元1601接收到的所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理；累加單元1603對所述補零單元1602補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。與現(xiàn)有技術(shù)相比，本發(fā)明實施例提供的累加器可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。在上述圖9對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的累加器的另一實施例中，所述補零單元1602，用于用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位。在上述圖9對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的累加器的另一實施例中，所述補零單元1602，用于用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位。在上述圖9對應(yīng)的實施例的基礎(chǔ)上，本發(fā)明實施例提供的累加器的另一實施例中，所述補零單元1602，用于用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。本發(fā)明實施例還提供了一種計算機可讀存儲介質(zhì)，該介質(zhì)中存儲有程序，該程序執(zhí)行時包括上述數(shù)據(jù)處理的方法中的部分或者全部步驟。本發(fā)明實施例還提供了一種計算機可讀存儲介質(zhì)，該介質(zhì)中存儲有程序，該程序執(zhí)行時包括上述數(shù)據(jù)累加的方法中的部分或者全部步驟。圖10是本發(fā)明實施例射頻拉遠裝置30的結(jié)構(gòu)示意圖。射頻拉遠裝置30可包括輸入設(shè)備310、輸出設(shè)備320、處理器330和存儲器340。存儲器340可以包括只讀存儲器和隨機存取存儲器，并向處理器330提供指令和數(shù)據(jù)。存儲器340的一部分還可以包括非易失性隨機存取存儲器(NVRAM)。存儲器340存儲了如下的元素，可執(zhí)行模塊或者數(shù)據(jù)結(jié)構(gòu)，或者它們的子集，或者它們的擴展集:操作指令：包括各種操作指令，用于實現(xiàn)各種操作。操作系統(tǒng)：包括各種系統(tǒng)程序，用于實現(xiàn)各種基礎(chǔ)業(yè)務(wù)以及處理基于硬件的任務(wù)。在本發(fā)明實施例中，處理器330通過調(diào)用存儲器340存儲的操作指令(該操作指令可存儲在操作系統(tǒng)中)，執(zhí)行如下操作：通過輸出設(shè)備320從下行時隙開始時刻起，持續(xù)發(fā)出周期性校準(zhǔn)數(shù)據(jù)；將經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)與業(yè)務(wù)數(shù)據(jù)進行合并，得到合并數(shù)據(jù)；將所述合并數(shù)據(jù)進行射頻處理，得到射頻數(shù)據(jù)，所述射頻數(shù)據(jù)的相位連續(xù)；將所述射頻數(shù)據(jù)進行下變頻處理，得到反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的所述校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。本發(fā)明實施例中，射頻拉遠裝置可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。處理器330控制射頻拉遠裝置30的操作，處理器330還可以稱為CPU(CentralProcessingUnit，中央處理單元)。存儲器340可以包括只讀存儲器和隨機存取存儲器，并向處理器330提供指令和數(shù)據(jù)。存儲器340的一部分還可以包括非易失性隨機存取存儲器(NVRAM)。具體的應(yīng)用中，射頻拉遠裝置30的各個組件通過總線系統(tǒng)350耦合在一起，其中總線系統(tǒng)350除包括數(shù)據(jù)總線之外，還可以包括電源總線、控制總線和狀態(tài)信號總線等。但是為了清楚說明起見，在圖中將各種總線都標(biāo)為總線系統(tǒng)350。上述本發(fā)明實施例揭示的方法可以應(yīng)用于處理器330中，或者由處理器330實現(xiàn)。處理器330可能是一種集成電路芯片，具有信號的處理能力。在實現(xiàn)過程中，上述方法的各步驟可以通過處理器330中的硬件的集成邏輯電路或者軟件形式的指令完成。上述的處理器330可以是通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)成可編程門陣列(FPGA)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件?？梢詫崿F(xiàn)或者執(zhí)行本發(fā)明實施例中的公開的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。結(jié)合本發(fā)明實施例所公開的方法的步驟可以直接體現(xiàn)為硬件譯碼處理器執(zhí)行完成，或者用譯碼處理器中的硬件及軟件模塊組合執(zhí)行完成。軟件模塊可以位于隨機存儲器，閃存、只讀存儲器，可編程只讀存儲器或者電可擦寫可編程存儲器、寄存器等本領(lǐng)域成熟的存儲介質(zhì)中。該存儲介質(zhì)位于存儲器340，處理器330讀取存儲器340中的信息，結(jié)合其硬件完成上述方法的步驟?？蛇x地，處理器330具體可用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位?？蛇x地，處理器330具體可用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位?？蛇x地，處理器330具體可用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。圖11是本發(fā)明實施例累加器160的結(jié)構(gòu)示意圖。累加器160可包括輸入設(shè)備1610、輸出設(shè)備1620、處理器1630和存儲器1640。存儲器1640可以包括只讀存儲器和隨機存取存儲器，并向處理器1630提供指令和數(shù)據(jù)。存儲器1640的一部分還可以包括非易失性隨機存取存儲器(NVRAM)。存儲器1640存儲了如下的元素，可執(zhí)行模塊或者數(shù)據(jù)結(jié)構(gòu)，或者它們的子集，或者它們的擴展集:操作指令：包括各種操作指令，用于實現(xiàn)各種操作。操作系統(tǒng)：包括各種系統(tǒng)程序，用于實現(xiàn)各種基礎(chǔ)業(yè)務(wù)以及處理基于硬件的任務(wù)。在本發(fā)明實施例中，處理器1630通過調(diào)用存儲器1640存儲的操作指令(該操作指令可存儲在操作系統(tǒng)中)，執(zhí)行如下操作：通過輸入設(shè)備1610接收反饋數(shù)據(jù)，所述反饋數(shù)據(jù)的頻率與未經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的頻率一致，所述反饋數(shù)據(jù)的相位與經(jīng)過上變頻處理的校準(zhǔn)數(shù)據(jù)的相位一致；對所述反饋數(shù)據(jù)中的空位進行至少一個整周期的補零處理，并對補零后的每個周期中相同位置處的所述反饋數(shù)據(jù)進行累加。本發(fā)明實施例提供的累加器可以保證相干累加的數(shù)據(jù)相位的連續(xù)性，從而獲得累加增益。處理器1630控制累加器160的操作，處理器1630還可以稱為CPU(CentralProcessingUnit，中央處理單元)。存儲器1640可以包括只讀存儲器和隨機存取存儲器，并向處理器1630提供指令和數(shù)據(jù)。存儲器1640的一部分還可以包括非易失性隨機存取存儲器(NVRAM)。具體的應(yīng)用中，射頻拉遠裝置30的各個組件通過總線系統(tǒng)1650耦合在一起，其中總線系統(tǒng)1650除包括數(shù)據(jù)總線之外，還可以包括電源總線、控制總線和狀態(tài)信號總線等。但是為了清楚說明起見，在圖中將各種總線都標(biāo)為總線系統(tǒng)1650。上述本發(fā)明實施例揭示的方法可以應(yīng)用于處理器1630中，或者由處理器1630實現(xiàn)。處理器1630可能是一種集成電路芯片，具有信號的處理能力。在實現(xiàn)過程中，上述方法的各步驟可以通過處理器1630中的硬件的集成邏輯電路或者軟件形式的指令完成。上述的處理器1630可以是通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)成可編程門陣列(FPGA)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件?？梢詫崿F(xiàn)或者執(zhí)行本發(fā)明實施例中的公開的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。結(jié)合本發(fā)明實施例所公開的方法的步驟可以直接體現(xiàn)為硬件譯碼處理器執(zhí)行完成，或者用譯碼處理器中的硬件及軟件模塊組合執(zhí)行完成。軟件模塊可以位于隨機存儲器，閃存、只讀存儲器，可編程只讀存儲器或者電可擦寫可編程存儲器、寄存器等本領(lǐng)域成熟的存儲介質(zhì)中。該存儲介質(zhì)位于存儲器1640，處理器1630讀取存儲器1640中的信息，結(jié)合其硬件完成上述方法的步驟。可選地，處理器1630具體可用至少一個整周期的零替換上行時隙到來前的下行時隙中的第一預(yù)置數(shù)量的反饋數(shù)據(jù)和所述上行時隙的空位?？蛇x地，處理器1630具體可用至少一個整周期的零替換下行時隙剛到來時的第二預(yù)置數(shù)量的反饋數(shù)據(jù)和上行時隙的空位?？蛇x地，處理器1630具體可用至少一個整周期的零替換時序上的上行時隙到來前的下行時隙中的第三預(yù)置數(shù)量的反饋數(shù)據(jù)、所述上行時隙的空位和所述下行時隙剛到來時的第四預(yù)置數(shù)量的反饋數(shù)據(jù)。以上對本發(fā)明實施例所提供的數(shù)據(jù)處理的方法、數(shù)據(jù)累加的方法、裝置及系統(tǒng)進行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。